KR100855406B1 - 이미지 센서 제조방법 - Google Patents

이미지 센서 제조방법 Download PDF

Info

Publication number
KR100855406B1
KR100855406B1 KR1020070139449A KR20070139449A KR100855406B1 KR 100855406 B1 KR100855406 B1 KR 100855406B1 KR 1020070139449 A KR1020070139449 A KR 1020070139449A KR 20070139449 A KR20070139449 A KR 20070139449A KR 100855406 B1 KR100855406 B1 KR 100855406B1
Authority
KR
South Korea
Prior art keywords
lower electrode
photoresist pattern
image sensor
photodiode
electrode layer
Prior art date
Application number
KR1020070139449A
Other languages
English (en)
Inventor
윤준구
김성혁
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070139449A priority Critical patent/KR100855406B1/ko
Application granted granted Critical
Publication of KR100855406B1 publication Critical patent/KR100855406B1/ko
Priority to US12/344,494 priority patent/US20090170232A1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14632Wafer-level processed structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687Wafer level processing

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

실시예에 따른 이미지 센서 제조방법은 반도체 기판 상에 금속배선을 포함하는 층간 절연막을 형성하는 단계; 상기 금속배선과 연결되도록 상기 층간 절연막 상에 하부전극층을 형성하는 단계; 상기 하부전극층 상에 상기 금속배선에 대응하도록 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴에 의하여 상기 하부전극층을 식각하여 상기 금속배선과 연결되는 하부전극을 형성하는 단계; 상기 포토레지스트 패턴을 플로린(Fluorine)이 함유된 솔벤트(solvent)에 의하여 스트립 공정을 진행하는 단계를 포함한다.
이미지 센서, 하부전극, 포토다이오드

Description

이미지 센서 제조방법{Method for Manufacturing of Image Sensor}
실시예에서는 이미지 센서 제조방법이 개시된다.
이미지 센서는 광학적 영상(Optical Image)을 전기 신호로 변환시키는 반도체 소자로서, 크게 전하결합소자(charge coupled device:CCD) 이미지 센서와 씨모스(Complementary Metal Oxide Silicon:CMOS) 이미지 센서(CIS)를 포함한다.
씨모스 이미지 센서는 단위 화소 내에 포토다이오드와 모스트랜지스터를 형성시킴으로써 스위칭 방식으로 각 단위 화소의 전기적 신호를 순차적으로 검출하여 영상을 구현한다.
씨모스 이미지 센서는 빛 신호를 받아서 전기신호로 바꾸어 주는 포토다이오드(Photo diode) 영역과 이 전기 신호를 처리하는 트랜지스터 영역이 수평으로 배치되는 구조이다.
수평형 씨모스 이미지 센서에 의하면 포토다이오드와 트랜지스터가 기판 상에 상호 수평으로 인접하여 형성된다. 이에 따라, 포토다이오드 형성을 위한 추가적인 영역이 요구되며, 이에 의해 필 팩터(fill factor) 영역을 감소시키고 레졀루션(Resolution)의 가능성을 제한한다.
실시예는 트랜지스터 회로와 포토다이오드의 수직형 집적을 제공할 수 있는 이미지 센서 제조방법을 제공한다.
또한, 실시예는 레졀루션(Resolution)과 센서티버티(sensitivity)가 함께 개선될 수 있는 이미지 센서 제조방법을 제공한다.
또한, 실시예는 수직형의 포토다이오드를 채용하면서 상기 포토다이오드의 하부전극으로 사용되는 크롬의 패터닝 시 잔여물을 완전히 제거하여 이미지 특성을 향상시킬 수 있는 이미지 센서 제조방법을 제공한다.
실시예에 따른 이미지 센서 제조방법은 반도체 기판 상에 금속배선을 포함하는 층간 절연막을 형성하는 단계; 상기 금속배선과 연결되도록 상기 층간 절연막 상에 하부전극층을 형성하는 단계; 상기 하부전극층 상에 상기 금속배선에 대응하도록 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴에 의하여 상기 하부전극층을 식각하여 상기 금속배선과 연결되는 하부전극을 형성하는 단계; 상기 포토레지스트 패턴을 플로린(Fluorine)이 함유된 솔벤트(solvent)에 의하여 스트립 공정을 진행하는 단계를 포함한다.
실시예에 따른 이미지센서 및 그 제조방법에 의하면 트랜지스터 회로(circuitry)와 포토다이오드의 수직형 집적을 제공할 수 있다.
또한, 실시예에 의하면 트랜지스터 회로(circuitry)와 포토다이오드의 수직형 집적에 의해 필팩터(fill factor)를 100%에 근접시킬 수 있다.
또한, 실시예에 의하면 종래기술보다 수직형 집적에 의해 같은 픽셀 사이즈에서 높은 센서티버티(sensitivity)를 제공할 수 있다.
또한, 실시예에 의하면 종래기술보다 같은 레졀류션(Resolution)을 위해 공정비용을 감축할 수 있다.
또한, 실시예에 의하면 각 단위 픽셀은 센서티버티(sensitivity)의 감소 없이 보다 복잡한 회로(circuitry)를 구현할 수 있다.
또한, 실시예에 의해 집적될 수 있는 추가적인 온칩 회로(on-chip circuitry)는 이미지센서의 퍼포먼스(performance)를 증가시키고, 나아가 소자의 소형화 및 제조비용을 절감을 획득할 수 있다.
또한, 실시예에 의하면 하부전극 형성 시 사용되는 포토레지스트 패턴을 반도체 기판 상에서 완전히 제거하여 이미지 특성을 향상시킬 수 있다.
실시예에 따른 이미지 센서 제조방법을 첨부된 도면을 참조하여 상세히 설명한다.
실시예의 설명에 있어서, 각 층의 "상/위(on/over)"에 형성되는 것으로 기재되는 경우에 있어, 상/위(on/over)는 직접(directly)와 또는 다른 층을 개재하여(indirectly) 형성되는 것을 모두 포함한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
도 1 내지 도 7을 참조하여 실시예에 따른 이미지 센서의 제조방법을 설명한다.
도 1을 참조하여, 반도체 기판(10) 상에 층간 절연막(30) 및 금속배선(40)이 형성된다.
상기 반도체 기판(10)은 단결정의 실리콘 기판이며, p형 불순물 또는 n형 불순물이 도핑된 기판일 수 있다.
도시되지는 않았지만, 상기 반도체 기판(10)에는 액티브 영역 및 필드 영역을 정의하는 소자 분리막(미도시)이 형성될 수 있다. 또한, 상기 액티브 영역 상에는 후술되는 포토다이오드와 연결되어 수광된 광전하를 전기신호로 변환하는 트랜스퍼 트랜지스터, 리셋 트랜지스터, 드라이브 트랜지스터 및 셀렉트 트랜지스터등을 포함하는 회로(20)가 단위픽셀 별로 형성될 수 있다. 상기 회로(20)는 3Tr, 4Tr 또는 5Tr 중 어느 하나일 수도 있다.
상기 반도체 기판(10)의 상부에는 전원라인 또는 신호라인과 회로를 접속시키기 위하여 금속배선(40) 및 층간 절연막(30)이 형성되어 있다. 상기 금속배선(40) 및 층간 절연막(30)은 복수의 층으로 형성될 수 있다.
상기 반도체 기판(10)에 형성된 금속배선(40)은 단위픽셀 별로 형성되어 후술되는 포토다이오드(60)와 상기 회로를 연결한다. 따라서, 상기 금속배선(40)은 포토다이오드(60)의 광전하를 전송하는 역할을 할 수 있다.
상기 금속배선(40)은 금속배선(M) 및 플러그를 포함한다. 상기 금속배선(40)은 금속, 합금 또는 실리사이드를 포함하는 다양한 전도성 물질로 형성될 수 있다. 예를 들어, 상기 금속배선(40)은 알루미늄, 구리, 코발트 또는 텅스텐으로 형성될 수 있다. 실시예에서, 상기 금속배선(40)의 플러그가 상기 층간 절연막(30)의 표면으로 노출될 수 있다.
상기 금속배선(40)은 포토다이오드(60)에서 생성된 전자를 상기 반도체 기판(10)의 회로로 전달하는 역할을 한다. 도시되지는 않았지만, 상기 금속배선(40)은 상기 반도체 기판(10)의 하부에 형성된 불순물이 도핑된 영역과 접속되어 단위픽셀 별로 형성될 수 있다.
상기 금속배선(40)을 포함하는 상기 층간 절연막(30) 상에 하부전극층(50)이 형성된다. 예를 들어, 상기 하부전극층(50)은 크롬(Cr)으로 형성될 수 있다. 따라서, 상기 하부전극층(50)은 상기 층간 절연막(30) 상에 전체적으로 형성되므로 상기 금속배선(40)과 전기적으로 연결될 수 있다.
도 2를 참조하여, 상기 하부전극층(50) 상에 포토레지스트 패턴(100)이 형성된다. 상기 포토레지스트 패턴(100)은 상기 층간 절연막(30) 상으로 포토레지스트막을 스핀공정에 의하여 도포한 후 마스크를 이용한 노광 및 현상공정에 의하여 형성될 수 있다. 상기 포토레지스트 패턴(100)은 상기 금속배선(40)에 대응하는 상기 하부전극층(50)은 가리고 나머지 영역은 노출시키도록 형성될 수 있다.
도 3을 참조하여, 상기 금속배선(40)과 연결되도록 상기 층간 절연막(30) 상에 하부전극(55)이 형성된다. 상기 하부전극(55)은 상기 금속배선(40)과 연결되어 단위픽셀 별로 분리될 수 있다.
상기 하부전극(55)은 상기 포토레지스트 패턴(100)을 식각 마스크로 사용하여 상기 하부전극층(50)을 식각함으로써 형성될 수 있다. 그러면 상기 금속배선(40)에 대응하는 상기 층간 절연막(30) 상에는 하부전극(55)이 형성되고 나머지 영역은 노출될 수 있다.
도 4를 참조하여, 상기 포토레지스트 패턴(100)에 대한 스트립 공정을 진행한다. 상기 포토레지스트 패턴(100)의 스트립 공정은 플로린(Fluorine)이 함유된 솔벤트(solvent)에 의하여 진행될 수 있다. 예를 들어, 상기 솔벤트는 암모늄 플로라이드(Ammonium fluoride), 디메틸 아세트마이드(Dimethyl acetamide), 암모늄 아세트마이드(Ammonium acetamide) 및 디아이 워터(DIW)로 구성되는 NE14 일 수 있다.
일반적으로 포토레지스트 패턴(100)의 스트립 공정은 O2 가스에 의하여 진행되는데, 상기 O2 가스는 크롬과 반응하여 상기 크롬으로 사용되는 하부전극(55)을 함께 제거할 수 있다. 따라서, 상기 하부전극(55) 상의 포토레지스트 패턴(100)을 제거하기 위해서는 습식 공정 및 산소가 들어가지 않은 케미컬액을 사용해야만 한다. 실시예에서는 크롬으로 형성된 상기 하부전극(55) 상의 포토레지스트 패턴(100)을 NE14에 의하여 리프트 오프(lift off)시킬 수 있다. 따라서, 상기 하부전극(55)은 손상되지 않고 상기 포토레지스트 패턴(100)만 완전히 제거할 수 있다. 추가적으로 상기 포토레지스트 패턴(100)의 스트립공정은 NE14를 포함하는 아민 베 이스(Amin base) 뿐만 아니라 다른 종류의 아민 베이스도 사용가능하다.
이때, 상기 포토레지스트 패턴(100)은 상기 NE14를 이용한 솔벤트에 의하여 상기 하부전극(55)에서 떨어지지만 완전히 용해되지 않고 상기 반도체 기판(10) 또는 층간 절연막(30) 상에 폴리머로 붙어 있을 수 있다.
도 5 및 도 6을 참조하여, 상기 하부전극(55)을 포함하는 반도체 기판(10) 상에 상기 폴리머(110)가 제거된다. 상기 폴리머(110)는 제트 스크러버(Jet Scrubber) 공정에 의하여 제거될 수 있다. 상기 제트 스크러버 공정은 순수에 의하여 상기 반도체 기판(10)에 공급되는 것이므로 상기 반도체 기판(10)에서 리프트 오프된 폴리머(110)만 제거할 수 있다.
그러면, 도 6에 도시된 바와 같이, 상기 층간 절연막(30) 상에는 금속배선(40)과 연결되는 상기 하부전극(55)이 단위픽셀 별로 형성될 수 있다.
도 7을 참조하여, 상기 하부전극(55)을 포함하는 반도체 기판(10) 상에 포토다이오드(60)가 형성된다. 예를 들어, 상기 포토다이오드(60)는 결정형 반도체층에 n형 및 p형 불순물을 주입한 후 상기 결정형 반도체층을 상기 하부전극을 포함하는 반도체 기판(10) 상에 결합시켜 형성할 수 있다.
또는 상기 포토다이오드(60)는 상기 하부전극(55)을 포함하는 층간 절연막(30) 상에 비정질 실리콘을 증착하여 형성할 수 있다.
도시되지는 않았지만, 상기 포토다이오드(60) 상에 컬러필터 및 마이크로 렌즈가 형성될 수 있다.
실시예에 따른 이미지 센서의 제조방법에 의하면 금속배선을 포함하는 반도 체 기판 상에 포토다이오드가 형성되어 수직형 집적을 이룰 수 있다.
또한, 실시예에 의하면 반도체 기판의 상부에 포토다이오드가 형성되므로 상기 포토다이오드의 초점길이가 단축되어 필팩터를 향상시킬 수 있다.
또한, 실시예에 의해 집적될 수 있는 추가적인 온칩 회로(on-chip circuitry)는 이미지센서의 퍼포먼스(performance)를 증가시키고, 나아가 소자의 소형화 및 제조비용을 절감을 획득할 수 있다.
또한, 실시예에 의하면 하부전극의 패터닝을 위한 포토레지스트 패턴이 솔벤트에 의하여 제거되므로 크롬으로 형성되는 하부전극이 손상되지 않게 된다.
또한, 상기 포토레지스트 패턴을 솔벤트에 의하여 제거한 후 잔여 폴리머를 스크러버 공정에 의하여 제거할 수 있으므로 상기 반도체 기판 상에서 포토레지스트 패턴을 완전히 제거할 수 잇다.
이상에서 설명한 실시예는 전술한 실시예 및 도면에 의해 한정되는 것이 아니고, 본 실시예의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경할 수 있다는 것은 본 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
도 1 내지 도 7은 실시예에 따른 이미지 센서의 제조공정을 나타내는 단면도이다.

Claims (5)

  1. 반도체 기판 상에 금속배선을 포함하는 층간 절연막을 형성하는 단계;
    상기 금속배선과 연결되도록 상기 층간 절연막 상에 하부전극층을 형성하는 단계;
    상기 하부전극층 상에 상기 금속배선에 대응하도록 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴에 의하여 상기 하부전극층을 식각하여 상기 금속배선과 연결되는 하부전극을 형성하는 단계; 및
    플로린(Fluorine)이 함유된 솔벤트(solvent)에 의하여 상기 포토레지스트 패턴을 제거하는 단계를 포함하는 이미지 센서의 제조방법.
  2. 제1항에 있어서,
    상기 하부전극층은 크롬(Cr)으로 형성되는 이미지 센서의 제조방법.
  3. 제1항에 있어서,
    상기 포토레지스트 패턴의 제거공정에서 상기 포토레지스트 패턴의 잔여물이 발생되는 경우 제트 스크러버(Jet-scrubber) 공정을 진행하는 단계를 포함하는 이미지 센서의 제조방법.
  4. 제1항에 있어서,
    상기 솔벤트는 암모늄 플로라이드(Ammonium fluoride), 디메틸 아세트마이드(Dimethyl acetamide), 암모늄 아세트마이드(Ammonium acetamide) 및 디아이 워터(DIW)로 구성되는 NE14를 포함하는 이미지 센서의 제조방법.
  5. 제1항에 있어서,
    상기 하부전극을 포함하는 층간 절연막 상에 포토다이오드를 형성하는 단계를 포함하는 이미지 센서의 제조방법.
KR1020070139449A 2007-12-27 2007-12-27 이미지 센서 제조방법 KR100855406B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070139449A KR100855406B1 (ko) 2007-12-27 2007-12-27 이미지 센서 제조방법
US12/344,494 US20090170232A1 (en) 2007-12-27 2008-12-27 Method for manufacturing iamge sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070139449A KR100855406B1 (ko) 2007-12-27 2007-12-27 이미지 센서 제조방법

Publications (1)

Publication Number Publication Date
KR100855406B1 true KR100855406B1 (ko) 2008-08-29

Family

ID=39878916

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070139449A KR100855406B1 (ko) 2007-12-27 2007-12-27 이미지 센서 제조방법

Country Status (2)

Country Link
US (1) US20090170232A1 (ko)
KR (1) KR100855406B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970000700B1 (en) * 1993-06-19 1997-01-18 Korea Inst Sci & Tech Negative mask forming method using laser lithography apparatus
JP2000156488A (ja) * 1998-11-18 2000-06-06 Agilent Technol Inc 高性能画像センサアレイ
KR20020004627A (ko) * 2000-07-06 2002-01-16 윤종용 실리카 미세 구조물의 제작 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5051804A (en) * 1989-12-01 1991-09-24 The United States Of America As Represented By The United States Department Of Energy Photodetector having high speed and sensitivity
JPH0982978A (ja) * 1995-09-20 1997-03-28 Hitachi Ltd 半導体装置及びこれを用いた液晶表示装置
US6576563B2 (en) * 2001-10-26 2003-06-10 Agere Systems Inc. Method of manufacturing a semiconductor device employing a fluorine-based etch substantially free of hydrogen
US6888989B1 (en) * 2001-12-11 2005-05-03 Phosistor Technologies, Inc. Photonic chip mounting in a recess for waveguide alignment and connection
TW563264B (en) * 2002-10-11 2003-11-21 Highlink Technology Corp Base of optoelectronic device
JP2004140267A (ja) * 2002-10-18 2004-05-13 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6797863B1 (en) * 2003-01-31 2004-09-28 Pioneer Hi-Bred International Inc. Soybean variety XB48P03
KR101030720B1 (ko) * 2003-04-18 2011-04-26 후지필름 가부시키가이샤 표시장치용 차광막, 그 제조방법 및 이것을 형성하기 위한 조성물
KR100593446B1 (ko) * 2004-05-19 2006-06-28 삼성전자주식회사 유기성 플루오라이드 계열 완충 용액을 사용해서 반도체장치를 제조하는 방법들
KR100699863B1 (ko) * 2005-08-29 2007-03-27 삼성전자주식회사 크로스토크를 방지할 수 있는 cmos 이미지 센서 및 그제조방법
US7682930B2 (en) * 2006-06-09 2010-03-23 Aptina Imaging Corporation Method of forming elevated photosensor and resulting structure
KR20080062060A (ko) * 2006-12-29 2008-07-03 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 그 제조방법
US8035003B1 (en) * 2010-04-14 2011-10-11 Stine Seed Farm, Inc. Soybean cultivar S090251

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970000700B1 (en) * 1993-06-19 1997-01-18 Korea Inst Sci & Tech Negative mask forming method using laser lithography apparatus
JP2000156488A (ja) * 1998-11-18 2000-06-06 Agilent Technol Inc 高性能画像センサアレイ
KR20020004627A (ko) * 2000-07-06 2002-01-16 윤종용 실리카 미세 구조물의 제작 방법

Also Published As

Publication number Publication date
US20090170232A1 (en) 2009-07-02

Similar Documents

Publication Publication Date Title
TWI407558B (zh) 半導體裝置及其製造方法
KR100855407B1 (ko) 이미지 센서 및 그 제조방법
KR100504563B1 (ko) 이미지 센서 제조 방법
CN106611765A (zh) 用于背侧深沟槽隔离的额外的掺杂区域
KR100954927B1 (ko) 이미지 센서 및 그 제조방법
TW201001739A (en) Method of manufacturing solid-state imaging device and method of manufacturing electronic apparatus
JP2008306155A (ja) イメージセンサ及びその製造方法
KR100855408B1 (ko) 이미지 센서 및 그 제조방법
KR20200091252A (ko) 후면 조사형 이미지 센서 및 그 제조 방법
JP2009088511A (ja) イメージセンサ及びその製造方法
KR100922921B1 (ko) 이미지센서 및 그 제조방법
KR100855405B1 (ko) 이미지 센서의 제조 방법
KR100856950B1 (ko) 이미지 센서 및 그 제조방법
KR20100079399A (ko) 이미지 센서 및 그 제조 방법
KR100894390B1 (ko) 이미지 센서 및 그 제조방법
KR100855406B1 (ko) 이미지 센서 제조방법
KR100856948B1 (ko) 이미지 센서 제조방법
KR100935772B1 (ko) 이미지 센서 제조방법
KR100741920B1 (ko) 씨모스(cmos) 이미지 센서의 제조 방법
KR100878696B1 (ko) 이미지 센서 및 그 제조방법
KR20040079614A (ko) 이미지 반도체 장치 제조에서의 유기물 잔사 제거 방법
KR20100078108A (ko) 이미지 센서의 제조 방법
KR100936102B1 (ko) 이미지 센서 및 그 제조방법
KR100729735B1 (ko) 이미지 센서의 제조방법
KR100915751B1 (ko) 이미지 센서 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110719

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee