KR100729735B1 - 이미지 센서의 제조방법 - Google Patents
이미지 센서의 제조방법 Download PDFInfo
- Publication number
- KR100729735B1 KR100729735B1 KR1020050127590A KR20050127590A KR100729735B1 KR 100729735 B1 KR100729735 B1 KR 100729735B1 KR 1020050127590 A KR1020050127590 A KR 1020050127590A KR 20050127590 A KR20050127590 A KR 20050127590A KR 100729735 B1 KR100729735 B1 KR 100729735B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- film
- insulating film
- via hole
- layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 67
- 229910052802 copper Inorganic materials 0.000 claims abstract description 62
- 239000010949 copper Substances 0.000 claims abstract description 62
- 238000000034 method Methods 0.000 claims abstract description 42
- 229910052751 metal Inorganic materials 0.000 claims abstract description 41
- 239000002184 metal Substances 0.000 claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 239000004065 semiconductor Substances 0.000 claims abstract description 15
- 238000005530 etching Methods 0.000 claims description 26
- 229920002120 photoresistant polymer Polymers 0.000 claims description 19
- 239000007769 metal material Substances 0.000 claims description 10
- 238000001312 dry etching Methods 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 230000003287 optical effect Effects 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 48
- 230000008569 process Effects 0.000 description 25
- 238000009792 diffusion process Methods 0.000 description 14
- 230000004888 barrier function Effects 0.000 description 5
- 125000006850 spacer group Chemical group 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000006117 anti-reflective coating Substances 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14625—Optical elements or arrangements associated with the device
- H01L27/14627—Microlenses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14685—Process for coatings or optical elements
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명은 이미지 센서의 제조방법에 관한 것으로서, 이미지 센서의 광효율을 개선함과 동시에, 하부 구리배선의 산화를 방지할 수 있는 효과가 있다.
이를 위한 본 발명에 의한 이미지 센서의 제조방법은, 수광소자가 구비된 반도체 기판 상에, 그 상부 표면에 제 1 금속 캡핑막이 형성된 하부 구리배선을 포함한 제 1 절연막을 형성하는 단계; 상기 제 1 절연막 상에 제 2 및 제 3 절연막을 차례로 형성하는 단계; 상기 하부 구리배선 상에 상기 제 2 절연막이 100 내지 3,000 Å의 두께만큼 남도록, 상기 제 1 금속 캡핑막의 일부분과 대응하는 상기 제 3 절연막 및 제 2 절연막의 소정 두께를 식각하여 비아홀을 형성하는 단계; 상기 제 3 절연막의 소정 부분을 식각하여, 상기 비아홀을 중심으로 상기 비아홀보다 넓은 트렌치를 형성하는 단계; 상기 비아홀에 의해 노출된 상기 제 2 절연막을 식각하는 단계; 상기 비아홀 및 트렌치를 매립하는 각각의 비아 콘택 및 상부 구리배선을 형성하는 단계; 및 상부 구리배선의 상부 표면에 선택적으로 제 2 금속 캡핑막을 형성하는 단계를 포함한다.
이미지 센서, 구리배선, 광효율, 금속 캡핑막, 산화
Description
도 1은 종래기술에 따른 구리배선을 포함한 이미지 센서의 구조를 나타내는 단면도.
도 2는 금속 캡핑막을 적용한 이미지 센서의 문제점을 나타내는 사진.
도 3a 내지 도 3g는 본 발명의 실시예에 따른 이미지 센서의 제조방법을 설명하기 위한 공정별 단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
200: 반도체 기판 201: 필드산화막
202: 포토 다이오드 203: 게이트 절연막
204: 게이트 전극 205: 게이트 스페이서
206: 소스 및 드레인 영역 207a: 제 1 절연막
207b: 제 2 절연막 207c: 제 3 절연막
207d: 제 4 절연막 207e: 제 5 절연막
208: 콘택홀 209: 하부 콘택
210: 하부 트렌치 211: 하부 구리배선
212a: 제 1 금속 캡핑막 212b: 제 2 금속 캡핑막
214: 하드마스크막 215: 제 1 BARC막
216: 제 1 감광막 패턴 217: 비아홀
218: 제 2 BARC막 219: 제 2 감광막 패턴
220: 상부 트렌치 221a: 비아 콘택
221b: 상부 구리배선 222: 칼라필터
223: 마이크로 렌즈
본 발명은 이미지 센서의 제조방법에 관한 것으로, 특히 이미지 센서의 광효율을 개선하면서, 하부 구리배선의 산화를 방지할 수 있는 이미지 센서의 제조방법에 관한 것이다.
일반적으로, 이미지 센서(image sensor)는 광학적 영상(optical image)을 전기적 신호로 변환시키는 반도체 소자로써, 크게 전하 결합 소자(charge coupled device; CCD)와 씨모스(CMOS; complementary metal oxide silicon) 이미지 센서로 구분된다.
상기 CCD는 빛의 신호를 전기적 신호로 변환하는 복수개의 포토 다이오드(photo diode; PD)가 매트릭스 형태로 배열되고, 상기 매트릭스 형태로 배열된 각 수직 방향의 포토 다이오드 사이에 형성되어 상기 각 포토 다이오드에서 생성된 전하를 수직방향으로 전송하는 복수개의 수직 방향 전하 전송 영역(vertical charge coupled device; VCCD)과, 상기 각 수직 방향 전하 전송 영역에 의해 전송된 전하를 수평방향으로 전송하는 수평 방향 전하 전송 영역(horizontal charge coupled device; HCCD) 및 상기 수평방향으로 전송된 전하를 센싱하여 전기적인 신호를 출력하는 센스 증폭기(sense amplifier)를 구비하여 구성된 것이다.
그러나, 이와 같은 CCD는 구동 방식이 복잡하고, 전력 소비가 클 뿐만 아니라, 다단계의 포토 공정이 요구되므로 제조 공정이 복잡한 단점을 갖고 있다. 또한, 상기 CCD는 제어 회로, 신호 처리 회로, 아날로그/디지털 변환 회로(A/D converter) 등을 전하 결합 소자 칩에 집적시키기가 어려워 제품의 소형화가 곤란하다는 단점을 갖는다.
최근에는 상기 CCD의 단점을 극복하기 위한 차세대 이미지 센서로서 CMOS 이미지 센서가 주목을 받고 있다.
상기 CMOS 이미지 센서는 제어 회로 및 신호 처리 회로 등을 주변 회로로 사용하는 CMOS 기술을 이용하여 단위 화소의 수량에 해당하는 모스 트랜지스터들을 반도체 기판에 형성함으로써, 상기 모스 트랜지스터들에 의해 각 단위 화소의 출력을 순차적으로 검출하는 스위칭 방식을 채용한 소자이다.
즉, 상기 CMOS 이미지 센서는 단위 화소 내에 포토다이오드와 모스 트랜지스터를 형성시킴으로써 스위칭 방식으로 각 단위 화소의 전기적 신호를 순차적으로 검출하여 영상을 구현한다.
상기 CMOS 이미지 센서는 CMOS 제조 기술을 이용하므로 비교적 적은 전력 소모, 비교적 적은 포토 공정 스텝 수에 따른 단순한 제조공정 등과 같은 장점을 갖는다. 또한, 상기 CMOS 이미지 센서는 제어 회로, 신호 처리 회로, 아날로그/디지털 변환 회로 등을 CMOS 이미지 센서 칩에 집적시킬 수가 있으므로 제품의 소형화가 용이하다는 장점을 갖고 있다.
따라서, 상기 CMOS 이미지 센서는 현재 디지털 스틸 카메라(digital still camera), 디지털 비디오 카메라 등과 같은 다양한 응용 부분에 널리 사용되고 있다.
한편, CMOS 이미지 센서에는 각종 금속배선이 형성되며, 상기 금속배선으로서, 알루미늄 배선에 비해 전체 두께를 40% 이상 감소시킬 수 있는 구리배선이 많이 사용되고 있다.
이와 같이, 구리배선을 이용하는 경우, 전체 두께가 감소하므로 후속 공정인 렌즈 형성 공정시 유리한 장점이 있으며, CMP 공정 및 식각 공정 등의 공정 수가 감소하므로 미세 거칠기(micro-roughness) 개선에 따른 광특성 개선에서 유리하다.
도 1은 종래기술에 따른 구리배선을 포함한 이미지 센서의 구조를 나타내는 단면도이다.
종래기술에 따른 구리배선을 포함한 이미지 센서는, 도 1에 도시한 바와 같이, 필드산화막(101)에 의해 한정된 활성영역을 갖는 반도체 기판(100)을 구비한다. 상기 반도체 기판(100)의 활성영역 표면부위에는 포토 다이오드(102)와 같은 수광 소자가 형성되어 있다.
상기 반도체 기판(100) 상에는 스위칭 소자인 트랜지스터가 형성되어 있으며, 상기 트랜지스터는 반도체 기판(100) 상에 게이트 절연막(103)을 개재하여 형성된 게이트 전극(104), 및 상기 게이트 전극(104)의 양측 기판(100) 내에 형성된 소스 및 드레인 영역(106)을 포함한다. 상기 게이트 전극(104)의 양측벽에는 게이트 스페이서(105)가 형성되어 있다.
상기 트랜지스터가 형성된 반도체 기판(100) 상에는, 상기 트랜지스터를 매몰하는 제 1 절연막(107a)이 형성된다. 상기 제 1 절연막(107a)의 소정 부위에는 상기 트랜지스터의 게이트 전극(104) 또는 소스 및 드레인 영역(106)과 전기적으로 연결되는 하부 콘택(108)들이 형성되어 있다.
상기 제 1 절연막(107a) 상에는 상기 하부 콘택(108)과 전기적으로 연결되는 하부 구리배선(109)이 형성된 제 2 절연막(107b)이 형성되어 있다.
상기 하부 구리배선(109)이 형성된 제 2 절연막(107b) 상에는, 상기 하부 구리배선(109)을 이루고 있는 구리의 확산을 방지하기 위한 제 1 확산방지 절연막(111a)이 형성되어 있다. 상기 제 1 확산방지 절연막(111a)은 주로 SiN 또는 SiC 등으로 이루어진다.
상기 제 1 확산방지 절연막(111a) 상에는 상기 하부 구리배선(109)의 소정 영역과 대응하는 비아 콘택(110a)이 형성된 제 3 절연막(107c)이 형성되어 있다.
상기 제 3 절연막(107c) 상에는 상부 구리배선(110b)이 형성된 제 4 절연막(107d)이 형성되어 있다. 이 때, 상기 제 4 절연막(107d)과 상기 제 3 절연막 (107c)의 사이에는, 상기 상부 구리배선(110b) 형성을 위한 제 4 절연막(107d)의 식각 공정에서 식각 정지 역할을 하는 식각 정지막(111b)이 형성되어 있다. 상기 식각 정지막(111b)은 주로 SiN 또는 SiC 등으로 이루어진다.
상기 상부 구리배선(110b)을 포함한 상기 제 4 절연막(107d) 상에는, 상기 상부 구리배선(110b)을 이루고 있는 구리의 확산을 방지하기 위한 제 2 확산방지 절연막(111c)이 형성되어 있다. 상기 제 2 확산방지 절연막(111c)은 주로 SiN 또는 SiC 등으로 이루어진다.
상기 제 2 확산방지 절연막(111c) 상에는 제 5 절연막(107e)이 형성되어 있고, 상기 제 5 절연막(107e) 상에는 칼라필터(112)가 형성되어 있다.
그리고, 상기 칼라필터(112) 상에는, 상기 포토 다이오드(102)로 광을 모아주기 위한 마이크로 렌즈(113)가 형성되어 있다.
그러나, 상기와 같은 종래기술에 따른 구리배선을 포함한 이미지 센서에서는, 구리의 확산을 방지하거나, 식각 정지 역할을 하도록 하기 위해, 각각의 절연막(107b, 107c, 107d, 107e)들 사이에 SiN 또는 SiC 등과 같은 물질을 이용하여 확산방지 절연막(111a, 111c) 또는 식각 정지막(111b)을 형성해야 하며, 상기한 SiN 및 SiC와 같은 물질은 상기 절연막(107b, 107c, 107d, 107e)에 비해 큰 굴절률을 갖는 고굴절률(약 2.0) 물질인 바, 포토 다이오드(102)에 입사되는 빛의 경로를 변화시켜, 이미지 센서의 광효율을 저하시키는 문제점이 있다.
이러한 문제점을 해결하기 위해, 구리배선(109, 110b)의 상부에만 선택적으로, 금속 캡핑막을 형성하는 방법이 제안되었다.
여기서, 도 2는 상기한 금속 캡핑막을 적용한 이미지 센서의 문제점을 나타내는 사진이다. 상기한 바와 같이, 구리배선의 상부 표면에만 선택적으로 금속 캡핑막이 형성된 이미지 센서가, 0.13㎛ 정도 이하의 디자인 룰(design rule)에 따라 제조될 경우에는, 도 2에 도시한 바와 같이, 비아 콘택을 형성하기 위한 비아홀의 식각 공정시, 그 하부에 존재하는 하부 구리배선과 상기 비아홀간에 오정렬(misalign)이 발생되어, 보더리스 비아(borderless via)가 형성된다. 이러한 보더리스 비아는 소자의 선폭이 계속적으로 축소되는 현재의 추세에서 필연적으로 발생되는 현상이며, 이에 의해, 후속의 비아홀 또는 트렌치 형성용 감광막 패턴을 제거하는 O2 에슁(ashing) 공정에서 상기 하부 구리배선의 산화(도면부호 "A" 참조)가 발생되는 문제점이 있다.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은, 이미지 센서의 광효율을 개선하면서, 하부 구리배선의 산화를 방지할 수 있는 이미지 센서의 제조방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명에 의한 이미지 센서의 제조방법은,
수광소자가 구비된 반도체 기판 상에, 그 상부 표면에 제 1 금속 캡핑막이 형성된 하부 구리배선을 포함한 제 1 절연막을 형성하는 단계;
상기 제 1 절연막 상에 제 2 및 제 3 절연막을 차례로 형성하는 단계;
상기 하부 구리배선 상에 상기 제 2 절연막이 100 내지 3,000 Å의 두께만큼 남도록, 상기 제 1 금속 캡핑막의 일부분과 대응하는 상기 제 3 절연막 및 제 2 절연막의 소정 두께를 식각하여 비아홀을 형성하는 단계;
상기 제 3 절연막의 소정 부분을 식각하여, 상기 비아홀을 중심으로 상기 비아홀보다 넓은 트렌치를 형성하는 단계;
상기 비아홀에 의해 노출된 상기 제 2 절연막을 식각하는 단계;
상기 비아홀 및 트렌치를 매립하는 각각의 비아 콘택 및 상부 구리배선을 형성하는 단계; 및
상부 구리배선의 상부 표면에 선택적으로 제 2 금속 캡핑막을 형성하는 단계를 포함한다.
여기서, 상기 제 1 금속 캡핑막은, 전기전도도가 10-3/Ωm 인 금속 물질을 이용하여 형성하는 것을 특징으로 한다.
그리고, 상기 금속 물질로서 CoW, CoWP 및 CoWB 중 어느 하나를 이용하는 것을 특징으로 한다.
삭제
또한, 상기 비아홀을 형성하는 단계는,
상기 제 3 절연막 상에 하드마스크막을 형성하는 단계;
상기 하드마스크막 상에 상기 제 1 금속 캡핑막의 일부분과 대응하는 영역을 노출시키는 감광막 패턴을 형성하는 단계;
상기 감광막 패턴을 식각 마스크로 이용하여, 상기 하드마스크막, 제 3 절연막 및 제 2 절연막의 소정 두께를 건식 식각하는 단계; 및
상기 감광막 패턴을 제거하는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 하드마스크막은 SiN, SiC 및 SiON 중 어느 하나의 단층 또는 어느 둘 이상의 다층으로 형성하는 것을 특징으로 한다.
또한, 상기 하드마스크막을 형성한 다음,
상기 하드마스크막 상에 BARC막을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 상기 트렌치를 형성하는 단계는,
상기 비아홀의 일부를 BARC막으로 매립하는 단계;
상기 제 3 절연막 상에 상기 비아홀을 중심으로 상기 비아홀보다 넓은 영역을 노출시키는 감광막 패턴을 형성하는 단계;
상기 감광막 패턴을 식각 마스크로 이용하여, 상기 제 3 절연막을 건식 식각하는 단계; 및
상기 감광막 패턴 및 BARC을 제거하는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 제 2 금속 캡핑막은 전기전도도가 10-3/Ωm 인 금속 물질을 이용하여 형성하는 것을 특징으로 한다.
또한, 상기 금속 물질로서 CoW, CoWP 및 CoWB 중 어느 하나를 이용하는 것을 특징으로 한다.
또한, 상기 제 2 절연막과 상기 제 3 절연막 사이에 식각 정지막을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 상기 제 2 금속 캡핑막을 형성한 다음,
상기 제 2 금속 캡핑막을 포함한 상기 제 3 절연막 상에 제 4 절연막을 형성하는 단계;
상기 제 4 절연막 상에 칼라필터를 형성하는 단계; 및
상기 칼라필터 상에 마이크로 렌즈를 형성하는 단계를 더 포함하는 것을 특징으로 한다.
이하 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
도 3a 내지 도 3g는 본 발명의 실시예에 따른 이미지 센서의 제조방법을 설명하기 위한 공정별 단면도이다.
도 3a를 참조하면, 반도체 기판(200)에 필드산화막(201)을 형성하여 활성영역을 정의한 다음, 상기 반도체 기판(200)의 활성영역의 표면부위에 포토 다이오드(202)와 같은 수광소자를 형성한다.
다음으로, 상기 포토 다이오드(202)가 형성된 반도체 기판(200) 상에, 게이트 절연막(203)을 개재하여 게이트 전극(204)을 형성한다. 그리고, 상기 게이트 전극(204)의 양측벽에 게이트 스페이서(205)를 형성한 후, 상기 게이트 스페이서(205)의 양측 기판(200)내에 소스 및 드레인 영역(206)을 형성하여 트랜지스터를 형성한다.
그런 다음, 상기 반도체 기판(100)의 상부에 상기 게이트 전극(204)을 덮도록 제 1 절연막(207a)을 형성한다.
이어서, 상기 제 1 절연막(207a)의 소정 영역을 선택적으로 식각하여, 상기 게이트 전극(204)의 상부 표면 부위와, 소스 및 드레인 영역(206)의 표면 부위를 노출시키는 콘택홀(208)들을 형성한다.
그 다음에, 상기 콘택홀(208)들을 금속막으로 매립하여, 상기 게이트 전극(204) 또는 소스 및 드레인 영역(206)과 전기적으로 연결되는 하부 콘택(209)들을 형성한다.
다음으로, 상기 하부 콘택(209)들을 포함한 상기 제 1 절연막(207a) 상에 제 2 절연막(207b)을 형성한다.
그런 다음, 상기 제 2 절연막(207b)의 소정 영역을 선택적으로 식각하여, 상기 하부 콘택(209)들의 상부면을 노출시키는 하부 트렌치(210)들을 각각 형성한다.
그 다음에, 상기 하부 트렌치(210)를 구리막으로 매립하여 하부 구리배선(211)을 형성하고 나서, 상기 하부 구리배선(211)의 상부 표면에 선택적으로, 구리의 확산을 방지하는 제 1 금속 캡핑막(212a)을 형성한다. 상기 제 1 금속 캡핑막(212a)은 CoW, CoWP 또는 CoWB 등의 전기전도도가 10-3/Ωm 인 금속 물질을 이용하여 형성하는 것이 바람직하다.
도 3b를 참조하면, 상기 제 1 금속 캡핑막(212a)을 포함한 상기 제 2 절연막(207b) 상에, 제 3 절연막(207c) 및 제 4 절연막(207d)을 차례로 형성한다. 여기서, 도면에 도시하지는 않았지만, 상기 제 3 절연막(207c)과 제 4 절연막(207d)의 사이에, 후속의 상부 트렌치(220) 형성을 위한 식각 공정에서 식각 정지 역할을 하는 식각 정지막(미도시)을 추가로 형성할 수도 있다.
이어서, 상기 제 4 절연막(207d) 상에 하드마스크막(214)을 형성한다. 상기 하드마스크막(214)은 SiN, SiC 및 SiON 중 어느 하나의 단층 또는 어느 둘 이상의 다층으로 형성하는 것이 바람직하며, 상기 하드마스크막(214)은 형성하지 않을 수도 있다.
도 3c를 참조하면, 상기 하드마스크막(214) 상에 제 1 BARC(organic bottom anti-reflective coating)막(215)을 형성한다. 여기서, 상기 제 1 BARC막(215)의 하부에 형성된 상기 하드마스크막(214)이 반사방지막 역할을 하도록 형성되었을 경우, 상기 제 1 BARC막(215)의 형성 공정은 생략될 수도 있다.
이어서, 상기 제 1 BARC막(215) 상에, 비아홀이 형성될 영역을 한정하는, 즉 상기 제 1 금속 캡핑막(212a)의 일부분과 대응하는 영역을 노출시키는 제 1 감광막 패턴(216)을 형성한다.
그 다음에, 상기 제 1 감광막 패턴(216)을 식각 마스크로 이용하여, 상기 제 1 BARC막(215), 하드마스크막(214), 제 4 절연막(207d) 및 제 3 절연막(207c)의 소정 두께를 건식 식각하여 비아홀(217)을 형성한다. 이때, 상기 비아홀(217)에 의해 하부 구리배선(211)이 노출되지 않도록, 상기 하부 구리배선(211)의 상부에 형성된 상기 제 3 절연막(207c)의 식각 타겟을 적절히 조절하여야 한다. 예컨대, 상기 제 3 절연막(207c)의 식각 공정은, 상기 제 3 절연막(207c)이 상기 하부 구리배선(211)의 상부 표면으로부터 100 내지 3,000 Å의 두께만큼 남도록 수행하는 것이 바람직하다.
도 3d를 참조하면, O2 에슁 공정으로 상기 제 1 감광막 패턴(216)을 제거한 후, 상기 비아홀(217)의 일부를 제 2 BARC막(218)으로 매립한다.
그런 다음, 상기 비아홀(217) 형성을 위한 식각 공정 후 잔류된 제 1 BARC막(215) 상에, 상부 트렌치가 형성될 영역을 한정하는, 즉 상기 비아홀(217)을 중심으로 상기 비아홀(217)보다 넓은 영역을 노출시키는 제 2 감광막 패턴(219)을 형성한다.
도 3e를 참조하면, 상기 제 2 감광막 패턴(219)을 식각 마스크로 이용하여, 상기 제 1 BARC막(215), 하드마스크막(214) 및 제 4 절연막(207d)을 건식 식각하여 상부 트렌치(220)를 형성한다. 그런 다음, O2 에슁 공정으로 상기 제 2 감광막 패 턴(219)을 제거하고, 이어서, 제 1 및 제 2 BARC막(215, 218)을 각각 제거한다.
여기서, 본 발명의 실시예에서는, 상술한 바와 같이, 상기 비아홀(217)에 의해 상기 하부 구리배선(211)을 노출시키지 않은 상태에서, 상기 제 1 및 제 2 감광막 패턴(216, 219)의 에슁 공정을 수행한다.
따라서, 상기 비아홀(217)의 식각 공정 중에, 그 하부에 존재하는 하부 구리배선(211)과 상기 비아홀(217)간의 오정렬이 발생된다 하더라도, 상술한 바와 같이, 상기 비아홀(217)이 하부 구리배선(211)을 노출시키지 않은 상태에서, 감광막 패턴의 에슁 공정을 진행하게 되므로, 상기 에슁 공정에 의해 하부 구리배선(211)의 표면이 산화되는 것을 방지할 수 있다.
도 3f를 참조하면, 상기 제 1 금속 캡핑막(212a)의 상부 표면이 노출될 때까지, 상기 비아홀(217)에 의해 노출된 제 3 절연막(207c) 부분을 추가로 건식 식각한다. 이 때, 상기 제 4 절연막(207d)의 상부에 형성된 상기 하드마스크막(214)은, 상기한 제 3 절연막(207c)의 추가 건식 식각 공정 시 함께 제거되거나, 후속적으로 수행되는 구리막의 CMP 공정 시에 제거될 수 있다.
도 3g를 참조하면, 상기 비아홀(217) 및 상부 트렌치(220)를 포함한 전체 구조 상부에, 상기 비아홀(217) 및 상부 트렌치(220)를 매립하도록 구리막(도시안함)을 형성한 후, 상기 제 4 절연막(207d)이 노출될 때까지 상기 구리막을 CMP하여, 상기 비아홀(217) 및 상부 트렌치(220)를 매립하는 각각의 비아 콘택(221a) 및 상부 구리배선(221b)을 형성한다.
다음으로, 상기 상부 구리배선(221b)의 상부 표면에 선택적으로 구리 확산을 방지하는 제 2 금속 캡핑막(212b)을 형성한다. 상기 제 2 금속 캡핑막(212b)은 상기 제 1 금속 캡핑막(212a)과 마찬가지로, CoW, CoWP 또는 CoWB 등의 전기전도도가 10-3/Ωm 인 금속 물질을 이용하여 형성하는 것이 바람직하다.
그런 후에, 상기 제 2 금속 캡핑막(212b)을 포함한 상기 제 4 절연막(207d) 상에, 상기 제 2 금속 캡핑막(212b)을 상부 구조물과 절연시키고, 하부 구조물을 평탄화하기 위하여 제 5 절연막(207e)을 형성한다. 이어서, 상기 제 5 절연막(207e) 상에 칼라필터(222)를 형성한다. 상기 칼라필터(222)는 블루, 그린 및 레드 칼라필터의 어레이 구조를 갖는다. 본 실시예에서는 하나의 수광 소자인 포토 다이오드(202)가 도시되어 있는 것으로서, 상부에 블루, 그린 및 레드 칼라 중 어느 하나의 칼라필터가 형성될 수 있다.
상기 칼라필터(222) 상에 상기 포토 다이오드(202)로 광을 모아주기 위한 마이크로 렌즈(223)를 형성하여 이미지 센서를 완성한다. 상기 마이크로 렌즈(223)는 일반적으로 상부면이 볼록한 반구형으로 형성된다.
상술한 바와 같은 본 발명의 실시예에 의한 이미지 센서의 제조방법에서는, 구리배선(211, 221b)의 상부 표면에만 선택적으로, 구리의 확산을 방지하기 위한 금속 캡핑막(212a, 212b)을 형성함으로써, 상부의 마이크로 렌즈(223)를 통해 포토 다이오드(202)로 입사되는 빛의 경로가 변하는 것을 최소화하여, 이미지 센서의 광효율을 향상시킬 수 있다.
또한, 본 발명의 실시예에서는, 상기 비아홀(217)에 의해 하부 구리배선 (211)이 노출되지 않은 상태에서, 상기 제 1 및 제 2 감광막 패턴(216, 219)의 O2 에슁 공정을 수행함으로써, 하부 구리배선(211)과 비아홀(217)의 오정렬이 발생된다 하더라도, 상기 에슁 공정에 의해 하부 구리배선(211)의 표면이 산화되는 것을 방지할 수 있다. 따라서, 구리배선의 신뢰성을 향상시킬 수 있음은 물론, 이미지 센서의 신뢰성을 향상시킬 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
앞에서 설명한 바와 같이, 본 발명에 따른 이미지 센서의 제조방법에 의하면, 구리배선의 상부 표면에만 선택적으로 구리의 확산을 방지하기 위한 금속 캡핑막을 형성함으로써, 상부의 마이크로 렌즈를 통해 포토 다이오드로 입사되는 빛의 경로가 변하는 것을 최소화하여, 이미지 센서의 광효율을 향상시킬 수 있다.
또한, 상부 트렌치의 형성 시에 식각 마스크로 사용되는 감광막 패턴의 O2 에슁 공정을, 하부 구리배선이 노출되지 않은 상태에서 수행함으로써, 하부 구리배선과 비아홀의 오정렬이 발생된다 하더라도, 상기 에슁 공정에 의해 하부 구리배선의 표면이 산화되는 것을 방지할 수 있다. 따라서, 구리배선의 신뢰성은 물론, 이미지 센서의 신뢰성을 향상시킬 수 있는 효과가 있다.
Claims (12)
- 수광소자가 구비된 반도체 기판 상에, 그 상부 표면에 제 1 금속 캡핑막이 형성된 하부 구리배선을 포함한 제 1 절연막을 형성하는 단계;상기 제 1 절연막 상에 제 2 및 제 3 절연막을 차례로 형성하는 단계;상기 하부 구리배선 상에 상기 제 2 절연막이 100 내지 3,000 Å의 두께만큼 남도록, 상기 제 1 금속 캡핑막의 일부분과 대응하는 상기 제 3 절연막 및 제 2 절연막의 소정 두께를 식각하여 비아홀을 형성하는 단계;상기 제 3 절연막의 소정 부분을 식각하여, 상기 비아홀을 중심으로 상기 비아홀보다 넓은 트렌치를 형성하는 단계;상기 비아홀에 의해 노출된 상기 제 2 절연막을 식각하는 단계;상기 비아홀 및 트렌치를 매립하는 각각의 비아 콘택 및 상부 구리배선을 형성하는 단계; 및상부 구리배선의 상부 표면에 선택적으로 제 2 금속 캡핑막을 형성하는 단계를 포함하는 이미지 센서의 제조방법.
- 제 1 항에 있어서,상기 제 1 금속 캡핑막은, 전기전도도가 10-3/Ωm 인 금속 물질을 이용하여 형성하는 것을 특징으로 하는 이미지 센서의 제조방법.
- 제 2 항에 있어서,상기 금속 물질로서 CoW, CoWP 및 CoWB 중 어느 하나를 이용하는 것을 특징으로 하는 이미지 센서의 제조방법.
- 삭제
- 제 1 항에 있어서,상기 비아홀을 형성하는 단계는,상기 제 3 절연막 상에 하드마스크막을 형성하는 단계;상기 하드마스크막 상에 상기 제 1 금속 캡핑막의 일부분과 대응하는 영역을 노출시키는 감광막 패턴을 형성하는 단계;상기 감광막 패턴을 식각 마스크로 이용하여, 상기 하드마스크막, 제 3 절연 막 및 제 2 절연막의 소정 두께를 건식 식각하는 단계; 및상기 감광막 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 이미지 센서의 제조방법.
- 제 5 항에 있어서,상기 하드마스크막은 SiN, SiC 및 SiON 중 어느 하나의 단층 또는 어느 둘 이상의 다층으로 형성하는 것을 특징으로 하는 이미지 센서의 제조방법.
- 제 5 항에 있어서,상기 하드마스크막을 형성한 다음,상기 하드마스크막 상에 BARC막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 이미지 센서의 제조방법.
- 제 1 항에 있어서,상기 트렌치를 형성하는 단계는,상기 비아홀의 일부를 BARC막으로 매립하는 단계;상기 제 3 절연막 상에 상기 비아홀을 중심으로 상기 비아홀보다 넓은 영역 을 노출시키는 감광막 패턴을 형성하는 단계;상기 감광막 패턴을 식각 마스크로 이용하여, 상기 제 3 절연막을 건식 식각하는 단계; 및상기 감광막 패턴 및 BARC을 제거하는 단계를 포함하는 것을 특징으로 하는 이미지 센서의 제조방법.
- 제 1 항에 있어서,상기 제 2 금속 캡핑막은 전기전도도가 10-3/Ωm 인 금속 물질을 이용하여 형성하는 것을 특징으로 하는 이미지 센서의 제조방법.
- 제 9 항에 있어서,상기 금속 물질로서 CoW, CoWP 및 CoWB 중 어느 하나를 이용하는 것을 특징으로 하는 이미지 센서의 제조방법.
- 제 1 항에 있어서,상기 제 2 절연막과 상기 제 3 절연막 사이에 식각 정지막을 형성하는 단계 를 더 포함하는 것을 특징으로 하는 이미지 센서의 제조방법.
- 제 1 항에 있어서,상기 제 2 금속 캡핑막을 형성한 다음,상기 제 2 금속 캡핑막을 포함한 상기 제 3 절연막 상에 제 4 절연막을 형성하는 단계;상기 제 4 절연막 상에 칼라필터를 형성하는 단계; 및상기 칼라필터 상에 마이크로 렌즈를 형성하는 단계를 더 포함하는 것을 특징으로 하는 이미지 센서의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050127590A KR100729735B1 (ko) | 2005-12-22 | 2005-12-22 | 이미지 센서의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050127590A KR100729735B1 (ko) | 2005-12-22 | 2005-12-22 | 이미지 센서의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100729735B1 true KR100729735B1 (ko) | 2007-06-20 |
Family
ID=38372702
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050127590A KR100729735B1 (ko) | 2005-12-22 | 2005-12-22 | 이미지 센서의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100729735B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9525001B2 (en) | 2014-12-30 | 2016-12-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and manufacturing method thereof |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020054863A (ko) * | 2000-12-28 | 2002-07-08 | 박종섭 | 듀얼 다마신 공정을 이용한 금속 배선 형성 방법 |
| KR20030049165A (ko) * | 2001-12-14 | 2003-06-25 | 주식회사 하이닉스반도체 | 이미지센서 제조 방법 |
| KR20040108240A (ko) * | 2003-06-17 | 2004-12-23 | 삼성전자주식회사 | 이미지 소자 |
-
2005
- 2005-12-22 KR KR1020050127590A patent/KR100729735B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020054863A (ko) * | 2000-12-28 | 2002-07-08 | 박종섭 | 듀얼 다마신 공정을 이용한 금속 배선 형성 방법 |
| KR20030049165A (ko) * | 2001-12-14 | 2003-06-25 | 주식회사 하이닉스반도체 | 이미지센서 제조 방법 |
| KR20040108240A (ko) * | 2003-06-17 | 2004-12-23 | 삼성전자주식회사 | 이미지 소자 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9525001B2 (en) | 2014-12-30 | 2016-12-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and manufacturing method thereof |
| KR101761016B1 (ko) * | 2014-12-30 | 2017-07-24 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 반도체 디바이스 및 그 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20130112849A1 (en) | Solid-state image pickup device | |
| KR100504563B1 (ko) | 이미지 센서 제조 방법 | |
| KR100789609B1 (ko) | 이미지 센서 및 이의 제조 방법 | |
| JP2011138841A (ja) | 固体撮像装置および撮像システム | |
| KR100698104B1 (ko) | 씨모스 이미지 센서 및 그 제조 방법 | |
| JP2006229206A (ja) | 向上された感度を有するイメージセンサ及びその製造方法 | |
| KR20070040873A (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100595329B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| JP2006191108A (ja) | Ｃｍｏｓイメージセンサー及びその製造方法 | |
| JP2006024934A (ja) | Ｃｍｏｓイメージセンサーの製造方法 | |
| KR100672671B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100729735B1 (ko) | 이미지 센서의 제조방법 | |
| KR100894390B1 (ko) | 이미지 센서 및 그 제조방법 | |
| US7598135B2 (en) | Method for fabricating CMOS image sensor | |
| US20070080413A1 (en) | CMOS image sensor and method for manufacturing the same | |
| KR100648994B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100645927B1 (ko) | 이미지 센서 및 그 제조방법 | |
| KR100741920B1 (ko) | 씨모스(ｃｍｏｓ) 이미지 센서의 제조 방법 | |
| KR100769124B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100741875B1 (ko) | Ｃｍｏｓ 이미지 센서 및 그의 제조 방법 | |
| KR100640531B1 (ko) | 자기 정렬 이미지 센서 제조방법 | |
| KR100720497B1 (ko) | 씨모스 이미지 센서의 제조 방법 | |
| KR20100074497A (ko) | 씨모스 이미지 센서의 제조 방법 | |
| KR100752183B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| JP2024072796A (ja) | イメージセンサ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| G170 | Publication of correction | ||
| FPAY | Annual fee payment |
Payment date: 20110530 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |