JPH1187799A - 磁気抵抗素子とその製造方法 - Google Patents

磁気抵抗素子とその製造方法

Info

Publication number
JPH1187799A
JPH1187799A JP9248060A JP24806097A JPH1187799A JP H1187799 A JPH1187799 A JP H1187799A JP 9248060 A JP9248060 A JP 9248060A JP 24806097 A JP24806097 A JP 24806097A JP H1187799 A JPH1187799 A JP H1187799A
Authority
JP
Japan
Prior art keywords
crystalline
layer
insulating substrate
magnetoresistive element
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9248060A
Other languages
English (en)
Inventor
Kunihiko Oishi
邦彦 大石
Akihiro Korechika
哲広 是近
Takamichi Hattori
孝道 服部
Tetsuo Kawasaki
哲生 川崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP9248060A priority Critical patent/JPH1187799A/ja
Publication of JPH1187799A publication Critical patent/JPH1187799A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 結晶性シリコン上に形成されたインジウムと
アンチモンを含む半導体膜を感磁部とする半導体薄膜磁
気抵抗素子において、約100℃を越える高温状態にな
るとSiの比抵抗が急激に低下し、Si基板側にも電流
が流れるようになり磁気感度が低下していた。本発明
は、この半導体磁気抵抗素子の高温時における磁気感度
を向上させることを目的とする。 【解決手段】 絶縁性基板1上に200μm以下の厚み
の結晶性Si層2を設け、この上に半導体膜3、短絡電
極4、保護膜5で構成された磁気抵抗素子を形成するこ
とにより、Si層のシート抵抗が高くなり高温状態での
Si層への電流の漏れを低減することができるため、半
導体磁気抵抗素子の高温動作時の感度の向上が図れる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、特に結晶性シリコ
ン上に形成されたインジウムとアンチモンを含む半導体
膜を感磁部とする磁気抵抗素子とその製造方法に関す
る。
【0002】
【従来の技術】従来、このような磁気抵抗素子は特開平
5−147422号公報に記載されたものが知られてい
る。図7は、従来の半導体薄膜磁気抵抗素子の構造を示
しており、インジウム(以下、Inと記す。)とアンチ
モン(以下、Sbと記す。)を含む半導体薄膜3が、シ
リコン(以下、Siと記す。)基板2(厚み約600μ
m)上にこれを配向基板として直接ヘテロエポタキシャ
ル成長されている。この半導体薄膜磁気抵抗素子は、安
価でかつ、単結晶InSbを用いた高価な磁気抵抗素子
に比肩する磁気感度を有し、これにより、増幅回路が不
要であるという点で有用である。なお、図中4は電極
膜、5は保護膜である。
【0003】
【発明が解決しようとする課題】しかしながら、この従
来の半導体磁気抵抗素子においては、単結晶InSbを
用いたものに近い磁気感度を有するという点で有用であ
るが、半導体膜を成長させる基板にSiを使用している
ために、約100℃を越える高温状態になるとSiの比
抵抗が急激に低下し、このため電流が半導体膜だけでな
くSi基板側にも流れるようになり磁気感度が低下する
欠点があった。
【0004】本発明は、上記課題を解決するためのもの
であり、この半導体磁気抵抗素子の高温時における磁気
感度を向上させることを目的とする。
【0005】
【課題を解決するための手段】この目的を達成するため
に本発明は、磁気抵抗素子を絶縁性基板と、前記絶縁性
基板上に設けられた結晶性Si層と、前記結晶性Si層
上に設けられた少なくともInとSbとを含む半導体薄
膜とを有し、前記結晶性Si層を200μm以下の厚み
で構成するようにしたものである。
【0006】この構成により、Si層を薄くすることで
Si層のシート抵抗を高くすることができ、前述のよう
にこの半導体磁気抵抗素子は高温環境下での動作時にお
いて、電流がSi基板側にも流れてしまい磁気感度が低
下していたが、本発明のようにSi基板のシート抵抗を
高くすることによりSi基板側を流れる電流を減少させ
ることができ、半導体磁気抵抗素子の高温動作時の感度
の向上が図れるようになる。そのため本発明によれば高
温時でも磁気感度の高い半導体薄膜磁気抵抗素子が得ら
れることとなる。
【0007】
【発明の実施の形態】本発明の請求項1に記載の発明
は、絶縁性基板と、前記絶縁性基板上に設けられた結晶
性Si層と、前記結晶性Si層上に設けられた少なくと
もInとSbとを含む半導体薄膜とを有し、前記結晶性
Si層を200μm以下の厚みで構成したことを特徴と
する磁気抵抗素子である。この構成において、Si層を
薄くしこのシート抵抗を高くすることにより、高温環境
下でのSi層側に流れる電流を減らし感度の低下を防止
することができる。
【0008】本発明の請求項2に記載の発明は、絶縁性
基板と結晶性Si層との貼り合わせが直接接合により行
われたことを特徴とする請求項1記載の磁気抵抗素子で
ある。この構成では、Si層の下部に絶縁性基板を設け
る方法として直接接合を用いることにより、Si層と絶
縁性基板の間に他の物質を介さない原子レベルでの緊密
な接合を得ることができる。これにより、素子を駆動し
た際に発生する熱をスムーズに逃がすことができ、また
耐湿性などの耐環境信頼性も高いものが得られる。
【0009】本発明の請求項3に記載の発明は、絶縁性
基板と結晶性Si層との貼り合わせが接着性樹脂層によ
り行われていることを特徴とする請求項1記載の磁気抵
抗素子である。結晶性Si板と絶縁性基板の膨張係数の
違いが大きくかつ使用温度範囲が大きい場合には、両者
の熱膨張量の違いにより界面で応力が発生し基板が破壊
したり、素子特性に悪影響が出てしまうことがあるが、
本構成では、樹脂が持つ柔軟性によりこの応力を緩和し
基板の破壊を防ぐことができる。また、絶縁性基板が直
接接合できない材料の場合でも使用できる。
【0010】本発明の請求項4に記載の発明は、接着性
樹脂層に高熱伝導性の樹脂を用いた請求項3記載の磁気
抵抗素子であり、このような樹脂を用いることにより、
素子駆動の際に発生した熱をよりスムーズに逃がすこと
ができるようにしたものである。
【0011】本発明の請求項5に記載の発明は、接着性
樹脂層にポリイミド系の樹脂を用いた請求項3記載の磁
気抵抗素子である。ポリイミド系の樹脂は樹脂の中でも
耐熱性、耐湿性が優れており、このような樹脂を用いる
ことにより貼り合わせ部分の耐環境信頼性を向上させる
ことができる。また、ポリイミド系の樹脂は樹脂の中で
も熱膨張係数が低く、Siと熱膨張係数が近いものが作
成できる。このような樹脂を用いて貼り合わせることに
より、素子に対し温度変化があった場合でも、結晶性S
i板に応力が余りかからないようにしたものである。
【0012】本発明の請求項6に記載の発明は、絶縁性
基板にSiと熱膨張係数が近い材料を使用した請求項1
記載の磁気抵抗素子であり、素子に対し温度変化があっ
た場合でも結晶性Si板と絶縁性基板の接合界面に応力
が発生しないようにし、温度変化による素子の破壊を防
ぐようにしたものである。
【0013】本発明の請求項7に記載の発明は、絶縁性
基板として表面に絶縁膜を形成したSi板を使用した請
求項6記載の磁気抵抗素子であり、素子に対し温度変化
があった場合でも結晶性Si板と貼り合わせる絶縁性基
板の主材料がSiであるため、両者の接合界面に応力が
発生しない構成となる。また、Siは熱伝導性が良い材
料なので、良好な放熱性を得ることができることとな
る。
【0014】本発明の請求項8に記載の発明は、絶縁性
基板と結晶性Si板を貼り合わせた後、この基板の結晶
性Si板側から結晶性Si板の厚みが200μm以下に
なるよう研磨し、該結晶性Si層上に少なくともInと
Sbとを含む半導体薄膜を形成した磁気抵抗素子の製造
方法である。この製造方法では、結晶性Si板と絶縁性
基板の接着の時点で、両基板の表面にはまだ何も形成し
ていない状態のため、基板表面を清浄化しやすく直接接
合が行いやすくなる。また素子形成前に結晶性Si板の
研磨を行うため、表面に凹凸がないため研磨厚の制御が
しやすくなる。
【0015】本発明の請求項9に記載の発明は、結晶性
Si基板の一方の面に少なくともInとSbとを含む半
導体薄膜を形成して磁気抵抗素子を構成した後、前記結
晶性Si基板の他方の面を研磨して結晶性Si基板の厚
みを200μm以下とし、該結晶性Si基板の研磨面と
高熱伝導性の材料からなる絶縁性基板と貼り合わせた磁
気抵抗素子の製造方法である。この製造方法では、結晶
性Si基板上に磁気抵抗素子を構成した後に、これを研
磨し絶縁性基板と貼り合わせるため、磁気抵抗素子の構
成までは従来の工程がそのまま変更無く使用できること
となる。また、本製造方法の半導体膜の形成工程では、
結晶性Siの単板上に成膜するため、基板表面処理や成
膜温度などの制御がしやすく良質の膜が得やすい。
【0016】本発明の請求項10に記載の発明は、結晶
性Si板と絶縁性基板の貼り合わせを直接接合により行
う請求項8または9記載の磁気抵抗素子の製造方法であ
る。この製造方法で行うことにより、請求項2と同様の
効果が得られる。
【0017】本発明の請求項11に記載の発明は、結晶
性Si板と絶縁性基板の貼り合わせを接着性樹脂層によ
り行う請求項8または9記載の磁気抵抗素子の製造方法
である。この製造方法で行うことにより、請求項3と同
様の効果が得られる。
【0018】本発明の請求項12に記載の発明は、接着
性樹脂層に高熱伝導性の樹脂を用いる請求項8または9
記載の磁気抵抗素子の製造方法である。この製造方法で
行うことにより、請求項4と同様の効果が得られる。
【0019】本発明の請求項13に記載の発明は、絶縁
性基板にSiと熱膨張係数が近い材料を使用した請求項
8または9記載の磁気抵抗素子の製造方法である。この
製造方法で行うことにより、請求項5と同様の効果が得
られる。
【0020】以下、本発明の実施の形態について、説明
する。 (実施の形態1)図1に本発明の第1の実施の形態の磁
気抵抗素子を説明するための断面図を示す。絶縁性基板
1上に、厚さ200μm以下の結晶性Si層2を設け、
この結晶性Si層2上にInSb薄膜3を形成してあ
る。結晶性Si層2上に形成されたInSb薄膜3上に
は多数の短絡電極4を備え、この素子部を覆う形で保護
膜5を備えた構成を有する。
【0021】ここで、絶縁性基板1には、アルミナなど
のセラミック材料やサファイアなどの結晶性材料やガラ
ス、もしくは表面に絶縁性の皮膜を形成したSi基板や
金属板を用いる。素子動作時においては半導体薄膜から
熱の発生があり、上記構成のようにSi基板を薄くした
場合は基板の熱容量が低下するため、基板温度が上昇し
前述の理由で感度が低下しやすくなる。このため、この
絶縁性基板1にはアルミナやSiなどの高熱伝導性の材
料を用いるのがより良好である。特に表面に絶縁膜を形
成したシリコン板は、放熱性の良さに加えて、上層の結
晶性Si層2との熱膨張係数の差がないため界面で応力
が発生しないため良好な特性を有する。
【0022】短絡電極4は、Cu/Cr積層電極、もし
くは、Cu/Ti/Crないし、Cu/Ni/Cr積層
電極など、いずれも最上層はCuからなるものである。
厚さ100μmの結晶性Si層2の形成は、研磨により
薄くしたSiウエハーを絶縁性基板1と貼り合わせるこ
とにより行った。なお、さらに結晶性Si層2を薄く形
成する場合は、絶縁性基板1にサファイアなどの結晶性
材料や、表面に絶縁性酸化皮膜を形成したSi基板や金
属板を用い、CVDなどの方法で形成を行ってもよい。
【0023】従来例のような磁気抵抗素子では、100
℃を越える高温時においてはSiの比抵抗が大幅に低下
するため、Si基板側に電流が漏れ半導体膜を流れる電
流が減少し磁気感度が低下していた。上記のような構成
を採ることにより、InSb薄膜3を形成するSi基板
シート抵抗が増大し、高温動作時における磁気感度を向
上させることができることとなる。磁気感度に対する本
実施の形態の効果を図2に示す。図2は150℃におけ
る結晶性Si層の厚みと本実施の形態の磁気抵抗素子の
磁気感度の変化を示す図である。このように、本発明に
より、磁気抵抗素子の高温時の感度が大幅に改善できる
ことが確認できた。
【0024】(実施の形態2)図1を用いて本発明の第
2の実施の形態を説明する。絶縁性基板1上に、厚さ2
00μm以下の結晶性Si層2を設け、この結晶性Si
層2上にInSb薄膜3を形成してある。結晶性Si層
2上に形成されたInSb薄膜3上には多数の短絡電極
4を備え、この素子部を覆う形で保護膜5を備えた構成
を有する。ここで絶縁性基板1には、Siと熱膨張係数
が近い材料を使用し、結晶性Si層2との貼り付けには
直接接合を用いる。本実施の形態では、絶縁性基板1に
Siと熱膨張係数が近いガラス板を使用している。この
構成を採ることにより、結晶性Si層2と絶縁性基板1
の間に他の物質を介さない原子レベルでの緊密な接合を
得ることができる。これにより、素子を駆動した際に発
生する熱をスムーズに逃がすことができ、また耐湿性な
どの耐環境信頼性も高いものが得られることとなる。
【0025】結晶性Si層2とガラス板を介在物なしに
貼り付ける方法としては、ほかに陽極接合もあるが、本
実施の形態で直接接合を用いたのは、接合時の温度が陽
極接合では400℃以上の温度が必要になるのに対し、
直接接合では150〜200℃程度と比較的低温で接合
可能なためである。150〜200℃程度の温度で接合
できることにより素子への影響を小さくすることがで
き、結晶性Si層2と絶縁性基板1の界面に発生する応
力を小さくすることができる。
【0026】(実施の形態3)図3に本発明の第3の実
施の形態の磁気抵抗素子を説明するための断面図を示
す。絶縁性基板1上に接着性樹脂層6を介し、厚さ20
0μm以下の結晶性Si層2を設け、この結晶性Si層
2上にInSb薄膜3を形成してある。結晶性Si層2
と絶縁性基板1の貼り合わせは接着性樹脂層6により行
っている。結晶性Si層2上に形成されたInSb薄膜
3上には多数の短絡電極4を備え、この素子部を覆う形
で保護膜5を備えた構成を有する。ここで、絶縁性基板
1には、アルミナなどのセラミック材料やサファイアな
どの結晶性材料やガラス、もしくは表面に絶縁性の皮膜
を形成したSi基板や金属板を用いる。
【0027】結晶性Si層2と絶縁性基板1の膨張係数
の違いが大きく、この両者を直接接合のようにリジッド
に貼り合わせた構成を採った場合、使用温度範囲が大き
いと熱膨張量の違いにより界面で応力が発生し基板が破
壊したり素子特性に悪影響が出てしまうことがある。こ
れに対し本構成では、樹脂が持つ柔軟性により、結晶性
Si層2と絶縁性基板1の膨張係数の違いが大きい場合
でも両者間の応力を緩和し基板の破壊を防ぐことができ
る。また、直接接合ができない絶縁性基板1でも用いる
ことができる。従って、絶縁性基板の選択の幅が広がる
こととなる。
【0028】接着性樹脂層6としては、耐熱性、耐湿
性、柔軟性を有するシリコン樹脂を使用した。樹脂層の
厚みは素子の放熱のために50μm以下程度にできるだ
け薄くし、樹脂材料も熱伝導性の良いものが望ましい。
また、さらに樹脂の熱伝導性を上げ放熱性を良くするた
めには、セラミック材料や金属材料を配合した樹脂を使
用した。また、高度の耐環境信頼性や、使用温度域が広
いなどで結晶性Si層2へかかる応力が問題になる場合
には、接着性樹脂層6に耐熱性、耐湿性に優れ、熱膨張
係数がSiに近いものが作成できるポリイミド系の樹脂
を用いた。
【0029】(実施の形態4)図4に本発明の第4の実
施の形態の磁気抵抗素子の製造方法を説明するための断
面図を示す。本製造方法を図4の(a)(b)(c)の
順で説明を行う。まず、(a)のように絶縁性基板1と
結晶性Si層2を貼り合わせる。本実施の形態では直接
接合を用いて貼り付けたが、樹脂による接着を行っても
良い。次に、(b)のように結晶性Si層2を厚みが2
00μm以下になるよう研磨を行う。この研磨は最初バ
ックグラインダーで粗研磨を行い、仕上げはラップとポ
リッシュを行った。これは研磨した結晶性Si層2上に
InSb薄膜3を成膜するためである。この後、(c)
のように研磨された結晶性Si層2上にInSb薄膜
3、短絡電膜4を形成し、パターン加工を行った後、保
護膜5を形成する。
【0030】この製造方法では、(a)の結晶性Si層
2と絶縁性基板1の接着の段階で、両基板の表面にはま
だ何も形成していない状態のため基板表面を清浄化しや
すく、直接接合、樹脂接合の両方式において接合率、接
合信頼性が向上する。また、素子形成前に結晶性Si層
2の研磨を行い表面に凹凸がないため、研磨厚の制御が
しやすいという利点がある。また、薄くした状態の結晶
性Si層2を、単独で(絶縁性基板1のような補強なし
で)、扱うことがないために、強度的な面で基板の取り
扱いが容易になる。
【0031】(実施の形態5)図5に本発明の第5の実
施の形態の磁気抵抗素子の製造方法を説明するための断
面図を示す。本製造方法を図4の(a)(b)(c)の
順で説明を行う。まず、(a)のように結晶性Si層2
上に従来と同じ方法でInSb薄膜3、短絡電極膜4を
形成し、パターン加工を行った後、保護膜5を形成し磁
気抵抗素子を構成する。次に、(b)のように磁気抵抗
素子を構成したSi基板の裏面から結晶性Si層2の厚
みが200μm以下になるよう研磨を行う。この研磨は
バックグラインダーのみで粗研磨(#2000程度)を
行った。この研磨は研磨面に成膜を行わないためラップ
やポリッシュの必要はなく、粗研磨のみで良いため比較
的短時間で加工を行うことができる。
【0032】この後、(c)のように基板の研磨面と絶
縁性基板1を貼り合わせる。この製造方法は、結晶性S
i層2上に磁気抵抗素子を形成した後、研磨、貼り合わ
せを行うために、磁気抵抗素子の形成には従来の工程が
そのまま使えるという利点がある。また、結晶性Si層
2の研磨はこの研磨面に成膜をしないためポリッシュな
どの必要が無く粗研磨のみなので、1枚当たり数分で処
理可能で加工時間が大幅に短縮できることとなる。
【0033】(b)のように研磨した基板は薄くなって
いるので強度的に弱くなっており、そのままで扱うのは
困難になる。このため本製造方法では、研磨の前に結晶
性Si層の素子形成面に支持基板をワックスで固定し、
この後(b)の研磨を行った。この支持基板の固定には
真空に引きながら加圧、加熱を行い、ワックス中に気泡
が残らないようにした。この支持基板は(c)の絶縁性
基板1を結晶性Si層の研磨面に貼り付けた後に除去し
た。また、上記の方式は、結晶性Si層を支持板と完全
に固定するために50μm以下の厚みでも研磨が可能で
あるが大幅な工数増となってしまう。このため50μm
程度の厚みまでの研磨の場合は、以下のような方法で行
った。
【0034】基板の固定は、ダイシングでの基板固定の
ように、結晶性Si層の周囲に環状のフレームを置き両
者を粘着テープに固定した。結晶性Si層は、素子形成
面を粘着テープに貼り付けた。従って、基板の周囲を環
状のフレームが支持している形態となる。このフレーム
と基板を貼り付けた粘着テープを、バックグラインダー
のステージ上に真空吸着し研磨を行った。研磨後は研磨
されたSi基板がフレームによって支持された状態のま
ま(c)の絶縁性基板との貼り合わせを行い、この後フ
レームおよび粘着テープの除去を行った。ワックスでの
固定に比べ粘着テープでの固定は、工数が少なく簡便に
なるため大幅に処理時間の短縮が図れることとなる。
【0035】(実施の形態6)図6(a),(b)に本
発明の第6の実施の形態の磁気抵抗素子を説明するため
の断面図を示す。表面に磁気抵抗素子を形成し、厚みが
200μm以下まで研磨された結晶性Si層2が、素子
形成されている面で、接着性樹脂層6を介して、絶縁性
基板1上に貼り付けられる構成となっている。前記結晶
性Si層2の厚みは200μm以下であり、この表面に
はInSb薄膜3、短絡電極4が形成され、この素子部
を覆う形で保護膜5が構成されている。図6(a)の構
成では、外部への電極の取り出しのために、短絡電極4
に接続した外部電極7をこの積層構成の端面に形成して
いる。図6(b)の構成では、結晶性Si層のスルーホ
ールを形成し外部電極7を結晶性Si層の研磨面に形成
している。
【0036】絶縁性基板1には、アルミナなどのセラミ
ック材料やサファイアなどの結晶性材料やガラス、もし
くは表面に絶縁性の皮膜を形成したSi基板や金属板を
用いる。実施の形態1で説明した理由で、この絶縁性基
板にはアルミナやSiなどの高熱伝導性の材料を用いる
のがより良好である。特に表面に絶縁膜を形成したシリ
コン板は、放熱性の良さに加えて、磁気抵抗素子を表面
に形成している結晶性Si層との熱膨張係数の差がない
ため、応力が発生しないため好適である。
【0037】短絡電極4は、Cu/Cr積層電極、もし
くは、Cu/Ti/Crないし、Cu/Ni/Cr積層
電極など、いずれも最上層はCuからなるものである。
外部電極7は、真空成膜または印刷法またはその両者の
組み合わせで形成されている。(a),(b)いずれの
方式とも外部電極印刷時には電気的な接続を良くするた
めに、減圧雰囲気中で行うか、もしくは印刷後に真空脱
泡を行う。
【0038】接着性樹脂層6は、耐熱性、耐湿性、柔軟
性を有するシリコン樹脂を使用した。樹脂層の厚みは素
子の放熱のために50μm以下程度にできるだけ薄く
し、樹脂材料も熱伝導性の良いものが望ましい。また、
さらに樹脂の熱伝導性を上げ放熱性を良くするために
は、セラミック材料や金属材料を配合した樹脂を使用し
た。また、高度の耐環境信頼性や、使用温度域が広いな
どで結晶性Si層へかかる応力が問題になる場合には、
接着性樹脂層に耐熱性、耐湿性に優れ、熱膨張係数がS
iに近いものが作成できるポリイミド系の樹脂を用い
た。
【0039】この構成を採ることにより、結晶性Si層
2上に磁気抵抗素子を構成した後に、この素子構成面側
を絶縁性基板と貼り合わせるため、磁気抵抗素子の構成
までは従来の工程が変更なく使用できるようになり、同
時に、両者を貼り合わせた後に研磨を行うため、薄くな
ったSi基板を補強なしに単独で扱うことがなくなり取
り扱いも容易にできることとなる。また、実施の形態3
と同様に、結晶性Si層2の研磨面は、後に成膜や直接
接合を行う面ではないので、精密研磨である必要はない
ため、この研磨はバックグラインダーのみの粗研磨(#
2000程度)程度でよく、短時間で研磨を行うことが
できる。また、貼り合わせる絶縁性基板1も樹脂での接
着のため直接接合のように限定されることなく、結晶性
Si層2と絶縁性基板1との熱膨張係数の差が大きい場
合でも樹脂層の柔軟性により応力を緩和することがで
き、その前処理工程も比較的簡単なものにすることがで
きる。
【0040】
【発明の効果】以上のように本発明によれば、磁気抵抗
素子を、絶縁性基板と、前記絶縁性基板上に設けられた
結晶性シリコン層と、前記結晶性シリコン層上に設けら
れた少なくともインジウムとアンチモンとを含む半導体
薄膜とを有し、前記結晶性シリコン層を200μm以下
の厚みで構成することにより、高温時でも磁気感度の高
い半導体薄膜磁気抵抗素子を実現できるものである。
【図面の簡単な説明】
【図1】本発明の第1および第2の実施の形態による磁
気抵抗素子を示す断面図
【図2】本発明の第1の実施の形態による磁気抵抗素子
のSi層厚みと磁気感度の関係を示す図
【図3】本発明の第3の実施の形態による磁気抵抗素子
を示す断面図
【図4】本発明の第4の実施の形態による磁気抵抗素子
の製造方法を示す断面図
【図5】本発明の第5の実施の形態による磁気抵抗素子
の製造方法を示す断面図
【図6】本発明の第6の実施の形態による磁気抵抗素子
を示す断面図
【図7】従来の薄膜磁気抵抗素子を示す断面図
【符号の説明】
1 絶縁性基板 2 結晶性Si層 3 InSb薄膜 4 短絡電極 5 保護膜 6 接着性樹脂層 7 外部電極
フロントページの続き (72)発明者 川崎 哲生 大阪府門真市大字門真1006番地 松下電器 産業株式会社内

Claims (13)

    【特許請求の範囲】
  1. 【請求項1】 絶縁性基板と、前記絶縁性基板上に設け
    られた結晶性シリコン層と、前記結晶性シリコン層上に
    設けられた少なくともインジウムとアンチモンとを含む
    半導体薄膜とを有し、前記結晶性シリコン層を200μ
    m以下の厚みで構成したことを特徴とする磁気抵抗素
    子。
  2. 【請求項2】 絶縁性基板と結晶性シリコン層との貼り
    合わせが直接接合により行われていることを特徴とする
    請求項1記載の磁気抵抗素子。
  3. 【請求項3】 絶縁性基板と結晶性シリコン層との貼り
    合わせが接着性樹脂層により行われていることを特徴と
    する請求項1記載の磁気抵抗素子。
  4. 【請求項4】 接着性樹脂層に高熱伝導性の樹脂を用い
    た請求項3記載の磁気抵抗素子。
  5. 【請求項5】 接着性樹脂層にポリイミド系樹脂を用い
    た請求項3記載の磁気抵抗素子。
  6. 【請求項6】 絶縁性基板にシリコンと熱膨張係数が近
    い材料を使用した請求項1記載の磁気抵抗素子。
  7. 【請求項7】 絶縁性基板として、表面に絶縁膜を形成
    したシリコン板を使用した請求項6記載の磁気抵抗素
    子。
  8. 【請求項8】 高熱伝導性の材料からなる絶縁性基板と
    結晶性シリコン板を貼り合わせた後、この基板の結晶性
    シリコン板側を結晶性シリコン板の厚みが200μm以
    下になるよう研磨し、該結晶性シリコン層上に少なくと
    もインジウムとアンチモンとを含む半導体薄膜を形成し
    た磁気抵抗素子の製造方法。
  9. 【請求項9】 結晶性シリコン基板の一方の面に少なく
    ともインジウムとアンチモンとを含む半導体薄膜を形成
    して磁気抵抗素子を構成した後、前記結晶性シリコン基
    板の他方の面を研磨して結晶性シリコン基板の厚みを2
    00μm以下とし、該結晶性シリコン基板の研磨面と絶
    縁性基板と貼り合わせた磁気抵抗素子の製造方法。
  10. 【請求項10】 結晶性シリコン板と絶縁性基板の貼り
    合わせを直接接合により行う請求項8または9記載の磁
    気抵抗素子の製造方法。
  11. 【請求項11】 結晶性シリコン板と絶縁性基板の貼り
    合わせを接着性樹脂層により行う請求項8または9記載
    の磁気抵抗素子の製造方法。
  12. 【請求項12】 接着性樹脂層に高熱伝導性の樹脂を用
    いる請求項8または9記載の磁気抵抗素子の製造方法。
  13. 【請求項13】 絶縁性基板にシリコンと熱膨張係数が
    近い材料を使用した請求項8または9記載の磁気抵抗素
    子の製造方法。
JP9248060A 1997-09-12 1997-09-12 磁気抵抗素子とその製造方法 Pending JPH1187799A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9248060A JPH1187799A (ja) 1997-09-12 1997-09-12 磁気抵抗素子とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9248060A JPH1187799A (ja) 1997-09-12 1997-09-12 磁気抵抗素子とその製造方法

Publications (1)

Publication Number Publication Date
JPH1187799A true JPH1187799A (ja) 1999-03-30

Family

ID=17172614

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9248060A Pending JPH1187799A (ja) 1997-09-12 1997-09-12 磁気抵抗素子とその製造方法

Country Status (1)

Country Link
JP (1) JPH1187799A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003163337A (ja) * 2001-08-10 2003-06-06 Semiconductor Energy Lab Co Ltd 剥離方法および半導体装置の作製方法
JP2003174153A (ja) * 2001-07-16 2003-06-20 Semiconductor Energy Lab Co Ltd 剥離方法および半導体装置の作製方法、および半導体装置
JP2003195787A (ja) * 2001-07-16 2003-07-09 Semiconductor Energy Lab Co Ltd 発光装置の作製方法
JP2004140267A (ja) * 2002-10-18 2004-05-13 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2006203219A (ja) * 2001-08-10 2006-08-03 Semiconductor Energy Lab Co Ltd 剥離方法
JP2006203220A (ja) * 2001-07-16 2006-08-03 Semiconductor Energy Lab Co Ltd 剥離方法
JP2010134466A (ja) * 2001-07-16 2010-06-17 Semiconductor Energy Lab Co Ltd 発光装置の作製方法及び液晶表示装置の作製方法
US9281403B2 (en) 2001-08-22 2016-03-08 Semiconductor Energy Laboratory Co., Ltd. Peeling method and method of manufacturing semiconductor device
US9493119B2 (en) 2001-11-30 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Vehicle, display device and manufacturing method for a semiconductor device

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003174153A (ja) * 2001-07-16 2003-06-20 Semiconductor Energy Lab Co Ltd 剥離方法および半導体装置の作製方法、および半導体装置
JP2003195787A (ja) * 2001-07-16 2003-07-09 Semiconductor Energy Lab Co Ltd 発光装置の作製方法
US10586816B2 (en) 2001-07-16 2020-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and peeling off method and method of manufacturing semiconductor device
JP2006203220A (ja) * 2001-07-16 2006-08-03 Semiconductor Energy Lab Co Ltd 剥離方法
JP2010134466A (ja) * 2001-07-16 2010-06-17 Semiconductor Energy Lab Co Ltd 発光装置の作製方法及び液晶表示装置の作製方法
JP4567282B2 (ja) * 2001-07-16 2010-10-20 株式会社半導体エネルギー研究所 発光装置の作製方法
US9608004B2 (en) 2001-07-16 2017-03-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and peeling off method and method of manufacturing semiconductor device
US9202987B2 (en) 2001-07-16 2015-12-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and peeling off method and method of manufacturing semiconductor device
JP2003163337A (ja) * 2001-08-10 2003-06-06 Semiconductor Energy Lab Co Ltd 剥離方法および半導体装置の作製方法
JP2006203219A (ja) * 2001-08-10 2006-08-03 Semiconductor Energy Lab Co Ltd 剥離方法
US9281403B2 (en) 2001-08-22 2016-03-08 Semiconductor Energy Laboratory Co., Ltd. Peeling method and method of manufacturing semiconductor device
US9755148B2 (en) 2001-08-22 2017-09-05 Semiconductor Energy Laboratory Co., Ltd. Peeling method and method of manufacturing semiconductor device
US9842994B2 (en) 2001-08-22 2017-12-12 Semiconductor Energy Laboratory Co., Ltd. Peeling method and method of manufacturing semiconductor device
US10529748B2 (en) 2001-08-22 2020-01-07 Semiconductor Energy Laboratory Co., Ltd. Peeling method and method of manufacturing semiconductor device
US11296131B2 (en) 2001-08-22 2022-04-05 Semiconductor Energy Laboratory Co., Ltd. Peeling method and method of manufacturing semiconductor device
US9493119B2 (en) 2001-11-30 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Vehicle, display device and manufacturing method for a semiconductor device
US10325940B2 (en) 2001-11-30 2019-06-18 Semiconductor Energy Laboratory Co., Ltd. Vehicle, display device and manufacturing method for a semiconductor device
US10629637B2 (en) 2001-11-30 2020-04-21 Semiconductor Energy Laboratory Co., Ltd. Vehicle, display device and manufacturing method for a semiconductor device
US10957723B2 (en) 2001-11-30 2021-03-23 Semiconductor Energy Laboratory Co., Ltd. Vehicle, display device and manufacturing method for a semiconductor device
US9093324B2 (en) 2002-10-18 2015-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor apparatus and fabrication method of the same
JP2004140267A (ja) * 2002-10-18 2004-05-13 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Similar Documents

Publication Publication Date Title
JP2685819B2 (ja) 誘電体分離半導体基板とその製造方法
RU2121733C1 (ru) Способ изготовления монокристаллических кремниевых площадок на кварцевой подложке
EP0265090B1 (en) Method for making multisensor piezoelectric elements
JPH1187799A (ja) 磁気抵抗素子とその製造方法
JP3122213B2 (ja) 被覆または積層ダイヤモンド基板及びその仕上方法
JPS6050970A (ja) 半導体圧力変換器
JPH0312775B2 (ja)
JPH06268183A (ja) 半導体装置の製造方法
JPS63155731A (ja) 半導体装置
JPS6354740A (ja) 集積回路基板の製造方法
JP3194822B2 (ja) 複合基板材料の製造方法
JPH0945882A (ja) 半導体基板及びその製造方法
JPS5998533A (ja) 半導体基板およびその製造方法
JP3585337B2 (ja) 中空梁を有するマイクロデバイス及びその製造方法
JP2012186761A (ja) 電子部品およびその製造方法
JP2534673B2 (ja) 誘電体分離基板の製造方法
US5855954A (en) Composite structure for manufacturing a microelectronic component and a process for manufacturing the composite structure
JP3676015B2 (ja) 半導体装置
JPH05304062A (ja) 接合ウェーハ及びその製造方法
JPH04148525A (ja) Soi基板およびその製造方法
JP3412952B2 (ja) ハイブリッド型半導体装置およびその製造方法
JPH04267518A (ja) 半導体薄膜素子の製造方法
JPH05100238A (ja) 液晶パネルの実装構造
JPH04356961A (ja) 半導体基板及びその製造方法
JPH1197320A (ja) Soi基板の製造方法