JPH04267518A - 半導体薄膜素子の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、固相成長法により、
基板表面に半導体薄膜を形成する半導体薄膜素子の製造
方法に関する。

【０００２】

【従来の技術】従来、固相成長法により、基板表面にシ
リコン単結晶薄膜を形成するには、図６、図７に示すよ
うに、シリコン単結晶の基板１０を用い、そのシリコン
基板表面を被覆しているＳｉＯ２層１２の一部に開口部
１４を形成し、基板前面に非晶質シリコン（アモルファ
スシリコン）１６を堆積させた後、アニールによって、
ＳｉＯ２　開口部１４から、基板１０の単結晶シリコン
を種結晶として、まず縦方向固相方位成長を起こさせる
。 そして、これに続いて、ＳｉＯ２　層１２上のアモルフ
ァスシリコン１６が徐々に結晶化する横方向固相方位成
長を起こさせて、単結晶シリコン層１８を成長させ、Ｓ
ＯＩ構造を形成していた。

【０００３】

【発明が解決しようとする課題】上記従来の技術の場合
、図６に示すような幅が４〜６μｍ程度の線状の単結晶
シリコン層しか得られなかった。これは、例えば、図７
に示すように大面積の単結晶化を起こさせようとすると
、６００度Ｃの温度で、８〜１０時間アニールを行なう
ことによって、同図に示すように、ＳｉＯ２　層１２上
の横方向固相方位成長距離が４〜６μｍ位までになるが
、このあたりから多結晶核２０が形成され始め、大面積
の単結晶化は制限されてしまうという問題があった。 また、アニール温度を下げると、横方向固相方位成長距
離を３０μｍ程度まで伸ばすことができるが、結晶成長
時間が４３日〜７００日となり、きわめて長時間のアニ
ールが必要で現実的な単結晶薄膜の製造方法ではなかっ
た。

【０００４】さらに、上記従来の技術の場合、基板１０
自体を種結晶とするため、基板の種類が制限されてしま
うという問題もある。また、ＳｉＯ２　層１２の厚さは
、耐絶縁性を高めるには厚い方がよいが、横方向固相方
位成長時にＳｉＯ２　層１２の開口部１４の端縁部で応
力が生じ、ＳｉＯ２　層１２の厚さが厚いと結晶成長が
妨げられ、成長しにくくなうという問題があり、ＳｉＯ
２　層１２の厚さは制限されてしまうという問題もある
。

【０００５】この発明は、上記従来の技術の問題点に鑑
みて成されたもので、簡単な工程で確実に大面積の単結
晶半導体薄膜を形成することができる半導体薄膜素子の
製造方法を提供することを目的とする。

【０００６】

【課題を解決するための手段】この発明は、基板表面に
アモルファス半導体薄膜を形成し、このアモルファス半
導体薄膜の表面に種結晶体を密着させ、上記アモルファ
ス半導体薄膜が固相成長により結晶化する温度でアニー
ルを行ない、上記種結晶体と密着している部分のアモル
ファス半導体薄膜を単結晶化する半導体薄膜素子の製造
方法である。

【０００７】またこの発明は、上記アモルファス半導体
薄膜に種結晶体を密着させる際、種結晶体に荷重を付加
し基板に押し付けた状態で、上記所定の温度でアニール
を行なう半導体薄膜素子の製造方法である。

【０００８】またこの発明は、上記アモルファス半導体
薄膜に種結晶体を密着させる際、種結晶体と上記基板と
を、一対の電極間に配設し、この一対の電極に電圧を印
加して上記種結晶体と基板とを静電的に吸着させた状態
で、上記所定の温度でアニールを行なう半導体薄膜素子
の製造方法である。

【０００９】

【作用】この発明の半導体薄膜素子の製造方法は、外部
シードにより、アモルファスシリコン薄膜を膜厚方向に
縦方向固相方位成長を起こさせて、短時間で綺麗な大面
積単結晶半導体薄膜素子を製造するものである。この半
導体薄膜素子の用途は、各種のセンサーやＩＣ等に利用
することができ、特に結晶欠陥が少ないものは、イメー
ジセンサーやラインセンサーのＬＳＩ用として利用可能
である。

【００１０】

【実施例】以下この発明の実施例について図面に基づい
て説明する。図１（Ａ），（Ｂ）および図２はこの発明
の第一実施例を示すもので、この実施例の半導体薄膜素
子の製造方法は、先ず、石英ガラスの基板３０に、アモ
ルファスシリコン薄膜３２を約５００ｎｍの厚さに形成
し、そのアモルファスシリコン薄膜３２の所定の個所に
、図１（Ａ）に示すように、ＳＯＳ、サファイアまたは
シリコンウエハー片等から成る種結晶体３４を密着させ
る。そして、約５７０度Ｃの温度で１０〜１６時間アニ
ールを行なう。これによって、アモルファスシリコン薄
膜３２は、その膜厚方向に種結晶体３４から縦方向固相
方位成長が起き、図１（Ｂ），図２に示すように、種結
晶体３４に密着している部分にシリコン単結晶薄膜３６
が形成される。ここで、この実施例において、種結晶３
４を単結晶薄膜３６から剥離させることは、この方法が
溶融再結晶ではないので容易に可能である。

【００１１】この実施例の半導体薄膜の製造方法によれ
ば、外部シードである種結晶体３４を用いて固相エピタ
キシーにより、短時間で大面積の単結晶薄膜３６を形成
することができる。また、基板３０はガラスでも良く、
基板の種類を選ばないので、大きさやコスト的な自由度
がきわめて大きくなる。

【００１２】次に図３に基づいてこの発明の第二実施例
について説明する。ここで、上述の実施例と同様の部材
については、同一符号を付して説明を省略する。この実
施例は、種結晶体３４をアモルファスシリコン薄膜３２
に隙間なく確実に密着させるために、重り３８を種結晶
体３４の上に載せて、上記第一実施例と同様の工程で単
結晶化を行なったものである。

【００１３】これによって、種結晶体３４が確実にアモ
ルファスシリコン薄膜３２に密着し、単結晶薄膜３６の
結晶欠陥が少なくなり、より微細な集積回路をこの単結
晶薄膜３６に形成することができる。

【００１４】次に図４，図５に基づいてこの発明の第三
実施例について説明する。ここで、上述の実施例と同様
の部材については、同一符号を付して説明を省略する。 この実施例は、アモルファスシリコン薄膜３２が形成さ
れた基板３０と、ＳＯＳ、サファイア、またはシリコン
ウエハ片等の種結晶体３４とを密着させるとともに、そ
の両端に電極４０、４２を取り付け、この電極間４０，
４２に所定のの電圧を印加してアニールを行なうもので
ある。アニールを行なうヒーター（図示せず）は、上記
電極４０，４２のいずれかまたは両方に取り付けること
により、効率良く確実に加熱することができる。

【００１５】図５は、図４のようにして、電極４０，４
２間に１ｋＶの電圧を印加し、５６０度Ｃの温度で、１
６時間アニールを行なって形成した単結晶薄膜３６の８
００倍の顕微鏡写真のスケッチである。図中の黒い部分
が結晶欠陥が生じている部分であり、他が単結晶化した
部分である。このように、大面積の単結晶薄膜でありな
がら、きわめて結晶欠陥が少ないものが得られることが
わかる。さらに、この電極４０，４２間の電圧を、１０
ｋＶにまで上げることによって、より結晶欠陥の少ない
単結晶薄膜が得られている。また、３５０Ｖの電圧をか
けた場合でも、効果が認められ、印加する電圧は任意に
設定すれば良いものである。

【００１６】この実施例の半導体薄膜の製造方法によれ
ば、種結晶体３４と基板３０上のアモルファスシリコン
薄膜３２とを、均一な圧力で確実に密着させることがで
き、結晶欠陥の少ない大面積の単結晶薄膜を形成させる
ことができる。しかも、電圧を適宜設定することにより
、容易に任意の圧力で種結晶体３４を基板３０の方に押
し付けることができる。

【００１７】なお、この発明の半導体薄膜素子の製造方
法は、上記実施例に限定されず、重りと電圧の印加とを
併用しても良く、電圧の値も、任意の電圧値を設定でき
るものである。

【００１８】

【発明の効果】この発明の半導体薄膜素子の製造方法は
、外部シードである種結晶体により、アモルファス半導
体薄膜を厚み方向に、固相エピタキシーにより単結晶化
させるので、大面積の単結晶薄膜を、短時間で高品質に
製造することができる。また、基板の種類が限定されず
、ガラス基板のようなものも利用でき、例えば透過型の
イメージセンサー等、コスト性能等に合わせて自由に基
板を選ぶことができる。さらに、ＳｉＯ２　等の絶縁層
の厚さを厚くしても従来の技術のような問題がなく、耐
圧性能を上げることができる。

【００１９】また、重りにより、種結晶体に荷重をかけ
ることによって、種結晶体とアモルファス半導体薄膜と
の密着性が良くなり、結晶欠陥の少ない単結晶半導体薄
膜を形成させることができる。さらに、種結晶体と基板
とに電圧をかけ、電圧による静電的な吸着力を利用して
基板表面のアモルファス半導体薄膜と種結晶体とを密着
させることにより、この両者の接触面に均一な圧力がか
かり、密着性を大きく向上させることができ、より結晶
欠陥の少ない大面積の単結晶半導体薄膜を形成すること
ができる。

【図面の簡単な説明】

【図１】この発明の第一実施例により製造される半導体
薄膜素子の製造工程を示す縦断面図である。

【図２】この実施例により製造された半導体薄膜素子の
平面図である。

【図３】この発明の第二実施例の半導体薄膜素子の製造
方法を示す縦断面図である。

【図４】この発明の第三実施例の半導体薄膜素子の製造
方法を示す縦断面図である。

【図５】この第三実施例により製造された半導体薄膜素
子の拡大部分平面図である。

【図６】従来の技術により製造された半導体薄膜素子の
縦断面図である。

【図７】従来の技術により製造された他の半導体薄膜素
子の縦断面図である。

【符号の説明】

３０　　基板 ３２　　アモルファスシリコン薄膜 ３４　　種結晶体 ３６　　単結晶薄膜

Claims (3)

【特許請求の範囲】
1. 【請求項１】　　基板表面にアモルファス半導体薄膜を
   形成し、このアモルファス半導体薄膜の表面に種結晶体
   を密着させ、上記アモルファス半導体薄膜が固相成長に
   より結晶化する温度でアニールを行ない、上記種結晶体
   と密着している部分のアモルファス半導体薄膜を単結晶
   化することを特徴とする半導体薄膜素子の製造方法。
2. 【請求項２】　　基板表面にアモルファス半導体薄膜を
   形成し、種結晶体をこのアモルファス半導体薄膜上に載
   せ、上記アモルファス半導体薄膜上の種結晶体に荷重を
   付加した状態で、上記アモルファス半導体薄膜が固相成
   長により結晶化する温度でアニールを行ない、上記種結
   晶体と密着している部分のアモルファス半導体薄膜を単
   結晶化することを特徴とする半導体薄膜素子の製造方法
   。
3. 【請求項３】　　基板表面にアモルファス半導体薄膜を
   形成し、このアモルファス半導体薄膜の表面に種結晶体
   を密着させ、上記アモルファス半導体薄膜に種結晶を密
   着させる際、種結晶体と上記基板とを、一対の電極間に
   配設し、この一対の電極に電圧を印加して上記種結晶体
   と基板とを互いに静電的に吸着させた状態で、上記アモ
   ルファス半導体薄膜が固相成長により結晶化する温度で
   アニールを行ない、上記種結晶体と密着している部分の
   アモルファス半導体薄膜を単結晶化することを特徴とす
   る半導体薄膜素子の製造方法。