JPS6094758A - 抵抗調整装置とその製造方法 - Google Patents
抵抗調整装置とその製造方法Info
- Publication number
- JPS6094758A JPS6094758A JP58203195A JP20319583A JPS6094758A JP S6094758 A JPS6094758 A JP S6094758A JP 58203195 A JP58203195 A JP 58203195A JP 20319583 A JP20319583 A JP 20319583A JP S6094758 A JPS6094758 A JP S6094758A
- Authority
- JP
- Japan
- Prior art keywords
- cantilever
- resistance
- diffused
- layer
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 230000001105 regulatory effect Effects 0.000 title abstract 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 230000005684 electric field Effects 0.000 claims abstract description 6
- 229910021426 porous silicon Inorganic materials 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 241000269821 Scombridae Species 0.000 claims 1
- 235000020640 mackerel Nutrition 0.000 claims 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052782 aluminium Inorganic materials 0.000 abstract description 4
- 230000007423 decrease Effects 0.000 abstract description 4
- 230000006835 compression Effects 0.000 abstract description 2
- 238000007906 compression Methods 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000006073 displacement reaction Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910021419 crystalline silicon Inorganic materials 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000009966 trimming Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910000464 lead oxide Inorganic materials 0.000 description 2
- YEXPOXQUZXUXJW-UHFFFAOYSA-N oxolead Chemical compound [Pb]=O YEXPOXQUZXUXJW-UHFFFAOYSA-N 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N39/00—Integrated devices, or assemblies of multiple devices, comprising at least one piezoelectric, electrostrictive or magnetostrictive element covered by groups H10N30/00 – H10N35/00
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、半導体装１ｔの拡散抵抗の調整装置に係るも
ので、特に、ＥＥ’［、素子を利用して拡散抵抗を調整
する装置に関するものである。
ので、特に、ＥＥ’［、素子を利用して拡散抵抗を調整
する装置に関するものである。
半導体集積回路装置における抵抗は、嚇結晶基板に形成
される拡散抵抗か、基板表面に蒸着によシ形成される薄
膜抵抗のいずれかであるが、加工精度の問題から抵抗値
のバラツキを２０％以下に抑えるのは困難でおった。そ
のバラツキを調整するために、多結晶シリコンの抵抗に
おいて電流による不純物の再分布を利用してトリミング
する方法などが考えられている。しかし、トリミングは
大電流を流す必要があるため、素子に部分的に発熱を生
じ、封止樹脂や配線用のアルミニウムに損傷を与えてし
まうことが多い。また、トリミングで抵抗を高くするこ
とができても、低くすることはできなかった。
される拡散抵抗か、基板表面に蒸着によシ形成される薄
膜抵抗のいずれかであるが、加工精度の問題から抵抗値
のバラツキを２０％以下に抑えるのは困難でおった。そ
のバラツキを調整するために、多結晶シリコンの抵抗に
おいて電流による不純物の再分布を利用してトリミング
する方法などが考えられている。しかし、トリミングは
大電流を流す必要があるため、素子に部分的に発熱を生
じ、封止樹脂や配線用のアルミニウムに損傷を与えてし
まうことが多い。また、トリミングで抵抗を高くするこ
とができても、低くすることはできなかった。
本発明は、上記のような問題を解決して、所望の抵抗値
を得ることのできる抵抗調整装置を提供することを目的
とするものである。
を得ることのできる抵抗調整装置を提供することを目的
とするものである。
本発明による抵抗調整装置は、拡散抵抗の抵抗値が圧力
等による変位により変化することを利用して１配の目的
を達成するもので、圧電素子を利用して拡散抵抗を形成
した単結晶半導体に変位を生じさせて拡散抵抗の抵抗値
を調、 １ｌｌａするものである。
等による変位により変化することを利用して１配の目的
を達成するもので、圧電素子を利用して拡散抵抗を形成
した単結晶半導体に変位を生じさせて拡散抵抗の抵抗値
を調、 １ｌｌａするものである。
拡散抵抗を用いた半導体圧力変換器については種々のタ
イプが考えられている。これらはいずれも圧力によって
半導体部分に変位を生じると、そこに形成されている拡
散抵抗の電子易動度に変化を生じ、抵抗値が変化するも
のである。本発明は、これに、圧電素子を絹み合わせて
、１！（、抗心ｉ整装置を得るものである。
イプが考えられている。これらはいずれも圧力によって
半導体部分に変位を生じると、そこに形成されている拡
散抵抗の電子易動度に変化を生じ、抵抗値が変化するも
のである。本発明は、これに、圧電素子を絹み合わせて
、１！（、抗心ｉ整装置を得るものである。
以下、図面に従って、本発明の実施ＩＰＩＩにつきＨ（
１゜明する。
１゜明する。
第１図は、本発明による抵屏悲１整装置の一１ｆ１を示
す正面断面図である。Ｐ型の即結晶シリコン基板１０上
に、Ｐ型のエピタキシャル１ｍ ｌ １が形成されてお
り、このＰ型のエピタキシアルＭ９ ｌｌはカンチレバ
ー１２を形成している。すなわち、Ｐ型のエピタキシア
ル層ｌｌの周囲の三方と下面の単結晶シリコンはエツチ
ングされている。カンチレバー１２には拡散抵抗１３が
形成され、これにアルミニウムによる配線パターン１４
がオーム接触している。カンチレバー１２上には更に圧
電膜１５が、二つの導電層１６によって挾まれた状態で
形成されている。二つの導電層１６はＥｆｔ＠ｔｓに変
位を生じさせるだめの電界を印加するためのものである
。
す正面断面図である。Ｐ型の即結晶シリコン基板１０上
に、Ｐ型のエピタキシャル１ｍ ｌ １が形成されてお
り、このＰ型のエピタキシアルＭ９ ｌｌはカンチレバ
ー１２を形成している。すなわち、Ｐ型のエピタキシア
ル層ｌｌの周囲の三方と下面の単結晶シリコンはエツチ
ングされている。カンチレバー１２には拡散抵抗１３が
形成され、これにアルミニウムによる配線パターン１４
がオーム接触している。カンチレバー１２上には更に圧
電膜１５が、二つの導電層１６によって挾まれた状態で
形成されている。二つの導電層１６はＥｆｔ＠ｔｓに変
位を生じさせるだめの電界を印加するためのものである
。
圧電＠１５に導電層１６を通して電界を印加すると圧電
膜１５に変位を生じる。圧電膜１５の変位によってカン
チレバー１２にも変位を生じ、拡散抵抗１３に応力が加
わる。拡散抵抗に張力ストレスが加わると電子易動度が
増加して抵抗が下がり、逆に圧縮ストレスが加わると電
子易動度が減少して抵抗が上がる。したがって、圧電膜
１５に印加する電圧を調整すれば拡散抵抗に生じる応力
を所定の値とし、拡散抵抗の値を所望の値に調整するこ
とができる。
膜１５に変位を生じる。圧電膜１５の変位によってカン
チレバー１２にも変位を生じ、拡散抵抗１３に応力が加
わる。拡散抵抗に張力ストレスが加わると電子易動度が
増加して抵抗が下がり、逆に圧縮ストレスが加わると電
子易動度が減少して抵抗が上がる。したがって、圧電膜
１５に印加する電圧を調整すれば拡散抵抗に生じる応力
を所定の値とし、拡散抵抗の値を所望の値に調整するこ
とができる。
次に、本発明による抵抗調整装置のＩ＋！！造方法につ
いて、第２図を参照してＭＲ，明する。
いて、第２図を参照してＭＲ，明する。
第２図は、本発明による抵抗調整装置の製造方法を示す
正面断面図である。Ｊ：程順にＡ −ＩＩに分けて示し
たものである。
正面断面図である。Ｊ：程順にＡ −ＩＩに分けて示し
たものである。
Ｐ型の単結晶シリコン基板２０の表面の所定の部分に窒
化シリコン１１々２１を形成し、フッ化水素（ＨＦ）２
０〜５０％溶液中で陽極化成する。窒化シリコン［２１
で覆われないｍ結晶シリコン基板２００表面から内部に
向って多孔質シリコン層２２が形成される（Ａ）。
化シリコン１１々２１を形成し、フッ化水素（ＨＦ）２
０〜５０％溶液中で陽極化成する。窒化シリコン［２１
で覆われないｍ結晶シリコン基板２００表面から内部に
向って多孔質シリコン層２２が形成される（Ａ）。
窒化シリコン暎２１を除去した後、単結晶シリコン基板
２００表面にＰ型曜結晶シリコンをエピタキシアル成長
させる。このＰ型のシリコン＃２３はカンチレバー部分
となるもので、０．５〜３μｍの厚みに形成する（Ｂ）
。多孔質シリコン層Ｉ２も単結晶シリコンであるので、
エピタキシアル成長させたＰ型シリコン層２３も単結晶
シリコンとなる。
２００表面にＰ型曜結晶シリコンをエピタキシアル成長
させる。このＰ型のシリコン＃２３はカンチレバー部分
となるもので、０．５〜３μｍの厚みに形成する（Ｂ）
。多孔質シリコン層Ｉ２も単結晶シリコンであるので、
エピタキシアル成長させたＰ型シリコン層２３も単結晶
シリコンとなる。
なお、この工程ではエピタキシアル成長の濁度には注意
を払わなければならない。酸化し易くなっている（活性
化している）多孔質シリコンの性質を失わせないように
、９５０℃以下の温間とする必要がある。
を払わなければならない。酸化し易くなっている（活性
化している）多孔質シリコンの性質を失わせないように
、９５０℃以下の温間とする必要がある。
エピタキシアル成長によって形成されたＰ型シリコン層
２３の一部をエツチングして多孔質シリコン層２２ｅ−
４の一部を露出させ、高圧酸化炉によって酸化する。多
孔質シリコン層は単結晶シリコンよシも酸化され易いの
で二酸化シリコン層２４に変化する（Ｃ）。単結晶シリ
コン層２３のカンチレバーとなる部分の周囲と下面に二
酸化シリコン層が形成されることになる。
２３の一部をエツチングして多孔質シリコン層２２ｅ−
４の一部を露出させ、高圧酸化炉によって酸化する。多
孔質シリコン層は単結晶シリコンよシも酸化され易いの
で二酸化シリコン層２４に変化する（Ｃ）。単結晶シリ
コン層２３のカンチレバーとなる部分の周囲と下面に二
酸化シリコン層が形成されることになる。
Ｐ型シリコン層２３０表面の二酸化シリコン模を除去し
、Ｐ型シリコン層２３０表面にＮ型の不純物を拡散して
拡散抵抗領域２５を形成する（Ｄ）。
、Ｐ型シリコン層２３０表面にＮ型の不純物を拡散して
拡散抵抗領域２５を形成する（Ｄ）。
このＮ型の拡散抵抗２５は、カンチレバーとなる部分の
表面に所定のパターンで形成する。
表面に所定のパターンで形成する。
拡散抵抗領域２５を絶縁膜で覆いコンタクト穴を通して
アルミニウムの配線パターン２６１！：続す゛る。゛ま
た、このとき、カンチレバー上の給縁嘆の上に圧電膜と
コンタクトする置市、パターン２７も同時に形成してお
く（Ｅ）。
アルミニウムの配線パターン２６１！：続す゛る。゛ま
た、このとき、カンチレバー上の給縁嘆の上に圧電膜と
コンタクトする置市、パターン２７も同時に形成してお
く（Ｅ）。
カンチレバー上の導電パターンの上に酸化Ｉｎｒ鉛など
の圧電膜２８をスパッタ法などによって形成する（Ｆ）
。このａＥ霜、嘆は酸化ｊ＋＋２鉛に限らず、また蒸着
などの方法によっても良い。
の圧電膜２８をスパッタ法などによって形成する（Ｆ）
。このａＥ霜、嘆は酸化ｊ＋＋２鉛に限らず、また蒸着
などの方法によっても良い。
圧電＠２８上に導電パターン２９を形成する（Ｇ）。二
つの導電パターン２７．２９はＬ′Ｆ、′市１１は２８
に電界を印加する電極となる。
つの導電パターン２７．２９はＬ′Ｆ、′市１１は２８
に電界を印加する電極となる。
最後に、多孔質シリコン層が酸化されて形成された二酸
化シリコンをフッ化水素溶液によってエツチングして除
去し、力／チレバ一部分の下に空洞３０を形成する（Ｈ
）。
化シリコンをフッ化水素溶液によってエツチングして除
去し、力／チレバ一部分の下に空洞３０を形成する（Ｈ
）。
以上のようにして、カンチレバーに拡ｆｌＪｉ＋！ｔ
Ｍ、が形成され、かつ、カンチレバー下部に空洞を有す
る抵抗調整装置が形成される。カンチレバーは圧電素子
の変位に応じて変位を生じ、拡ｆＦｋ’ ４１！Ｅ抗の
変化を生じさせることができる。
Ｍ、が形成され、かつ、カンチレバー下部に空洞を有す
る抵抗調整装置が形成される。カンチレバーは圧電素子
の変位に応じて変位を生じ、拡ｆＦｋ’ ４１！Ｅ抗の
変化を生じさせることができる。
本発明によれば、抵抗の増加、減少のいずれの調整も可
能となる。Ｅ電素子に１ｍ波数位相差のある電圧を加え
ることによって、伸張、圧縮のいずれのストレスも生じ
させることができるためである。
能となる。Ｅ電素子に１ｍ波数位相差のある電圧を加え
ることによって、伸張、圧縮のいずれのストレスも生じ
させることができるためである。
まだ、紹立按においても外部から印加する電圧によって
調整できる利点もある。
調整できる利点もある。
更に、半導体集積回路装置においては、発熱による温度
特性の変化が生じることがあるが、圧電素子の格子に生
じた歪みを打ち消すように電圧を印加して温度補償を行
うこともできる。
特性の変化が生じることがあるが、圧電素子の格子に生
じた歪みを打ち消すように電圧を印加して温度補償を行
うこともできる。
第１図、第２図は本発明の実施し１１を示す正面断面図
である。 １３．２５・・・・・・拡散抵抗。 １５．２８・・・・・・圧電膜 特許出願人 東光株式会社
である。 １３．２５・・・・・・拡散抵抗。 １５．２８・・・・・・圧電膜 特許出願人 東光株式会社
Claims (2)
- （１）単結晶シリコン基板よシ成るカンチレバーに拡散
抵抗領域が形成され、該カンチレバーに両面に電極を形
成した圧電膜からなる圧電素子を具え、該圧電素子に印
加する電界によって該カンチレバーを変位させて該拡散
抵抗領域の抵抗値を調整することを特徴とする抵抗調整
装置。 - （２）単結晶シリコン基板の表面の一部を陽極化成して
多孔質シリコン層を形成し、該表面にＰ型の単結晶シリ
コンをエピタキシアル成長させ、該エピタキシアル層の
一部を該多孔質シリコンが露出するようにエツチングし
て除去し、該多孔質シリコン層を酸化し、該エピタキシ
アル層の表面にＮ型の拡散抵抗領域を形成し、該拡散抵
抗領域上に絶縁層を介して導電層と圧電膜を形成し、核
酸化された多孔質シリコン層を除去することを特徴とす
る特許請求の範囲第１項記鯖の抵抗ｌ！ＩＡＩ整装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58203195A JPS6094758A (ja) | 1983-10-28 | 1983-10-28 | 抵抗調整装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58203195A JPS6094758A (ja) | 1983-10-28 | 1983-10-28 | 抵抗調整装置とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6094758A true JPS6094758A (ja) | 1985-05-27 |
| JPH0114714B2 JPH0114714B2 (ja) | 1989-03-14 |
Family
ID=16470034
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58203195A Granted JPS6094758A (ja) | 1983-10-28 | 1983-10-28 | 抵抗調整装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6094758A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07301594A (ja) * | 1994-04-01 | 1995-11-14 | Ngk Insulators Ltd | センサ素子及び粒子センサ |
| JPH1030981A (ja) * | 1996-05-16 | 1998-02-03 | Ngk Insulators Ltd | 粒子センサ |
| KR100849466B1 (ko) | 2007-01-31 | 2008-07-30 | 포항공과대학교 산학협력단 | 미세 압전 외팔보 센서 및 이를 위한 발진회로 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5023503A (en) * | 1990-01-03 | 1991-06-11 | Motorola, Inc. | Super high frequency oscillator/resonator |
-
1983
- 1983-10-28 JP JP58203195A patent/JPS6094758A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07301594A (ja) * | 1994-04-01 | 1995-11-14 | Ngk Insulators Ltd | センサ素子及び粒子センサ |
| JPH1030981A (ja) * | 1996-05-16 | 1998-02-03 | Ngk Insulators Ltd | 粒子センサ |
| KR100849466B1 (ko) | 2007-01-31 | 2008-07-30 | 포항공과대학교 산학협력단 | 미세 압전 외팔보 센서 및 이를 위한 발진회로 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0114714B2 (ja) | 1989-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01315159A (ja) | 誘電体分離半導体基板とその製造方法 | |
| JPS5858810B2 (ja) | 半導体装置の製作法 | |
| JPS6094758A (ja) | 抵抗調整装置とその製造方法 | |
| JP2699359B2 (ja) | 半導体基板の製造方法 | |
| JPS59172774A (ja) | アモルファスシリコン薄膜トランジスタ | |
| JPS6358817A (ja) | 複合半導体結晶体構造 | |
| JPH0324719A (ja) | 単結晶膜の形成方法及び結晶物品 | |
| JPH04267518A (ja) | 半導体薄膜素子の製造方法 | |
| JP3207957B2 (ja) | ＩｎＳｂ薄膜形成方法 | |
| JPH03124047A (ja) | 集積回路装置 | |
| JPH0529214A (ja) | 半導体基板の製造方法 | |
| JPH02130917A (ja) | 半導体膜の製造方法 | |
| JPH02119123A (ja) | 半導体装置の製造方法 | |
| JPH05232482A (ja) | 液晶表示装置 | |
| JPH08264791A (ja) | 半導体装置およびその製造方法 | |
| JPH0555359A (ja) | Ｓｏｉ型半導体基板およびその製造方法 | |
| JPS59167028A (ja) | 化合物半導体集積回路装置の製造方法 | |
| JP2943006B2 (ja) | 半導体基板の製造方法 | |
| JPH07122752A (ja) | 薄膜トランジスタの製造方法 | |
| JPH03265145A (ja) | たて型ｍｏｓトランジスタの製造方法 | |
| JP2527015B2 (ja) | 半導体膜の製造方法 | |
| JPS6219046B2 (ja) | ||
| TW202011456A (zh) | 磊晶基板及其製造方法 | |
| JPH11121611A (ja) | 誘電体分離基板の製造方法 | |
| JPH01133381A (ja) | 超電導トランジスタ |