JPH05232482A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH05232482A JPH05232482A JP7012992A JP7012992A JPH05232482A JP H05232482 A JPH05232482 A JP H05232482A JP 7012992 A JP7012992 A JP 7012992A JP 7012992 A JP7012992 A JP 7012992A JP H05232482 A JPH05232482 A JP H05232482A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- substrate
- display device
- crystal display
- porous
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【目的】 配向ムラや配向不良が発生しない、高品位な
液晶表示装置を提供する。 【構成】 第１、第２の基板を所定の間隔をもって配置
し、この間隙に液晶を封入してなる液晶表示装置におい
て、液晶注入構内に第１基板側の金属配線を用いて壁部
が形成されていることを特徴とする液晶表示装置。
液晶表示装置を提供する。 【構成】 第１、第２の基板を所定の間隔をもって配置
し、この間隙に液晶を封入してなる液晶表示装置におい
て、液晶注入構内に第１基板側の金属配線を用いて壁部
が形成されていることを特徴とする液晶表示装置。
Description
【０００１】
【産業上の利用分野】本発明は、液晶表示装置、特に液
晶注入口の形状に関する。
晶注入口の形状に関する。
【０００２】
【従来の技術】従来、液晶表示装置の液晶注入口３に
は、図１に示す様に、注入部付近での液晶の流入方向を
一定とするために、液晶封止用のシール材にて形成され
た壁部４が設けられている。
は、図１に示す様に、注入部付近での液晶の流入方向を
一定とするために、液晶封止用のシール材にて形成され
た壁部４が設けられている。
【０００３】しかし、シール材にて壁部を形成する場
合、そのパターンは印刷で行われるため微細なパターン
の形成は困難であり、液晶の流入方向を精密に制御する
ことは不可能であった。その結果、配向ムラや配向不良
が発生し、表示品位が低下するという問題があった。
合、そのパターンは印刷で行われるため微細なパターン
の形成は困難であり、液晶の流入方向を精密に制御する
ことは不可能であった。その結果、配向ムラや配向不良
が発生し、表示品位が低下するという問題があった。
【０００４】
【発明が解決しようとする課題】本発明は、上記従来の
問題を解決した、配向ムラや配向不良が発生しない、高
品位な液晶表示装置を提供することを目的とする。
問題を解決した、配向ムラや配向不良が発生しない、高
品位な液晶表示装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】即ち、本発明は、第１、
第２の基板を所定の間隔をもって配置し、この間隙に液
晶を封入してなる液晶表示装置において、液晶注入構内
に壁部が設けられており、前記壁部が前記第１及び第２
の基板中の、若しくは基板上の材料を用いて形成されて
いることを特徴とする液晶表示装置である。
第２の基板を所定の間隔をもって配置し、この間隙に液
晶を封入してなる液晶表示装置において、液晶注入構内
に壁部が設けられており、前記壁部が前記第１及び第２
の基板中の、若しくは基板上の材料を用いて形成されて
いることを特徴とする液晶表示装置である。
【０００６】本発明はアクティブマトリクス方式、単純
マトリクス方式等のいかなる方式の液晶表示装置にも適
用可能である。
マトリクス方式等のいかなる方式の液晶表示装置にも適
用可能である。
【０００７】本発明の液晶表示装置は、以下に示す方法
により製造される単結晶Ｓｉ層を有する半導体基板を用
いることにより、液晶素子、液晶駆動回路及びその他の
周辺駆動回路を同時に同一基板上に作成することがで
き、好ましい。以下、その方法につき説明する。
により製造される単結晶Ｓｉ層を有する半導体基板を用
いることにより、液晶素子、液晶駆動回路及びその他の
周辺駆動回路を同時に同一基板上に作成することがで
き、好ましい。以下、その方法につき説明する。
【０００８】半導体基板の単結晶Ｓｉ層は単結晶Ｓｉ基
体を多孔質化した多孔質Ｓｉ基体を用いて形成したもの
である。
体を多孔質化した多孔質Ｓｉ基体を用いて形成したもの
である。
【０００９】この多孔質Ｓｉ基体には、透過型電子顕微
鏡による観察によれば、平均約６００Å程度の径の孔が
形成されており、その密度は単結晶Ｓｉに比べると、半
分以下になるにもかかわらず、その単結晶性は維持され
ており、多孔質層の上部へ単結晶Ｓｉ層をエピタキシャ
ル成長させることも可能である。ただし、１０００℃以
上では、内部の孔の再配列が起こり、増速エッチングの
特性が損なわれる。このため、Ｓｉ層のエピタキシャル
成長には、分子線エピタキシャル成長法、プラズマＣＶ
Ｄ法、熱ＣＶＤ法、光ＣＶＤ法、バイアス・スパッタ
法、液晶成長法等の低温成長が好適とされる。
鏡による観察によれば、平均約６００Å程度の径の孔が
形成されており、その密度は単結晶Ｓｉに比べると、半
分以下になるにもかかわらず、その単結晶性は維持され
ており、多孔質層の上部へ単結晶Ｓｉ層をエピタキシャ
ル成長させることも可能である。ただし、１０００℃以
上では、内部の孔の再配列が起こり、増速エッチングの
特性が損なわれる。このため、Ｓｉ層のエピタキシャル
成長には、分子線エピタキシャル成長法、プラズマＣＶ
Ｄ法、熱ＣＶＤ法、光ＣＶＤ法、バイアス・スパッタ
法、液晶成長法等の低温成長が好適とされる。
【００１０】ここでＰ型Ｓｉを多孔質化した後に単結晶
層をエピタキシャル成長させる方法について説明する。
層をエピタキシャル成長させる方法について説明する。
【００１１】先ず、Ｓｉ単結晶基体を用意し、それをＨ
Ｆ溶液を用いた陽極化成法によって、多孔質化する。単
結晶Ｓｉの密度は２．３３ｇ／ｃｍ3 であるが、多孔質
Ｓｉ基体の密度はＨＦ溶液濃度を２０〜５０重量％に変
化させることで、０．６〜１．１ｇ／ｃｍ3 に変化させ
ることができる。この多孔質層は下記の理由により、Ｐ
型Ｓｉ基体に形成され易い。
Ｆ溶液を用いた陽極化成法によって、多孔質化する。単
結晶Ｓｉの密度は２．３３ｇ／ｃｍ3 であるが、多孔質
Ｓｉ基体の密度はＨＦ溶液濃度を２０〜５０重量％に変
化させることで、０．６〜１．１ｇ／ｃｍ3 に変化させ
ることができる。この多孔質層は下記の理由により、Ｐ
型Ｓｉ基体に形成され易い。
【００１２】多孔質Ｓｉは半導体の電解研磨の研究過程
において発見されたものであり、陽極化成におけるＳｉ
の溶解反応において、ＨＦ溶液中のＳｉの陽極反応には
正孔が必要であり、その反応は、次のように示される。
において発見されたものであり、陽極化成におけるＳｉ
の溶解反応において、ＨＦ溶液中のＳｉの陽極反応には
正孔が必要であり、その反応は、次のように示される。
【００１３】 Ｓｉ＋２ＨＦ＋（２−ｎ）ｅ+ →ＳｉＦ2 ＋２Ｈ+ ＋ｎｅ- ＳｉＦ2 ＋２ＨＦ→ＳｉＦ4 ＋Ｈ2 ＳｉＦ4 ＋２ＨＦ→Ｈ2 ＳｉＦ6 又は、 Ｓｉ＋４ＨＦ＋（４−λ）ｅ+ →ＳｉＦ4 ＋４Ｈ+ ＋λｅ- ＳｉＦ4 ＋２ＨＦ→Ｈ2 ＳｉＦ6 ここで、ｅ+ 及び、ｅ- はそれぞれ、正孔と電子を表し
ている。また、ｎ及びλはそれぞれＳｉ１原子が溶解す
るために必要な正孔の数であり、ｎ＞２又は、λ＞４な
る条件が満たされた場合に多孔質Ｓｉが形成されるとし
ている。
ている。また、ｎ及びλはそれぞれＳｉ１原子が溶解す
るために必要な正孔の数であり、ｎ＞２又は、λ＞４な
る条件が満たされた場合に多孔質Ｓｉが形成されるとし
ている。
【００１４】以上のことから、正孔の存在するＰ型Ｓｉ
は、多孔質化され易いと言える。
は、多孔質化され易いと言える。
【００１５】一方、高濃度Ｎ型Ｓｉも多孔質化されうる
ことが報告されているおり、従って、Ｐ型、Ｎ型の別に
こだわらずに多孔質化を行うことができる。
ことが報告されているおり、従って、Ｐ型、Ｎ型の別に
こだわらずに多孔質化を行うことができる。
【００１６】また、多孔質層はその内部に大量の空隙が
形成されているために、密度が半分以下に減少する。そ
の結果、体積に比べて表面積が飛躍的に増大するため、
その化学エッチング速度は、通常の単結晶層のエッチン
グ速度に比べて著しく増速される。
形成されているために、密度が半分以下に減少する。そ
の結果、体積に比べて表面積が飛躍的に増大するため、
その化学エッチング速度は、通常の単結晶層のエッチン
グ速度に比べて著しく増速される。
【００１７】単結晶Ｓｉを陽極化成によって多孔質化す
る条件を以下に示す。尚、陽極化成によって形成する多
孔質Ｓｉの出発材料は、単結晶Ｓｉに限定されるもので
はなく、他の結晶構造のＳｉでも可能である。
る条件を以下に示す。尚、陽極化成によって形成する多
孔質Ｓｉの出発材料は、単結晶Ｓｉに限定されるもので
はなく、他の結晶構造のＳｉでも可能である。
【００１８】印加電圧： ２．６（Ｖ） 電流密度： ３０（ｍＡ・ｃｍ-2） 陽極化成溶液： ＨＦ：Ｈ2 Ｏ：Ｃ2 Ｈ5 ＯＨ＝１：
１：１ 時間： ２．４（時間） 多孔質Ｓｉの厚み： ３００（μｍ） Ｐｏｒｏｓｉｔｙ： ５６（％） このようにして形成した多孔質化Ｓｉ基体の上にＳｉを
エピタキシャル成長させて単結晶Ｓｉ薄膜を形成する。
単結晶Ｓｉ薄膜の厚さは好ましくは５０μｍ以下、さら
に好ましくは２０μｍ以下である。
１：１ 時間： ２．４（時間） 多孔質Ｓｉの厚み： ３００（μｍ） Ｐｏｒｏｓｉｔｙ： ５６（％） このようにして形成した多孔質化Ｓｉ基体の上にＳｉを
エピタキシャル成長させて単結晶Ｓｉ薄膜を形成する。
単結晶Ｓｉ薄膜の厚さは好ましくは５０μｍ以下、さら
に好ましくは２０μｍ以下である。
【００１９】次に上記単結晶Ｓｉ薄膜表面を酸化した
後、最終的に基板を構成することになる基体を用意し、
単結晶Ｓｉ表面の酸化膜と上記基体を貼り合わせる。或
いは新たに用意した単結晶Ｓｉ基体の表面を酸化した
後、上記多孔質Ｓｉ基体上の単結晶Ｓｉ層と貼り合わせ
る。この酸化膜を基体と単結晶Ｓｉ層の間に設ける理由
は、例えば基体としてガラスを用いた場合、Ｓｉ活性層
の下地界面により発生する界面準位は上記ガラス界面に
比べて、酸化膜界面の方が準位を低くできるため、電子
デバイスの特性を、著しく向上させることができるため
である。さらに、後述する選択エッチングにより多孔質
Ｓｉ気体をエッチング除去した単結晶Ｓｉ薄膜のみを新
しい基体に貼り合わせても良い。貼り合わせはそれぞれ
の表面を洗浄後に室温で接触させるだけでファン デル
ワールス力で簡単には剥すことができない程充分に密
着しているが、これをさらに２００〜９００℃、好まし
くは６００〜９００℃の温度で窒素雰囲気下熱処理し完
全に貼り合わせる。
後、最終的に基板を構成することになる基体を用意し、
単結晶Ｓｉ表面の酸化膜と上記基体を貼り合わせる。或
いは新たに用意した単結晶Ｓｉ基体の表面を酸化した
後、上記多孔質Ｓｉ基体上の単結晶Ｓｉ層と貼り合わせ
る。この酸化膜を基体と単結晶Ｓｉ層の間に設ける理由
は、例えば基体としてガラスを用いた場合、Ｓｉ活性層
の下地界面により発生する界面準位は上記ガラス界面に
比べて、酸化膜界面の方が準位を低くできるため、電子
デバイスの特性を、著しく向上させることができるため
である。さらに、後述する選択エッチングにより多孔質
Ｓｉ気体をエッチング除去した単結晶Ｓｉ薄膜のみを新
しい基体に貼り合わせても良い。貼り合わせはそれぞれ
の表面を洗浄後に室温で接触させるだけでファン デル
ワールス力で簡単には剥すことができない程充分に密
着しているが、これをさらに２００〜９００℃、好まし
くは６００〜９００℃の温度で窒素雰囲気下熱処理し完
全に貼り合わせる。
【００２０】さらに、上記の貼り合わせた２枚の基体全
体にＳｉ3 Ｎ4 層をエッチング防止膜として堆積し、多
孔質Ｓｉ基体の表面上のＳｉ3 Ｎ4 層のみを除去する。
このＳｉ3 Ｎ4 層の代わりにアピエゾンワックスを用い
ても良い。この後、多孔質Ｓｉ基体を全部エッチング等
の手段で除去することにより薄膜単結晶Ｓｉ層を有する
半導体基板が得られる。
体にＳｉ3 Ｎ4 層をエッチング防止膜として堆積し、多
孔質Ｓｉ基体の表面上のＳｉ3 Ｎ4 層のみを除去する。
このＳｉ3 Ｎ4 層の代わりにアピエゾンワックスを用い
ても良い。この後、多孔質Ｓｉ基体を全部エッチング等
の手段で除去することにより薄膜単結晶Ｓｉ層を有する
半導体基板が得られる。
【００２１】この多孔質Ｓｉ基体のみを無電解湿式エッ
チングする選択エッチング法についていて説明する。
チングする選択エッチング法についていて説明する。
【００２２】結晶Ｓｉに対してはエッチング作用を持た
ず、多孔質Ｓｉのみを選択エッチング可能なエッチング
液としては、弗酸、フッ化アンモニウム（ＮＨ4 Ｆ）や
フッ化水素（ＨＦ）等バッファード弗酸、過酸化水素水
を加えた弗酸又はバッファード弗酸の混合液、アルコー
ルを加えた弗酸又はバッファード弗酸の混合液、過酸化
水素水とアルコールとを加えた弗酸又はバッファード弗
酸の混合液が好適に用いられる。これらの溶液に貼り合
わせた基板を湿潤させてエッチングを行う。エッチング
速度は弗酸、バッファード弗酸、過酸化水素水の溶液濃
度及び温度に依存する。過酸化水素水を添加することに
よって、Ｓｉの酸化を増速し、反応速度を無添加に比べ
て増速することが可能となり、さらに過酸化水素水の比
率を変えることにより、その反応速度を制御することが
できる。またアルコールを添加することにより、エッチ
ングによる反応生成気体の気泡を、瞬時にエッチング表
面から攪拌することなく除去でき、均一に且つ効率よく
多孔質Ｓｉをエッチングすることができる。
ず、多孔質Ｓｉのみを選択エッチング可能なエッチング
液としては、弗酸、フッ化アンモニウム（ＮＨ4 Ｆ）や
フッ化水素（ＨＦ）等バッファード弗酸、過酸化水素水
を加えた弗酸又はバッファード弗酸の混合液、アルコー
ルを加えた弗酸又はバッファード弗酸の混合液、過酸化
水素水とアルコールとを加えた弗酸又はバッファード弗
酸の混合液が好適に用いられる。これらの溶液に貼り合
わせた基板を湿潤させてエッチングを行う。エッチング
速度は弗酸、バッファード弗酸、過酸化水素水の溶液濃
度及び温度に依存する。過酸化水素水を添加することに
よって、Ｓｉの酸化を増速し、反応速度を無添加に比べ
て増速することが可能となり、さらに過酸化水素水の比
率を変えることにより、その反応速度を制御することが
できる。またアルコールを添加することにより、エッチ
ングによる反応生成気体の気泡を、瞬時にエッチング表
面から攪拌することなく除去でき、均一に且つ効率よく
多孔質Ｓｉをエッチングすることができる。
【００２３】バッファード弗酸中のＨＦ濃度は、エッチ
ング液に対して、好ましくは１〜９５重量％、より好ま
しくは１〜８５重量％、さらに好ましくは１〜７０重量
％の範囲で設定され、バッファード弗酸中のＮＨ4 Ｆ濃
度は、エッチング液に対して、好ましくは１〜９５重量
％、より好ましくは５〜９０重量％、さらに好ましくは
５〜８０重量％の範囲で設定される。
ング液に対して、好ましくは１〜９５重量％、より好ま
しくは１〜８５重量％、さらに好ましくは１〜７０重量
％の範囲で設定され、バッファード弗酸中のＮＨ4 Ｆ濃
度は、エッチング液に対して、好ましくは１〜９５重量
％、より好ましくは５〜９０重量％、さらに好ましくは
５〜８０重量％の範囲で設定される。
【００２４】ＨＦ濃度は、エッチング液に対して、好ま
しくは１〜９５重量％、より好ましくは５〜９０重量
％、さらに好ましくは５〜８０重量％の範囲で設定され
る。
しくは１〜９５重量％、より好ましくは５〜９０重量
％、さらに好ましくは５〜８０重量％の範囲で設定され
る。
【００２５】Ｈ2 Ｏ2 濃度は、エッチング液に対して、
好ましくは１〜９５重量％、より好ましくは５〜９０重
量％、さらに好ましくは１０〜８０重量％で、且つ上記
過酸化水素水の効果を奏する範囲で設定される。
好ましくは１〜９５重量％、より好ましくは５〜９０重
量％、さらに好ましくは１０〜８０重量％で、且つ上記
過酸化水素水の効果を奏する範囲で設定される。
【００２６】アルコール濃度は、エッチング液に対し
て、好ましくは８０重量％、より好ましくは６０重量％
以下、さらに好ましくは４０重量％以下で、且つ上記ア
ルコールの効果を奏する範囲で設定される。
て、好ましくは８０重量％、より好ましくは６０重量％
以下、さらに好ましくは４０重量％以下で、且つ上記ア
ルコールの効果を奏する範囲で設定される。
【００２７】温度は、好ましくは０〜１００℃、より好
ましくは５〜８０℃、さらに好ましくは５〜６０℃の範
囲で設定される。
ましくは５〜８０℃、さらに好ましくは５〜６０℃の範
囲で設定される。
【００２８】本工程に用いられるアルコールはエチルア
ルコールの他、イソプロピルアルコールなど製造工程等
に実用上差し支えなく、さらに上記アルコール添加効果
を望むことのできるアルコールを用いることができる。
ルコールの他、イソプロピルアルコールなど製造工程等
に実用上差し支えなく、さらに上記アルコール添加効果
を望むことのできるアルコールを用いることができる。
【００２９】このようにして得られた半導体基板は、通
常のＳｉウエハーと同等な単結晶Ｓｉ層が平坦にしかも
均一に薄層化されて基板全域に大面積に形成されてい
る。
常のＳｉウエハーと同等な単結晶Ｓｉ層が平坦にしかも
均一に薄層化されて基板全域に大面積に形成されてい
る。
【００３０】この半導体基板の単結晶Ｓｉ層を部分酸化
法或いは島状にエッチングすることにより分離し、不純
物をドープしてｐ或いはｎチャネルトランジスタを形成
する。
法或いは島状にエッチングすることにより分離し、不純
物をドープしてｐ或いはｎチャネルトランジスタを形成
する。
【００３１】
【実施例】以下実施例により本発明を詳細に説明する。
【００３２】（実施例１）図１の液晶表示装置の平面図
に示す様に液晶表示装置１の液晶注入部を注入口３と液
晶の流入方向を一定にするための壁部４によって形成し
た。
に示す様に液晶表示装置１の液晶注入部を注入口３と液
晶の流入方向を一定にするための壁部４によって形成し
た。
【００３３】図２は図１のＡ−Ａ’断面図である。壁部
４は第１基板５側に、壁部形成部７により形成される。
６は絶縁膜、８は保護膜である。第１基板５は絶縁基
板、導電基板の何れを用いても良い。
４は第１基板５側に、壁部形成部７により形成される。
６は絶縁膜、８は保護膜である。第１基板５は絶縁基
板、導電基板の何れを用いても良い。
【００３４】壁部形成部７は金属配線材料を用いて形成
した。本実施例において金属配線材料としてＡｌを使用
したが、他の公知の材料でも良い。例えば、Ｔｉ、Ｔ
ａ、Ｍｏ、Ｃｕ、Ｗ等の金属、ＴｉＳｉ2 、ＴａＳｉ
2 、ＭｏＳｉ2 、ＷＳｉ2 等のシリサイドが挙げられ
る。また、金属配線材料ではなくｐｏｌｙ−Ｓｉ、透明
電極材料（ＩＴＯ）を用いて壁部形成部７を形成しても
良い。
した。本実施例において金属配線材料としてＡｌを使用
したが、他の公知の材料でも良い。例えば、Ｔｉ、Ｔ
ａ、Ｍｏ、Ｃｕ、Ｗ等の金属、ＴｉＳｉ2 、ＴａＳｉ
2 、ＭｏＳｉ2 、ＷＳｉ2 等のシリサイドが挙げられ
る。また、金属配線材料ではなくｐｏｌｙ−Ｓｉ、透明
電極材料（ＩＴＯ）を用いて壁部形成部７を形成しても
良い。
【００３５】シール部２によって形成された所定の間隙
に、注入口３より液晶を充填した後、注入口３を封口し
て液晶表示装置を構成した結果、配向ムラや配向不良は
発生せず、高品位の液晶表示装置が得られた。
に、注入口３より液晶を充填した後、注入口３を封口し
て液晶表示装置を構成した結果、配向ムラや配向不良は
発生せず、高品位の液晶表示装置が得られた。
【００３６】（実施例２）図３に示す様に半導体層９上
のＬＯＣＯＳ酸化膜１０により壁部４を形成した以外は
実施例１と同様にして液晶表示装置を構成した。図３
（ａ）、（ｂ）はそれぞれ第１基板５として絶縁基板、
導電基板を用いた場合である。図３（ａ）において、Ｌ
ＯＣＯＳ酸化膜１０は必ずしも第１基板５に到達する必
要はなく、また図３（ｂ）において、ＬＯＣＯＳ酸化膜
１０は必ずしも絶縁層６に到達する必要はない。
のＬＯＣＯＳ酸化膜１０により壁部４を形成した以外は
実施例１と同様にして液晶表示装置を構成した。図３
（ａ）、（ｂ）はそれぞれ第１基板５として絶縁基板、
導電基板を用いた場合である。図３（ａ）において、Ｌ
ＯＣＯＳ酸化膜１０は必ずしも第１基板５に到達する必
要はなく、また図３（ｂ）において、ＬＯＣＯＳ酸化膜
１０は必ずしも絶縁層６に到達する必要はない。
【００３７】実施例１と同様に配向ムラや配向不良は発
生せず、高品位の液晶表示装置が得られた。
生せず、高品位の液晶表示装置が得られた。
【００３８】（実施例３）図４に示す様に半導体層９を
エッチングして壁部４を形成した以外は実施例１と同様
にして液晶表示装置を構成した。図４（ａ）、（ｂ）は
それぞれ第１基板５として絶縁基板、導電基板を用いた
場合である。
エッチングして壁部４を形成した以外は実施例１と同様
にして液晶表示装置を構成した。図４（ａ）、（ｂ）は
それぞれ第１基板５として絶縁基板、導電基板を用いた
場合である。
【００３９】実施例１と同様に配向ムラや配向不良は発
生せず、高品位の液晶表示装置が得られた。
生せず、高品位の液晶表示装置が得られた。
【００４０】（実施例４）図５に示す様に実施例１、実
施例２の併用により壁部４を形成した以外は実施例１と
同様にして液晶表示装置を構成した。壁部形成部７とし
てはＡｌ、ｐｏｌｙ−Ｓｉを用いた。図５においては３
層積層となっているが２層或いは４層以上の積層、また
は更に実施例３を併用しても良い。
施例２の併用により壁部４を形成した以外は実施例１と
同様にして液晶表示装置を構成した。壁部形成部７とし
てはＡｌ、ｐｏｌｙ−Ｓｉを用いた。図５においては３
層積層となっているが２層或いは４層以上の積層、また
は更に実施例３を併用しても良い。
【００４１】実施例１と同様に配向ムラや配向不良は発
生せず、高品位の液晶表示装置が得られた。
生せず、高品位の液晶表示装置が得られた。
【００４２】（実施例５）図６（ａ）、（ｂ）に示す様
に第２基板１１側にブラックマトリクス材１２（Ｃｒ
等）、フィルタ材１３（Ｒ．Ｇ．Ｂ）を用いて壁部４を
形成した以外は実施例１と同様にして液晶表示装置を構
成した。ブラックマトリクス材、フィルタ材の両方を積
層しても良い。
に第２基板１１側にブラックマトリクス材１２（Ｃｒ
等）、フィルタ材１３（Ｒ．Ｇ．Ｂ）を用いて壁部４を
形成した以外は実施例１と同様にして液晶表示装置を構
成した。ブラックマトリクス材、フィルタ材の両方を積
層しても良い。
【００４３】実施例１と同様に配向ムラや配向不良は発
生せず、高品位の液晶表示装置が得られた。
生せず、高品位の液晶表示装置が得られた。
【００４４】（実施例６）図７に示す様に実施例４と実
施例５の基板を一対の基板とした以外は実施例１と同様
にして液晶表示装置を構成した。
施例５の基板を一対の基板とした以外は実施例１と同様
にして液晶表示装置を構成した。
【００４５】実施例１と同様に配向ムラや配向不良は発
生せず、高品位の液晶表示装置が得られた。
生せず、高品位の液晶表示装置が得られた。
【００４６】（実施例７）図８（ａ）は本実施例の液晶
表示装置の一部平面図、図８（ｂ）は図８（ａ）のＢ−
Ｂ’断面図である。
表示装置の一部平面図、図８（ｂ）は図８（ａ）のＢ−
Ｂ’断面図である。
【００４７】図８にに示す様に２０μｍピッチで段差
２．５μｍの壁部４を形成した以外は実施例１と同様に
して液晶表示装置を構成した。
２．５μｍの壁部４を形成した以外は実施例１と同様に
して液晶表示装置を構成した。
【００４８】実施例１と同様に配向ムラや配向不良は発
生せず、高品位の液晶表示装置が得られた。
生せず、高品位の液晶表示装置が得られた。
【００４９】（実施例８）図９（ａ）は本実施例の液晶
表示装置の一部平面図、図９（ｂ）〜（ｄ）は図９
（ａ）の壁部拡大図である。
表示装置の一部平面図、図９（ｂ）〜（ｄ）は図９
（ａ）の壁部拡大図である。
【００５０】壁部４の形状を図９に示す様に形成した以
外は実施例７と同様にして液晶表示装置を構成した。
外は実施例７と同様にして液晶表示装置を構成した。
【００５１】実施例７と同様に配向ムラや配向不良は発
生せず、高品位の液晶表示装置が得られた。
生せず、高品位の液晶表示装置が得られた。
【００５２】
【発明の効果】以上説明の様に本発明によれば、液晶の
流入方向を精密に制御することができる微細な壁部を形
成することにより、液晶の流入方向を一定とし、配向ム
ラや配向不良の発生しない表示品位の高い液晶表示装置
を提供することできる。
流入方向を精密に制御することができる微細な壁部を形
成することにより、液晶の流入方向を一定とし、配向ム
ラや配向不良の発生しない表示品位の高い液晶表示装置
を提供することできる。
【図１】本発明の液晶表示装置の平面図
【図２】実施例１における図１のＡ−Ａ’断面図
【図３】実施例２における図１のＡ−Ａ’断面図
【図４】実施例３における図１のＡ−Ａ’断面図
【図５】実施例４における図１のＡ−Ａ’断面図
【図６】実施例５における図１のＡ−Ａ’断面図
【図７】実施例６における図１のＡ−Ａ’断面図
【図８】実施例７の液晶表示装置を示す図
【図９】実施例８の液晶表示装置を示す図
Claims (1)
- 【請求項１】第１、第２の基板を所定の間隔をもって配
置し、この間隙に液晶を封入してなる液晶表示装置にお
いて、液晶注入口内に壁部が設けられており、前記壁部
が前記第１及び第２の基板中の、若しくは基板上の材料
を用いて形成されていることを特徴とする液晶表示装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7012992A JPH05232482A (ja) | 1992-02-21 | 1992-02-21 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7012992A JPH05232482A (ja) | 1992-02-21 | 1992-02-21 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05232482A true JPH05232482A (ja) | 1993-09-10 |
Family
ID=13422642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7012992A Withdrawn JPH05232482A (ja) | 1992-02-21 | 1992-02-21 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05232482A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001025844A1 (fr) * | 1999-10-05 | 2001-04-12 | Matsushita Electric Industrial Co., Ltd. | Panneau d'affichage a cristaux liquides, procedes de fabrication et d'utilisation associes |
| JP2007114275A (ja) * | 2005-10-18 | 2007-05-10 | Toshiba Matsushita Display Technology Co Ltd | 基板装置 |
| JP2008102557A (ja) * | 2008-01-17 | 2008-05-01 | Sharp Corp | 液晶表示装置 |
-
1992
- 1992-02-21 JP JP7012992A patent/JPH05232482A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001025844A1 (fr) * | 1999-10-05 | 2001-04-12 | Matsushita Electric Industrial Co., Ltd. | Panneau d'affichage a cristaux liquides, procedes de fabrication et d'utilisation associes |
| JP2007114275A (ja) * | 2005-10-18 | 2007-05-10 | Toshiba Matsushita Display Technology Co Ltd | 基板装置 |
| JP2008102557A (ja) * | 2008-01-17 | 2008-05-01 | Sharp Corp | 液晶表示装置 |
| JP4669887B2 (ja) * | 2008-01-17 | 2011-04-13 | シャープ株式会社 | 液晶表示装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3261685B2 (ja) | 半導体素子基体及びその作製方法 | |
| US5714790A (en) | Semiconductor device with an indium-tin-oxide in contact with a semiconductor or metal | |
| JPH05243579A (ja) | 半導体装置 | |
| JPH05206422A (ja) | 半導体装置及びその作製方法 | |
| JPH05210110A (ja) | アクティブマトリクス液晶表示装置 | |
| JPH05232482A (ja) | 液晶表示装置 | |
| JPH05241200A (ja) | 液晶表示装置 | |
| JPH05241139A (ja) | 液晶表示装置 | |
| JP3101779B2 (ja) | 液晶表示装置 | |
| JPH05241183A (ja) | 液晶表示体 | |
| JPH05210090A (ja) | 信号入力方法 | |
| JPH06214241A (ja) | 液晶表示装置 | |
| JPH05218326A (ja) | 半導体装置及び液晶表示装置 | |
| JP3171903B2 (ja) | 半導体基板及びその作製方法 | |
| JP3128077B2 (ja) | バイポーラトランジスタの製造方法及びそれを用いた半導体装置の製造方法 | |
| JPH06232406A (ja) | 半導体素子基板 | |
| JP3128076B2 (ja) | バイポーラトランジスタの製造方法及びそれを用いた半導体装置の製造方法 | |
| JP3098815B2 (ja) | 液晶表示装置 | |
| JPH06204168A (ja) | 半導体装置 | |
| JPH05210116A (ja) | 液晶表示装置 | |
| EP0558055B1 (en) | Semiconductor device comprising an ITO film | |
| JP3098811B2 (ja) | 絶縁ゲート型電界効果トランジスタ及びそれを用いた半導体装置 | |
| JP3112101B2 (ja) | 半導体基材の作製方法 | |
| JP3098810B2 (ja) | 絶縁ゲート型電界効果トランジスタ及びそれを用いた半導体装置 | |
| JPH05218018A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |