JPH06204168A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH06204168A JPH06204168A JP35855892A JP35855892A JPH06204168A JP H06204168 A JPH06204168 A JP H06204168A JP 35855892 A JP35855892 A JP 35855892A JP 35855892 A JP35855892 A JP 35855892A JP H06204168 A JPH06204168 A JP H06204168A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- ito
- contact
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】 優れたコンタクト特性を示す、高速かつ低消
費電力の半導体装置を提供する。 【構成】 ＩＴＯ薄膜とＳｉ領域との間にＴａ及びＴａ
化合物より選ばれる少なくとも一種よりなる層を設けた
半導体装置。
費電力の半導体装置を提供する。 【構成】 ＩＴＯ薄膜とＳｉ領域との間にＴａ及びＴａ
化合物より選ばれる少なくとも一種よりなる層を設けた
半導体装置。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置、特に液晶表
示装置、光電交換装置等に好適に使用し得る、安定かつ
優れたコンタクト特性を示す半導体装置に関する。
示装置、光電交換装置等に好適に使用し得る、安定かつ
優れたコンタクト特性を示す半導体装置に関する。
【０００２】
【従来の技術】従来、ｎ型又はｐ型ＳｉとＩＴＯ膜との
コンタクト構造として、ＳｉとＩＴＯ膜のコンタクトを
直接取る構造（特開昭５８−１９００６３号公報）、Ｓ
ｉとＩＴＯ膜をＩｎ、Ｓｎ等のバリアメタルを介してコ
ンタクトを取る構造（特開昭５９−２２３６１号公報、
特開昭５９−４０５８２号公報）等があった。
コンタクト構造として、ＳｉとＩＴＯ膜のコンタクトを
直接取る構造（特開昭５８−１９００６３号公報）、Ｓ
ｉとＩＴＯ膜をＩｎ、Ｓｎ等のバリアメタルを介してコ
ンタクトを取る構造（特開昭５９−２２３６１号公報、
特開昭５９−４０５８２号公報）等があった。
【０００３】しかし、上記従来の方法ではオーミックコ
ンタクトを取りにくい、或いはコンタクト抵抗値がＫΩ
〜ＭΩ台と大きくなる、更には、ＩＴＯの蒸着後、層間
絶縁膜を蒸着する工程（２５０℃以上の熱処理）、或い
は最終工程（４００℃以上の熱処理）でコンタクト値が
更に上昇するという問題もあり、電子特性のばらつき、
遅延時間を大きくし、信頼性低下の原因となっていた。
ンタクトを取りにくい、或いはコンタクト抵抗値がＫΩ
〜ＭΩ台と大きくなる、更には、ＩＴＯの蒸着後、層間
絶縁膜を蒸着する工程（２５０℃以上の熱処理）、或い
は最終工程（４００℃以上の熱処理）でコンタクト値が
更に上昇するという問題もあり、電子特性のばらつき、
遅延時間を大きくし、信頼性低下の原因となっていた。
【０００４】
【発明が解決しようとする課題】本発明は上記問題点、
特に４００℃以上という高温熱処理におけるコンタクト
値の上昇を解決し、優れたコンタクト特性を示す高速か
つ低消費電力の半導体装置を提供し、更に、該半導体装
置を利用した画像品質の高い液晶表示装置、光電交換装
置を提供することを目的とする。
特に４００℃以上という高温熱処理におけるコンタクト
値の上昇を解決し、優れたコンタクト特性を示す高速か
つ低消費電力の半導体装置を提供し、更に、該半導体装
置を利用した画像品質の高い液晶表示装置、光電交換装
置を提供することを目的とする。
【０００５】
【課題を解決するための手段】即ち本発明は、ＩＴＯ薄
膜とＳｉ領域との間に少なくともＴａ及びＴａ化合物よ
り選ばれる少なくとも一種よりなる層を設けたことを特
徴とする半導体装置である。
膜とＳｉ領域との間に少なくともＴａ及びＴａ化合物よ
り選ばれる少なくとも一種よりなる層を設けたことを特
徴とする半導体装置である。
【０００６】ここで、Ｔａ化合物としては、Ｔａを含有
する化合物であれば特に限定されないが、例えばＴａ
Ｎ、ＴａＯＮ、ＴａＳｉ等が挙げられる。
する化合物であれば特に限定されないが、例えばＴａ
Ｎ、ＴａＯＮ、ＴａＳｉ等が挙げられる。
【０００７】本発明の半導体装置はガラス基板上に形成
しても良いし、Ｓｉ基板上に形成しても良い。
しても良いし、Ｓｉ基板上に形成しても良い。
【０００８】特に、本発明の半導体装置を液晶表示装置
に適用する場合には、以下に示す方法により製造される
単結晶Ｓｉ層を有する半導体基板を用いることにより、
液晶素子、液晶駆動回路及びその他の周辺駆動回路を同
時に同一基板上に作成することができ、好ましい。以
下、その方法につき説明する。
に適用する場合には、以下に示す方法により製造される
単結晶Ｓｉ層を有する半導体基板を用いることにより、
液晶素子、液晶駆動回路及びその他の周辺駆動回路を同
時に同一基板上に作成することができ、好ましい。以
下、その方法につき説明する。
【０００９】半導体基板の単結晶Ｓｉ層は単結晶Ｓｉ基
体を多孔質化した多孔質Ｓｉ基体を用いて形成したもの
である。
体を多孔質化した多孔質Ｓｉ基体を用いて形成したもの
である。
【００１０】この多孔質Ｓｉ基体には、透過型電子顕微
鏡による観察によれば、平均約６００Å程度の径の孔が
形成されており、その密度は単結晶Ｓｉに比べると、半
分以下になるにもかかわらず、その単結晶性は維持され
ており、多孔質層の上部へ単結晶Ｓｉ層をエピタキシャ
ル成長させることも可能である。ただし、１０００℃以
上では、内部の孔の再配列が起こり、増速エッチングの
特性が損なわれる。このため、Ｓｉ層のエピタキシャル
成長には、分子線エピタキシャル成長法、プラズマＣＶ
Ｄ法、熱ＣＶＤ法、光ＣＶＤ法、バイアス・スパッタ
法、液晶成長法等の低温成長が好適とされる。
鏡による観察によれば、平均約６００Å程度の径の孔が
形成されており、その密度は単結晶Ｓｉに比べると、半
分以下になるにもかかわらず、その単結晶性は維持され
ており、多孔質層の上部へ単結晶Ｓｉ層をエピタキシャ
ル成長させることも可能である。ただし、１０００℃以
上では、内部の孔の再配列が起こり、増速エッチングの
特性が損なわれる。このため、Ｓｉ層のエピタキシャル
成長には、分子線エピタキシャル成長法、プラズマＣＶ
Ｄ法、熱ＣＶＤ法、光ＣＶＤ法、バイアス・スパッタ
法、液晶成長法等の低温成長が好適とされる。
【００１１】ここでＰ型Ｓｉを多孔質化した後に単結晶
層をエピタキシャル成長させる方法について説明する。
層をエピタキシャル成長させる方法について説明する。
【００１２】先ず、Ｓｉ単結晶基体を用意し、それをＨ
Ｆ溶液を用いた陽極化成法によって、多孔質化する。単
結晶Ｓｉの密度は２．３３ｇ／ｃｍ3 であるが、多孔質
Ｓｉ基体の密度はＨＦ溶液濃度を２０〜５０重量％に変
化させることで、０．６〜１．１ｇ／ｃｍ3 に変化させ
ることができる。この多孔質層は下記の理由により、Ｐ
型Ｓｉ基体に形成され易い。
Ｆ溶液を用いた陽極化成法によって、多孔質化する。単
結晶Ｓｉの密度は２．３３ｇ／ｃｍ3 であるが、多孔質
Ｓｉ基体の密度はＨＦ溶液濃度を２０〜５０重量％に変
化させることで、０．６〜１．１ｇ／ｃｍ3 に変化させ
ることができる。この多孔質層は下記の理由により、Ｐ
型Ｓｉ基体に形成され易い。
【００１３】多孔質Ｓｉは半導体の電解研磨の研究過程
において発見されたものであり、陽極化成におけるＳｉ
の溶解反応において、ＨＦ溶液中のＳｉの陽極反応には
正孔が必要であり、その反応は、次のように示される。
において発見されたものであり、陽極化成におけるＳｉ
の溶解反応において、ＨＦ溶液中のＳｉの陽極反応には
正孔が必要であり、その反応は、次のように示される。
【００１４】 Ｓｉ＋２ＨＦ＋（２−ｎ）ｅ+ →ＳｉＦ2 ＋２Ｈ+ ＋ｎｅ- ＳｉＦ2 ＋２ＨＦ→ＳｉＦ4 ＋Ｈ2 ＳｉＦ4 ＋２ＨＦ→Ｈ2 ＳｉＦ6 又は、 Ｓｉ＋４ＨＦ＋（４−λ）ｅ+ →ＳｉＦ4 ＋４Ｈ+ ＋λｅ- ＳｉＦ4 ＋２ＨＦ→Ｈ2 ＳｉＦ6 ここで、ｅ+ 及び、ｅ- はそれぞれ、正孔と電子を表し
ている。また、ｎ及びλはそれぞれＳｉ１原子が溶解す
るために必要な正孔の数であり、ｎ＞２又は、λ＞４な
る条件が満たされた場合に多孔質Ｓｉが形成されるとし
ている。
ている。また、ｎ及びλはそれぞれＳｉ１原子が溶解す
るために必要な正孔の数であり、ｎ＞２又は、λ＞４な
る条件が満たされた場合に多孔質Ｓｉが形成されるとし
ている。
【００１５】以上のことから、正孔の存在するＰ型Ｓｉ
は、多孔質化され易いと言える。
は、多孔質化され易いと言える。
【００１６】一方、高濃度Ｎ型Ｓｉも多孔質化されうる
ことが報告されているおり、従って、Ｐ型、Ｎ型の別に
こだわらずに多孔質化を行うことができる。
ことが報告されているおり、従って、Ｐ型、Ｎ型の別に
こだわらずに多孔質化を行うことができる。
【００１７】また、多孔質層はその内部に大量の空隙が
形成されているために、密度が半分以下に減少する。そ
の結果、体積に比べて表面積が飛躍的に増大するため、
その化学エッチング速度は、通常の単結晶層のエッチン
グ速度に比べて著しく増速される。
形成されているために、密度が半分以下に減少する。そ
の結果、体積に比べて表面積が飛躍的に増大するため、
その化学エッチング速度は、通常の単結晶層のエッチン
グ速度に比べて著しく増速される。
【００１８】単結晶Ｓｉを陽極化成によって多孔質化す
る条件を以下に示す。尚、陽極化成によって形成する多
孔質Ｓｉの出発材料は、単結晶Ｓｉに限定されるもので
はなく、他の結晶構造のＳｉでも可能である。
る条件を以下に示す。尚、陽極化成によって形成する多
孔質Ｓｉの出発材料は、単結晶Ｓｉに限定されるもので
はなく、他の結晶構造のＳｉでも可能である。
【００１９】 印加電圧： ２．６（Ｖ） 電流密度： ３０（ｍＡ・ｃｍ-2） 陽極化成溶液： ＨＦ：Ｈ2 Ｏ：Ｃ2 Ｈ5 ＯＨ＝１：
１：１ 時間： ２．４（時間） 多孔質Ｓｉの厚み： ３００（μｍ） Ｐｏｒｏｓｉｔｙ： ５６（％） このようにして形成した多孔質化Ｓｉ基体の上にＳｉを
エピタキシャル成長させて単結晶Ｓｉ薄膜を形成する。
単結晶Ｓｉ薄膜の厚さは好ましくは５０μｍ以下、さら
に好ましくは２０μｍ以下である。
１：１ 時間： ２．４（時間） 多孔質Ｓｉの厚み： ３００（μｍ） Ｐｏｒｏｓｉｔｙ： ５６（％） このようにして形成した多孔質化Ｓｉ基体の上にＳｉを
エピタキシャル成長させて単結晶Ｓｉ薄膜を形成する。
単結晶Ｓｉ薄膜の厚さは好ましくは５０μｍ以下、さら
に好ましくは２０μｍ以下である。
【００２０】次に上記単結晶Ｓｉ薄膜表面を酸化した
後、最終的に基板を構成することになる基体を用意し、
単結晶Ｓｉ表面の酸化膜と上記基体を貼り合わせる。或
いは新たに用意した単結晶Ｓｉ基体の表面を酸化した
後、上記多孔質Ｓｉ基体上の単結晶Ｓｉ層と貼り合わせ
る。この酸化膜を基体と単結晶Ｓｉ層の間に設ける理由
は、例えば基体としてガラスを用いた場合、Ｓｉ活性層
の下地界面により発生する界面準位は上記ガラス界面に
比べて、酸化膜界面の方が準位を低くできるため、電子
デバイスの特性を、著しく向上させることができるため
である。さらに、後述する選択エッチングにより多孔質
Ｓｉ気体をエッチング除去した単結晶Ｓｉ薄膜のみを新
しい基体に貼り合わせても良い。貼り合わせはそれぞれ
の表面を洗浄後に室温で接触させるだけでファン デル
ワールス力で簡単には剥すことができない程充分に密
着しているが、これをさらに２００〜９００℃、好まし
くは６００〜９００℃の温度で窒素雰囲気下熱処理し完
全に貼り合わせる。
後、最終的に基板を構成することになる基体を用意し、
単結晶Ｓｉ表面の酸化膜と上記基体を貼り合わせる。或
いは新たに用意した単結晶Ｓｉ基体の表面を酸化した
後、上記多孔質Ｓｉ基体上の単結晶Ｓｉ層と貼り合わせ
る。この酸化膜を基体と単結晶Ｓｉ層の間に設ける理由
は、例えば基体としてガラスを用いた場合、Ｓｉ活性層
の下地界面により発生する界面準位は上記ガラス界面に
比べて、酸化膜界面の方が準位を低くできるため、電子
デバイスの特性を、著しく向上させることができるため
である。さらに、後述する選択エッチングにより多孔質
Ｓｉ気体をエッチング除去した単結晶Ｓｉ薄膜のみを新
しい基体に貼り合わせても良い。貼り合わせはそれぞれ
の表面を洗浄後に室温で接触させるだけでファン デル
ワールス力で簡単には剥すことができない程充分に密
着しているが、これをさらに２００〜９００℃、好まし
くは６００〜９００℃の温度で窒素雰囲気下熱処理し完
全に貼り合わせる。
【００２１】さらに、上記の貼り合わせた２枚の基体全
体にＳｉ3 Ｎ4 層をエッチング防止膜として堆積し、多
孔質Ｓｉ基体の表面上のＳｉ3 Ｎ4 層のみを除去する。
このＳｉ3 Ｎ4 層の代わりにアピエゾンワックスを用い
ても良い。この後、多孔質Ｓｉ基体を全部エッチング等
の手段で除去することにより薄膜単結晶Ｓｉ層を有する
半導体基板が得られる。
体にＳｉ3 Ｎ4 層をエッチング防止膜として堆積し、多
孔質Ｓｉ基体の表面上のＳｉ3 Ｎ4 層のみを除去する。
このＳｉ3 Ｎ4 層の代わりにアピエゾンワックスを用い
ても良い。この後、多孔質Ｓｉ基体を全部エッチング等
の手段で除去することにより薄膜単結晶Ｓｉ層を有する
半導体基板が得られる。
【００２２】この多孔質Ｓｉ基体のみを無電解湿式エッ
チングする選択エッチング法についていて説明する。
チングする選択エッチング法についていて説明する。
【００２３】結晶Ｓｉに対してはエッチング作用を持た
ず、多孔質Ｓｉのみを選択エッチング可能なエッチング
液としては、弗酸、フッ化アンモニウム（ＮＨ4 Ｆ）や
フッ化水素（ＨＦ）等バッファード弗酸、過酸化水素水
を加えた弗酸又はバッファード弗酸の混合液、アルコー
ルを加えた弗酸又はバッファード弗酸の混合液、過酸化
水素水とアルコールとを加えた弗酸又はバッファード弗
酸の混合液が好適に用いられる。これらの溶液に貼り合
わせた基板を湿潤させてエッチングを行う。エッチング
速度は弗酸、バッファード弗酸、過酸化水素水の溶液濃
度及び温度に依存する。過酸化水素水を添加することに
よって、Ｓｉの酸化を増速し、反応速度を無添加に比べ
て増速することが可能となり、さらに過酸化水素水の比
率を変えることにより、その反応速度を制御することが
できる。またアルコールを添加することにより、エッチ
ングによる反応生成気体の気泡を、瞬時にエッチング表
面から攪拌することなく除去でき、均一に且つ効率よく
多孔質Ｓｉをエッチングすることができる。
ず、多孔質Ｓｉのみを選択エッチング可能なエッチング
液としては、弗酸、フッ化アンモニウム（ＮＨ4 Ｆ）や
フッ化水素（ＨＦ）等バッファード弗酸、過酸化水素水
を加えた弗酸又はバッファード弗酸の混合液、アルコー
ルを加えた弗酸又はバッファード弗酸の混合液、過酸化
水素水とアルコールとを加えた弗酸又はバッファード弗
酸の混合液が好適に用いられる。これらの溶液に貼り合
わせた基板を湿潤させてエッチングを行う。エッチング
速度は弗酸、バッファード弗酸、過酸化水素水の溶液濃
度及び温度に依存する。過酸化水素水を添加することに
よって、Ｓｉの酸化を増速し、反応速度を無添加に比べ
て増速することが可能となり、さらに過酸化水素水の比
率を変えることにより、その反応速度を制御することが
できる。またアルコールを添加することにより、エッチ
ングによる反応生成気体の気泡を、瞬時にエッチング表
面から攪拌することなく除去でき、均一に且つ効率よく
多孔質Ｓｉをエッチングすることができる。
【００２４】バッファード弗酸中のＨＦ濃度は、エッチ
ング液に対して、好ましくは１〜９５重量％、より好ま
しくは１〜８５重量％、さらに好ましくは１〜７０重量
％の範囲で設定され、バッファード弗酸中のＮＨ4 Ｆ濃
度は、エッチング液に対して、好ましくは１〜９５重量
％、より好ましくは５〜９０重量％、さらに好ましくは
５〜８０重量％の範囲で設定される。
ング液に対して、好ましくは１〜９５重量％、より好ま
しくは１〜８５重量％、さらに好ましくは１〜７０重量
％の範囲で設定され、バッファード弗酸中のＮＨ4 Ｆ濃
度は、エッチング液に対して、好ましくは１〜９５重量
％、より好ましくは５〜９０重量％、さらに好ましくは
５〜８０重量％の範囲で設定される。
【００２５】ＨＦ濃度は、エッチング液に対して、好ま
しくは１〜９５重量％、より好ましくは５〜９０重量
％、さらに好ましくは５〜８０重量％の範囲で設定され
る。
しくは１〜９５重量％、より好ましくは５〜９０重量
％、さらに好ましくは５〜８０重量％の範囲で設定され
る。
【００２６】Ｈ2 Ｏ2 濃度は、エッチング液に対して、
好ましくは１〜９５重量％、より好ましくは５〜９０重
量％、さらに好ましくは１０〜８０重量％で、且つ上記
過酸化水素水の効果を奏する範囲で設定される。
好ましくは１〜９５重量％、より好ましくは５〜９０重
量％、さらに好ましくは１０〜８０重量％で、且つ上記
過酸化水素水の効果を奏する範囲で設定される。
【００２７】アルコール濃度は、エッチング液に対し
て、好ましくは８０重量％、より好ましくは６０重量％
以下、さらに好ましくは４０重量％以下で、且つ上記ア
ルコールの効果を奏する範囲で設定される。
て、好ましくは８０重量％、より好ましくは６０重量％
以下、さらに好ましくは４０重量％以下で、且つ上記ア
ルコールの効果を奏する範囲で設定される。
【００２８】温度は、好ましくは０〜１００℃、より好
ましくは５〜８０℃、さらに好ましくは５〜６０℃の範
囲で設定される。
ましくは５〜８０℃、さらに好ましくは５〜６０℃の範
囲で設定される。
【００２９】本工程に用いられるアルコールはエチルア
ルコールの他、イソプロピルアルコールなど製造工程等
に実用上差し支えなく、さらに上記アルコール添加効果
を望むことのできるアルコールを用いることができる。
ルコールの他、イソプロピルアルコールなど製造工程等
に実用上差し支えなく、さらに上記アルコール添加効果
を望むことのできるアルコールを用いることができる。
【００３０】このようにして得られた半導体基板は、通
常のＳｉウエハーと同等な単結晶Ｓｉ層が平坦にしかも
均一に薄層化されて基板全域に大面積に形成されてい
る。
常のＳｉウエハーと同等な単結晶Ｓｉ層が平坦にしかも
均一に薄層化されて基板全域に大面積に形成されてい
る。
【００３１】この半導体基板の単結晶Ｓｉ層を部分酸化
法或いは島状にエッチングすることにより分離し、不純
物をドープしてｐ或いはｎチャネルトランジスタを形成
する。
法或いは島状にエッチングすることにより分離し、不純
物をドープしてｐ或いはｎチャネルトランジスタを形成
する。
【００３２】
【実施例】以下、実施例により本発明を詳細に説明す
る。
る。
【００３３】（実施例１）図１は本実施例のコンタクト
構造の断面図である。図１において、上述した方法によ
り作成した半導体基板１０上に絶縁膜１１を介して単結
晶Ｓｉ層にＴＦＴが形成され、更に絶縁膜１６を介して
ＩＴＯ膜１８が形成されている。１２〜１５はそれぞれ
ＴＦＴのチャンネル部、ゲート絶縁膜、ゲート電極、ソ
ース・ドレイン領域である。
構造の断面図である。図１において、上述した方法によ
り作成した半導体基板１０上に絶縁膜１１を介して単結
晶Ｓｉ層にＴＦＴが形成され、更に絶縁膜１６を介して
ＩＴＯ膜１８が形成されている。１２〜１５はそれぞれ
ＴＦＴのチャンネル部、ゲート絶縁膜、ゲート電極、ソ
ース・ドレイン領域である。
【００３４】本実施例においてはＩＴＯ１８中の酸素が
ソースドレイン領域１５まで拡散しない様に、ソースド
レイン領域１５とＩＴＯ膜１８の接触部にバリアメタル
としてＴａ層１７を設けている。Ｔａ層１７を形成する
ことにより、ＩＴＯ膜１８に含まれる酸素が、後工程の
熱処理によってソース・ドレイン領域１５まで移動し、
コンタクト特性を劣化することを防止できる。
ソースドレイン領域１５まで拡散しない様に、ソースド
レイン領域１５とＩＴＯ膜１８の接触部にバリアメタル
としてＴａ層１７を設けている。Ｔａ層１７を形成する
ことにより、ＩＴＯ膜１８に含まれる酸素が、後工程の
熱処理によってソース・ドレイン領域１５まで移動し、
コンタクト特性を劣化することを防止できる。
【００３５】以下、図２を用いて製造工程の概略を説明
する。
する。
【００３６】図２（ａ）に示す様に半導体基板２０上に
絶縁膜２１を介して単結晶シリコン層２２を島状に形成
する。その後、ゲート絶縁膜２３を形成する。
絶縁膜２１を介して単結晶シリコン層２２を島状に形成
する。その後、ゲート絶縁膜２３を形成する。
【００３７】続いて、図２（ｂ）に示す様に、ゲート電
極２４を形成し、パターニング後、ゲート電極２４をマ
スクとしてソース・ドレイン領域２５をイオン注入、あ
るいはイオンドーピングにより形成した後、層間絶縁膜
２６を形成する。
極２４を形成し、パターニング後、ゲート電極２４をマ
スクとしてソース・ドレイン領域２５をイオン注入、あ
るいはイオンドーピングにより形成した後、層間絶縁膜
２６を形成する。
【００３８】更に、図２（ｃ）に示す様に、ソース・ド
レイン領域２５にドライエッチングを用いてコンタクト
窓開けを行う。続いてＣＶＤ法、またはスパッタ法を用
いてＴａ層２７を形成する。膜厚は５００オングストロ
ーム以上であれば、酸素に対する阻止能は十分である
が、成膜方法等により粒径等が異なることにより１００
０オングストローム以上が望ましい。
レイン領域２５にドライエッチングを用いてコンタクト
窓開けを行う。続いてＣＶＤ法、またはスパッタ法を用
いてＴａ層２７を形成する。膜厚は５００オングストロ
ーム以上であれば、酸素に対する阻止能は十分である
が、成膜方法等により粒径等が異なることにより１００
０オングストローム以上が望ましい。
【００３９】その後、このＴａ層２７をパターニング
し、ＩＴＯを形成する。ＩＴＯはスパッタ法により形成
するのがよい。ＣＶＤ法では、ＩＴＯの酸素含有量によ
り膜特性が変化するため、抵抗値の小さいＩＴＯを形成
するのは困難である。
し、ＩＴＯを形成する。ＩＴＯはスパッタ法により形成
するのがよい。ＣＶＤ法では、ＩＴＯの酸素含有量によ
り膜特性が変化するため、抵抗値の小さいＩＴＯを形成
するのは困難である。
【００４０】ＩＴＯの成膜条件は、基板温度２００℃、
ＡｒとＯ2 （１％）の雰囲気中（１Ｐａ）、３００Ｗの
パワーでスパッタした。
ＡｒとＯ2 （１％）の雰囲気中（１Ｐａ）、３００Ｗの
パワーでスパッタした。
【００４１】（実施例２）Ｔａ１７をＴａＯＮまたはＴ
ａＮとした以外は実施例１と同様にして、コンタクト構
造を製造した。実施例１に比べコンタクト抵抗は更に低
減した。
ａＮとした以外は実施例１と同様にして、コンタクト構
造を製造した。実施例１に比べコンタクト抵抗は更に低
減した。
【００４２】（実施例３）図３は本実施例のコンタクト
構造の断面図である。コンタクトホールを開口した後、
Ａｌ１９とＴａＮ又はＴａＯＮ１７を連続でスパッタし
てパターニング後、ＩＴＯ膜１８を堆積した以外は実施
例１と同様である。
構造の断面図である。コンタクトホールを開口した後、
Ａｌ１９とＴａＮ又はＴａＯＮ１７を連続でスパッタし
てパターニング後、ＩＴＯ膜１８を堆積した以外は実施
例１と同様である。
【００４３】（実施例４）図４は本実施例のコンタクト
構造の断面図である。コンタクトホールを開口した後、
Ａｌ１９とＴａＮ又はＴａＯＮ１７を連続でスパッタし
てパターニング後、層間絶縁膜３０を堆積し、スルーホ
ールを開口した後、ＩＴＯ膜１８を堆積した以外は実施
例１と同様である。
構造の断面図である。コンタクトホールを開口した後、
Ａｌ１９とＴａＮ又はＴａＯＮ１７を連続でスパッタし
てパターニング後、層間絶縁膜３０を堆積し、スルーホ
ールを開口した後、ＩＴＯ膜１８を堆積した以外は実施
例１と同様である。
【００４４】（実施例５）図５は本実施例のコンタクト
構造の断面図である。ＴＦＴ１０２〜１０５をガラス基
板１０１上のポリシリコンで形成した以外は実施例１と
同様である。尚、ＴＦＴ１０２〜１０５をガラス基板１
０１上のアモルファスシリコンで形成しても問題はな
い。更に、実施例２〜４の態様を本実施例に応用可能な
ことは言うまでもない。
構造の断面図である。ＴＦＴ１０２〜１０５をガラス基
板１０１上のポリシリコンで形成した以外は実施例１と
同様である。尚、ＴＦＴ１０２〜１０５をガラス基板１
０１上のアモルファスシリコンで形成しても問題はな
い。更に、実施例２〜４の態様を本実施例に応用可能な
ことは言うまでもない。
【００４５】（実施例６）図６は本実施例のコンタクト
構造の断面図である。図６において、ガラス基板３０１
上にアモルファスシリコンＴＦＴ３０２〜３０５が形成
され、絶縁膜３０６を介してＩＴＯ膜３０８が形成され
ている。３０２〜３０５はそれぞれＴＦＴのチャンネル
層、ゲート絶縁膜、ゲート電極、ソース・ドレイン領域
である。
構造の断面図である。図６において、ガラス基板３０１
上にアモルファスシリコンＴＦＴ３０２〜３０５が形成
され、絶縁膜３０６を介してＩＴＯ膜３０８が形成され
ている。３０２〜３０５はそれぞれＴＦＴのチャンネル
層、ゲート絶縁膜、ゲート電極、ソース・ドレイン領域
である。
【００４６】本実施例においても実施例１と同様に、ソ
ースドレイン領域３０５とＩＴＯ膜３０８の接触部にバ
リアメタルとしてＴａ層３０７を設けている。
ースドレイン領域３０５とＩＴＯ膜３０８の接触部にバ
リアメタルとしてＴａ層３０７を設けている。
【００４７】以下、図７を用いて製造工程の概略を説明
する。
する。
【００４８】図７（ａ）に示す様にガラス基板４０１に
バッファ層としてＳｉＯ2 膜４００をスパッタ法により
堆積する。次にゲート電極４０４を形成し、パターニン
グする。
バッファ層としてＳｉＯ2 膜４００をスパッタ法により
堆積する。次にゲート電極４０４を形成し、パターニン
グする。
【００４９】更に、図７（ｂ）に示す様に、ゲート絶縁
膜４０３、チャネル層４０２、高濃度層を連続して成膜
し、高濃度層をパターニングして、ソース・ドレイン領
域４０５とする。
膜４０３、チャネル層４０２、高濃度層を連続して成膜
し、高濃度層をパターニングして、ソース・ドレイン領
域４０５とする。
【００５０】更に、図７（ｃ）に示す様に、層間絶縁膜
４０６を形成した後、ソース・ドレイン領域４０５にド
ライエッチングを用いてコンタクトホールの開口を行
う。続いてＣＶＤ法、またはスパッタ法を用いてＴａ４
０７を形成した後パターニングし、ＩＴＯを形成する。
ＩＴＯの形成条件は実施例１と同様である。
４０６を形成した後、ソース・ドレイン領域４０５にド
ライエッチングを用いてコンタクトホールの開口を行
う。続いてＣＶＤ法、またはスパッタ法を用いてＴａ４
０７を形成した後パターニングし、ＩＴＯを形成する。
ＩＴＯの形成条件は実施例１と同様である。
【００５１】尚、本実施例においても、実施例２〜４の
態様を応用可能なことは言うまでもない。
態様を応用可能なことは言うまでもない。
【００５２】（実施例７）上記の実施例１〜６のコンタ
クト構造を使用してムービー用ファインダに用いる液晶
ディスプレイ（ＥＶＦ）及びプロジェクタ用として用い
る液晶ディスプレイ（ＰＴＶ）を作成した。ＥＶＦ、Ｐ
ＴＶに本発明を用いることにより、応答特性、階調性が
向上する。
クト構造を使用してムービー用ファインダに用いる液晶
ディスプレイ（ＥＶＦ）及びプロジェクタ用として用い
る液晶ディスプレイ（ＰＴＶ）を作成した。ＥＶＦ、Ｐ
ＴＶに本発明を用いることにより、応答特性、階調性が
向上する。
【００５３】
【発明の効果】以上説明の様に、本発明によれば、４０
０℃以上という高温熱処理を施してもコンタクト値が上
昇せず、良好かつ安定なコンタクト特性を有する半導体
装置を得ることができ、該半導体装置を適用することに
より、画像品質の高い液晶表示装置、光電交換装置を得
ることができる。
０℃以上という高温熱処理を施してもコンタクト値が上
昇せず、良好かつ安定なコンタクト特性を有する半導体
装置を得ることができ、該半導体装置を適用することに
より、画像品質の高い液晶表示装置、光電交換装置を得
ることができる。
【図１】実施例１のコンタクト構造の断面図。
【図２】実施例１のコンタクト構造の概略工程図。
【図３】実施例３のコンタクト構造の断面図。
【図４】実施例４のコンタクト構造の断面図。
【図５】実施例５のコンタクト構造の断面図。
【図６】実施例６のコンタクト構造の断面図。
【図７】実施例６のコンタクト構造の概略工程図。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/784
Claims (3)
- 【請求項１】 ＩＴＯ薄膜とＳｉ領域との間に、少なく
ともＴａ及びＴａ化合物より選ばれる少なくとも一種よ
りなる層を設けたことを特徴とする半導体装置。 - 【請求項２】 Ｔａ及びＴａ化合物より選ばれる少なく
とも一種よりなる層を、ＩＴＯ薄膜と、ＩＴＯ薄膜とＳ
ｉ領域との間に設けられたＡｌ領域との間に設けたこと
を特徴とする請求項１記載の半導体装置。 - 【請求項３】 ＩＴＯ薄膜とＳｉ領域との間に、少なく
ともＴａ及びＴａ化合物より選ばれる少なくとも一種よ
りなる層を設けたことを特徴とする液晶画像表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35855892A JPH06204168A (ja) | 1992-12-28 | 1992-12-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35855892A JPH06204168A (ja) | 1992-12-28 | 1992-12-28 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06204168A true JPH06204168A (ja) | 1994-07-22 |
Family
ID=18459944
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35855892A Withdrawn JPH06204168A (ja) | 1992-12-28 | 1992-12-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06204168A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997043689A1 (en) * | 1996-05-15 | 1997-11-20 | Seiko Epson Corporation | Thin film device having coating film, liquid crystal panel, electronic apparatus and method of manufacturing the thin film device |
| US6821553B2 (en) | 1996-11-25 | 2004-11-23 | Seiko Epson Corporation | Method of manufacturing organic EL element, organic EL element, and organic EL display device |
-
1992
- 1992-12-28 JP JP35855892A patent/JPH06204168A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997043689A1 (en) * | 1996-05-15 | 1997-11-20 | Seiko Epson Corporation | Thin film device having coating film, liquid crystal panel, electronic apparatus and method of manufacturing the thin film device |
| US5989945A (en) * | 1996-05-15 | 1999-11-23 | Seiko Epson Corporation | Thin film device provided with coating film, liquid crystal panel and electronic device, and method for making the thin film device |
| US6593591B2 (en) | 1996-05-15 | 2003-07-15 | Seiko Epson Corporation | Thin film device provided with coating film, liquid crystal panel and electronic device, and method the thin film device |
| US6821553B2 (en) | 1996-11-25 | 2004-11-23 | Seiko Epson Corporation | Method of manufacturing organic EL element, organic EL element, and organic EL display device |
| US6838192B2 (en) | 1996-11-25 | 2005-01-04 | Seiko Epson Corporation | Method of manufacturing organic EL element, organic EL element, and organic EL display device |
| US6863961B2 (en) | 1996-11-25 | 2005-03-08 | Seiko Epson Corporation | Method of manufacturing organic EL element, organic EL element, and organic EL display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0810652B1 (en) | Semiconductor device | |
| JP3191061B2 (ja) | 半導体装置及び液晶表示装置 | |
| JPH05243579A (ja) | 半導体装置 | |
| US5714790A (en) | Semiconductor device with an indium-tin-oxide in contact with a semiconductor or metal | |
| JPH05217821A (ja) | 半導体基板の作製方法 | |
| JPH05206422A (ja) | 半導体装置及びその作製方法 | |
| JP2776276B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH06204168A (ja) | 半導体装置 | |
| JPH05241200A (ja) | 液晶表示装置 | |
| JP2003257968A (ja) | 半導体装置およびその製造方法 | |
| JPH06260644A (ja) | 半導体装置の製造方法 | |
| JP3101779B2 (ja) | 液晶表示装置 | |
| JP3302228B2 (ja) | Ｓｏｉ基板の作製方法 | |
| EP0558055B1 (en) | Semiconductor device comprising an ITO film | |
| JPH05241139A (ja) | 液晶表示装置 | |
| JP3088032B2 (ja) | 半導体装置 | |
| JP3098815B2 (ja) | 液晶表示装置 | |
| JP3128076B2 (ja) | バイポーラトランジスタの製造方法及びそれを用いた半導体装置の製造方法 | |
| JPH05232482A (ja) | 液晶表示装置 | |
| JP3112102B2 (ja) | 半導体装置 | |
| JPH05210115A (ja) | 液晶表示装置 | |
| JP3098810B2 (ja) | 絶縁ゲート型電界効果トランジスタ及びそれを用いた半導体装置 | |
| JP3098811B2 (ja) | 絶縁ゲート型電界効果トランジスタ及びそれを用いた半導体装置 | |
| JP3112101B2 (ja) | 半導体基材の作製方法 | |
| JP3088033B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000307 |