TW202011456A - 磊晶基板及其製造方法 - Google Patents

磊晶基板及其製造方法 Download PDF

Info

Publication number
TW202011456A
TW202011456A TW107130825A TW107130825A TW202011456A TW 202011456 A TW202011456 A TW 202011456A TW 107130825 A TW107130825 A TW 107130825A TW 107130825 A TW107130825 A TW 107130825A TW 202011456 A TW202011456 A TW 202011456A
Authority
TW
Taiwan
Prior art keywords
layer
item
substrate
patent application
epitaxial substrate
Prior art date
Application number
TW107130825A
Other languages
English (en)
Other versions
TWI698912B (zh
Inventor
施英汝
莊志遠
范俊一
徐文慶
Original Assignee
環球晶圓股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 環球晶圓股份有限公司 filed Critical 環球晶圓股份有限公司
Priority to TW107130825A priority Critical patent/TWI698912B/zh
Priority to CN201910509872.3A priority patent/CN110875376B/zh
Priority to US16/513,657 priority patent/US11538681B2/en
Publication of TW202011456A publication Critical patent/TW202011456A/zh
Application granted granted Critical
Publication of TWI698912B publication Critical patent/TWI698912B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/48—Ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0635—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/20—Doping by irradiation with electromagnetic waves or by particle radiation
    • C30B31/22—Doping by irradiation with electromagnetic waves or by particle radiation by ion-implantation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B7/00—Single-crystal growth from solutions using solvents which are liquid at normal temperature, e.g. aqueous solutions
    • C30B7/005—Epitaxial layer growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

一種磊晶基板及其製造方法。所述磊晶基板包括矽基板以及碳化矽層。矽基板具有相對的第一表面與第二表面，其中第一表面為磊晶面。碳化矽層位於矽基板內，且碳化矽層與第一表面之間的距離介於100埃（Å）與500埃之間。

Description

磊晶基板及其製造方法
本發明是有關於一種磊晶技術，且特別是有關於一種磊晶基板及其製造方法。
磊晶（Epitaxy）是指在晶圓上長出新結晶，以形成半導體層的技術。由於以磊晶製程所形成的膜層具有純度高、厚度控制性佳等優點，因此已經廣泛應用於射頻元件或功率元件的製造中。
然而，在磊晶和基板界面常有本身磊晶材料引發自發極化或者因磊晶和基板晶格不匹配引發壓電極化或磊晶層原子擴散至基板，而產生磊晶和基板界面電阻降低（interface loss）的問題。
另外，若是需求的磊晶基板為矽絕緣體（Silicon-on-Insulator，SOI）基板，則於內埋氧化物層（Buried Oxide，BOX）及基板界面處易形成高導電性電荷反轉層或累積層，其會降低基板電阻率且產生寄生功率損失。因此，目前亟需一種能解決上述問題的方案。
本發明提供一種磊晶基板，能解決磊晶和基板界面電阻降低以及寄生功率損失的問題。
本發明另提供一種磊晶基板的製造方法，能製作出解決磊晶和基板界面電阻降低以及寄生功率損失等問題的基板。
本發明的磊晶基板包括矽基板以及碳化矽層。矽基板具有相對的第一表面與第二表面，其中第一表面為磊晶面。碳化矽層位於矽基板內，且碳化矽層與第一表面之間的距離介於100埃（Å）與500埃之間。
在本發明的一實施例中，上述矽基板的第一表面具有單晶結構。
在本發明的一實施例中，上述碳化矽層的厚度介於100埃與4000埃之間。
在本發明的一實施例中，上述矽基板的第一表面的表面粗糙度介於0.1奈米（nm）與0.3奈米之間。
在本發明的一實施例中，上述碳化矽層為單層結構或多層結構。
在本發明的一實施例中，上述多層結構包括第一層與第二層，且第一層位於第二層與第一表面之間。
在本發明的一實施例中，上述第一層與第二層直接接觸。
在本發明的一實施例中，上述第一層不直接接觸第二層。
在本發明的一實施例中，上述第一層與第二層之間的距離介於100埃與500埃之間。
在本發明的一實施例中，上述第一層的碳離子濃度大於所述第二層的碳離子濃度。
在本發明的一實施例中，上述矽基板包括矽絕緣體（SOI）基板。
本發明的磊晶基板的製造方法包括提供具有相對的第一表面與第二表面的矽基板，然後對矽基板的第一表面進行離子佈植製程，以於矽基板內植入碳離子，再進行高溫退火處理，以使碳離子擴散並於矽基板內形成碳化矽層，其中碳化矽層與第一表面之間的距離介於100埃與500埃之間。
在本發明的另一實施例中，上述離子佈植製程的佈植能量介於5 KeV與15 KeV之間。
在本發明的另一實施例中，上述離子佈植製程中的離子注入劑量介於1´1012 cm-2 與5´1015 cm-2 之間。
在本發明的另一實施例中，上述離子佈植製程中的離子注入濃度介於2´1017 cm-3 與2.7´1021 cm-3 之間。
在本發明的另一實施例中，上述高溫退火處理的溫度介於1200度（℃）與1300度之間。
在本發明的另一實施例中，上述高溫退火處理的時間介於5小時與10小時之間。
在本發明的另一實施例中，上述高溫退火處理的氣氛為氬氣、氮氣或其組合。
基於上述，本發明藉由形成碳化矽層於矽基板內部，且控制碳化矽層與第一表面之間的距離介於100埃（Å）與500埃之間，因此可藉由碳化矽層解決在磊晶面因自發或壓電極化而產生的界面電阻降低以及寄生功率損失的問題。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
以下將參考圖式來全面地描述本發明的例示性實施例，但本發明還可按照多種不同形式來實施，且不應解釋為限於本文所述的實施例。在圖式中，為了清楚起見，各區域、部位及層的大小與厚度可不按實際比例繪製。為了方便理解，下述說明中相同的元件將以相同之符號標示來說明。
圖1為依照本發明的第一實施例的一種磊晶基板的剖面示意圖。圖2為製造圖1的磊晶基板的步驟圖。
請參考圖1及圖2，在步驟200中，提供矽基板110。本實施例的矽基板110具有相對的第一表面110a與第二表面110b。矽基板110的材料例如矽、碳化矽或是其他含有矽的材料，但本發明不限於此。在其他實施例中，矽基板110也可以是植入例如碳、氧或氮的矽基板。矽基板110可依後續磊晶需求選用晶向為(111)較佳，但本發明並不限於此。在另一實施例中，矽基板110可為矽絕緣體（SOI）基板。在本實施例中，矽基板110的第一表面110a具有單晶結構，且作為磊晶面。若以磊晶品質佳的觀點來看，矽基板110的第一表面110a的表面粗糙度例如介於0.1奈米與0.3奈米之間。
然後，在步驟202中，對矽基板110的第一表面110a進行離子佈植製程，以於矽基板110內植入碳離子。由於碳離子與矽基板110中的矽原子為同族元素，因此植入碳離子的矽基板110仍可以保有高阻質特性。在本實施例中，離子佈植製程的佈植能量例如小於15 KeV；且以不影響第一表面110a的品質的觀點來看，離子佈植製程的佈植能量例如介於5 KeV與15 KeV之間。在本實施例中，離子佈植製程中的離子注入劑量例如介於1´1012 cm-2 與5´1015 cm-2 之間；離子佈植製程中的離子注入濃度例如介於2´1017 cm-3 與2.7´1021 cm-3 之間。由於碳離子植入矽基板110的能量不高，因此不會影響矽基板110的第一表面110a的結構，進而不會影響之後在第一表面110a的磊晶品質。
隨後，在步驟204中，進行高溫退火處理，以使碳離子擴散，並於矽基板110內形成碳化矽層120，至此大致完成磊晶基板10。在本實施例中，高溫退火處理的溫度例如介於1200度（℃）與1300度之間。高溫退火處理的時間例如介於5小時與10小時之間。高溫退火處理的氣氛例如氬氣、氮氣或其組合，但本發明不限於此。
在步驟204中的高溫退火處理之參數可根據需求作調變，且可藉由參數的不同來控制碳化矽層120與第一表面110a之間的距離d1在100埃（Å）以上，其中較佳的距離介於100埃與500埃之間，更佳的距離介於183埃與499埃之間。舉例來說，上述離子佈植製程的佈植能量如為5 KeV、離子注入劑量如為1´1012 cm-2 、離子注入濃度如為2´1017 cm-3 ，所得到的距離d1約為183埃。另外，上述離子佈植製程的佈植能量如為15 KeV、離子注入劑量如為5´1015 cm-2 、離子注入濃度如為2.7´1021 cm-3 ，所得到的距離d1則約499埃。在本實施例中，碳化矽層120的厚度t例如介於100埃與4000埃之間。
基於上述，藉由接近磊晶面的碳化矽層120，可以改善應用於射頻元件或功率元件的磊晶基板10之絕緣性和散熱性，進而增加元件效能。此外，由於碳化矽層120能產生缺陷以捕捉電子，因此能解決在磊晶面因自發或壓電極化而產生的界面電阻降低的問題，也能解決寄生通道造成元件頻率耗損的問題。
圖3為依照本發明的第二實施例的一種磊晶基板的剖面示意圖。在此必須說明的是，第二實施例沿用圖1的實施例的元件符號與部分內容，其中採用相同或近似的元件符號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。
圖3的實施例與圖1的實施例的區別的特點在於：碳化矽層120為多層結構。
請參考圖3，在本實施例的磊晶基板20中，碳化矽層120為多層結構，其中多層結構包括第一層120a與第二層120b。第一層120a位於第二層120b與第一表面110a之間。在本實施例中，第一層120a與第二層120b直接接觸。在本實施例中，第一層120a的厚度t1與第二層120b的厚度t2分別介於100埃與4000埃之間。第一層120a的厚度t1與第二層120b的厚度t2可以相同或是不相同。第一層120a與第二層120b的碳離子濃度可以相同或是不相同；舉例來說，第一層120a的碳離子濃度若是大於第二層120b的碳離子濃度，能加強元件絕緣性和散熱性。
雖然圖3僅繪示出碳化矽層120的多層結構包括兩層碳化矽層，但本發明不限於此。在其他實施例中，碳化矽層120的多層結構可以包括三層以上的碳化矽層。藉由磊晶基板20包括碳化矽層120，可以改善射頻元件或功率元件的絕緣性和散熱性，增加元件效能。此外，由於碳化矽層120能產生缺陷以捕捉電子，因此能解決在磊晶面因自發或壓電極化而產生的界面電阻降低的問題，也能解決寄生通道造成元件頻率耗損的問題。
在本實施例中，磊晶基板20的製造方法大致與磊晶基板10的製造方法相同。藉由不同的離子佈植製程的佈植能量、離子注入劑量以及離子注入濃度，來形成具有多層結構的碳化矽層120。
圖4為依照本發明的第三實施例的一種磊晶基板的剖面示意圖。在此必須說明的是，圖4的實施例沿用圖3的第二實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。
圖4的實施例與圖3的實施例的區別的特點在於：第一層120a不直接接觸第二層120b。
請參考圖4，在本實施例的磊晶基板30中，第一層120a與第二層120b不直接接觸，且第一層120a與第二層120b之間具有距離d2，其中距離d2例如介於100埃與500埃之間。而且，藉由控制形成第一層120a的離子佈植製程之佈植能量以及形成第二層120b的離子佈植製程的佈植能量的大小，可改變第一層120a與第二層120b的位置，並藉此調整第一層120a與第二層120b之間的距離d2。
雖然圖4僅繪示出碳化矽層120的多層結構包括兩層碳化矽層，但本發明不限於此。第一層120a與第二層120b的碳離子濃度可以相同或是不相同；舉例來說，第一層120a的碳離子濃度若是大於第二層120b的碳離子濃度，能加強元件絕緣性和散熱性。在其他實施例中，碳化矽層120的多層結構可以包括三層以上的碳化矽層。藉由磊晶基板30包括碳化矽層120，可以改善射頻元件或功率元件的絕緣性和散熱性，增加元件效能。此外，由於碳化矽層120能產生缺陷以捕捉電子，因此能解決在磊晶面因自發或壓電極化而產生的界面電阻降低的問題，也能解決寄生通道造成元件頻率耗損的問題。
在本實施例中，磊晶基板30的製造方法大致與磊晶基板10的製造方法相同。在本實施例中，藉由不同的離子佈植製程的佈植能量、離子注入劑量以及離子注入濃度，形成具有多層結構的碳化矽層120。
綜上所述，本發明藉由於矽基板內形成單層或多層的碳化矽層，且碳化矽層與矽基板的第一表面之間的距離介於100埃（Å）與500埃之間，可以在改善射頻元件或功率元件的絕緣性和散熱性的同時，還能夠不影響矽基板的磊晶面品質，以增加元件效能。而且，本發明是將碳離子植入矽基板內，由於碳離子與矽原子為同族元素，所以可使矽基板保有高阻質特性。此外，由於碳化矽層能產生缺陷以捕捉電子，因此能解決在磊晶面（即矽基板的第一表面）因自發或壓電極化而產生的界面電阻降低的問題，也能解決寄生通道造成元件頻率耗損的問題。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10、20、30:磊晶基板110:矽基板110a:第一表面110b:第二表面120:碳化矽層120a:第一層120b:第二層200、202、204:步驟d1、d2:距離t、t1、t2:厚度
圖1為依照本發明的第一實施例的一種磊晶基板的剖面示意圖。 圖2為製造第一實施例的磊晶基板的步驟圖。 圖3為依照本發明的第二實施例的一種磊晶基板的剖面示意圖。 圖4為依照本發明的第三實施例的一種磊晶基板的剖面示意圖。
10:磊晶基板
110:矽基板
110a:第一表面
110b:第二表面
120:碳化矽層
d1:距離
t:厚度

Claims (18)

  1. 一種磊晶基板，包括： 矽基板，具有相對的第一表面與第二表面，其中所述第一表面為磊晶面；以及 碳化矽層，位於所述矽基板內，且所述碳化矽層與所述第一表面之間的距離介於100埃與500埃之間。
  2. 如申請專利範圍第1項所述的磊晶基板，其中所述矽基板的所述第一表面具有單晶結構。
  3. 如申請專利範圍第1項所述的磊晶基板，其中所述碳化矽層的厚度介於100埃與4000埃之間。
  4. 如申請專利範圍第1項所述的磊晶基板，其中所述矽基板的所述第一表面的表面粗糙度介於0.1奈米與0.3奈米之間。
  5. 如申請專利範圍第1項所述的磊晶基板，其中所述碳化矽層為單層結構或多層結構。
  6. 如申請專利範圍第5項所述的磊晶基板，其中所述多層結構包括第一層與第二層，且所述第一層位於所述第二層與所述第一表面之間。
  7. 如申請專利範圍第6項所述的磊晶基板，其中所述第一層與所述第二層直接接觸。
  8. 如申請專利範圍第6項所述的磊晶基板，其中所述第一層不直接接觸所述第二層。
  9. 如申請專利範圍第8項所述的磊晶基板，其中所述第一層與所述第二層之間的距離介於100埃與500埃之間。
  10. 如申請專利範圍第6項所述的磊晶基板，其中所述第一層的碳離子濃度大於所述第二層的碳離子濃度。
  11. 如申請專利範圍第1項所述的磊晶基板，其中所述矽基板包括矽絕緣體（SOI）基板。
  12. 一種製造如申請專利範圍第1~11項中任一項所述的磊晶基板的方法，包括： 提供矽基板，所述矽基板具有相對的第一表面與第二表面； 對所述矽基板的所述第一表面進行離子佈植製程，以於所述矽基板內植入碳離子；以及 進行高溫退火處理，以使所述碳離子擴散並於所述矽基板內形成碳化矽層，其中所述碳化矽層與所述第一表面之間的距離介於100埃與500埃之間。
  13. 如申請專利範圍第12項所述的磊晶基板的製造方法，其中所述離子佈植製程的佈植能量介於5 KeV與15 KeV之間。
  14. 如申請專利範圍第12項所述的磊晶基板的製造方法，其中所述離子佈植製程中的離子注入劑量介於1´1012 cm-2 與5´1015 cm-2 之間。
  15. 如申請專利範圍第12項所述的磊晶基板的製造方法，其中所述離子佈植製程中的離子注入濃度介於2´1017 cm-3 與2.7´1021 cm-3 之間。
  16. 如申請專利範圍第12項所述的磊晶基板的製造方法，其中所述高溫退火處理的溫度介於1200度與1300度之間。
  17. 如申請專利範圍第12項所述的磊晶基板的製造方法，其中所述高溫退火處理的時間介於5小時與10小時之間。
  18. 如申請專利範圍第12項所述的磊晶基板的製造方法，其中所述高溫退火處理的氣氛為氬氣、氮氣或其組合。
TW107130825A 2018-09-03 2018-09-03 磊晶基板及其製造方法 TWI698912B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW107130825A TWI698912B (zh) 2018-09-03 2018-09-03 磊晶基板及其製造方法
CN201910509872.3A CN110875376B (zh) 2018-09-03 2019-06-13 外延基板及其制造方法
US16/513,657 US11538681B2 (en) 2018-09-03 2019-07-16 Epitaxy substrate and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107130825A TWI698912B (zh) 2018-09-03 2018-09-03 磊晶基板及其製造方法

Publications (2)

Publication Number Publication Date
TW202011456A true TW202011456A (zh) 2020-03-16
TWI698912B TWI698912B (zh) 2020-07-11

Family

ID=69640243

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107130825A TWI698912B (zh) 2018-09-03 2018-09-03 磊晶基板及其製造方法

Country Status (3)

Country Link
US (1) US11538681B2 (zh)
CN (1) CN110875376B (zh)
TW (1) TWI698912B (zh)

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353434A (ja) * 2001-05-22 2002-12-06 Sony Corp 固体撮像装置の製造方法
US6784072B2 (en) * 2002-07-22 2004-08-31 International Business Machines Corporation Control of buried oxide in SIMOX
US6831350B1 (en) * 2003-10-02 2004-12-14 Freescale Semiconductor, Inc. Semiconductor structure with different lattice constant materials and method for forming the same
US7247583B2 (en) * 2004-01-30 2007-07-24 Toshiba Ceramics Co., Ltd. Manufacturing method for strained silicon wafer
US7382023B2 (en) * 2004-04-28 2008-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Fully depleted SOI multiple threshold voltage application
TW200803678A (en) * 2006-06-12 2008-01-01 Toppoly Optoelectronics Corp Electronic device, display apparatus, flexible circuit board and fabrication method thereof
EP1901345A1 (en) * 2006-08-30 2008-03-19 Siltronic AG Multilayered semiconductor wafer and process for manufacturing the same
US7867861B2 (en) * 2007-09-27 2011-01-11 Infineon Technologies Ag Semiconductor device employing precipitates for increased channel stress
US20090140351A1 (en) * 2007-11-30 2009-06-04 Hong-Nien Lin MOS Devices Having Elevated Source/Drain Regions
JP2010062219A (ja) 2008-08-04 2010-03-18 Siltronic Ag 炭化シリコンの製造方法
CN102034906A (zh) 2009-09-24 2011-04-27 上海凯世通半导体有限公司 采用离子注入在单晶硅衬底上形成碳化硅薄层的方法
JP5440693B2 (ja) * 2010-04-08 2014-03-12 信越半導体株式会社 シリコンエピタキシャルウエーハ、シリコンエピタキシャルウエーハの製造方法、及び半導体素子又は集積回路の製造方法
DE112011102528T5 (de) * 2010-07-29 2013-06-27 Sumitomo Electric Industries, Ltd. Siliziumkarbid-Substrat, Halbleitervorrichtung und Verfahren zum Herstellen derselben
CN103489779B (zh) * 2012-06-12 2016-05-11 中国科学院微电子研究所 半导体结构及其制造方法
TWI504006B (zh) * 2013-07-09 2015-10-11 Neo Solar Power Corp 具摻雜碳化矽層之結晶矽太陽能電池及其製造方法
US9853133B2 (en) * 2014-09-04 2017-12-26 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity silicon-on-insulator substrate
US9647071B2 (en) * 2015-06-15 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. FINFET structures and methods of forming the same
CN106847672A (zh) 2017-03-03 2017-06-13 上海新傲科技股份有限公司 高击穿电压氮化镓功率材料的外延方法

Also Published As

Publication number Publication date
CN110875376A (zh) 2020-03-10
US11538681B2 (en) 2022-12-27
CN110875376B (zh) 2023-05-02
US20200075328A1 (en) 2020-03-05
TWI698912B (zh) 2020-07-11

Similar Documents

Publication Publication Date Title
US7759228B2 (en) Semiconductor device and method of manufacturing the same
WO2020098401A1 (zh) 一种氧化镓半导体结构及其制备方法
JP3970011B2 (ja) 半導体装置及びその製造方法
US7138292B2 (en) Apparatus and method of manufacture for integrated circuit and CMOS device including epitaxially grown dielectric on silicon carbide
TWI698907B (zh) 貼合式soi晶圓的製造方法
JP4521327B2 (ja) 半導体装置の製造方法
JP2004014856A (ja) 半導体基板の製造方法及び半導体装置の製造方法
JP2006524426A5 (zh)
JP2004103805A (ja) 半導体基板の製造方法、半導体基板及び半導体装置
JP5168990B2 (ja) 半導体基板の製造方法
JP5618063B2 (ja) 半導体装置及びその製造方法
TWI698912B (zh) 磊晶基板及其製造方法
KR20070061374A (ko) 기판상에 적어도 하나의 단결정층을 포함하는 소자의 제조방법
CN107195534B (zh) Ge复合衬底、衬底外延结构及其制备方法
JP7224325B2 (ja) 半導体基板の製造方法及び半導体基板
JP6070487B2 (ja) Ｓｏｉウェーハの製造方法、ｓｏｉウェーハ、及び半導体デバイス
JP3221129B2 (ja) 半導体装置の製法
US8338277B2 (en) Method for manufacturing SOI substrate
JP2004288790A (ja) Ｓｏｉ基板の製造方法及びｓｏｉ基板
JP2005260070A (ja) 半導体ウェハー、及びその製造方法
KR100972605B1 (ko) 실리콘적층 사파이어 박막의 제조방법 및 이에 의하여제조된 실리콘적층 사파이어 박막
JP2005011887A (ja) 高誘電率金属酸化物膜の作製方法、高誘電率金属酸化物膜、ゲート絶縁膜、及び半導体素子
JPH0393220A (ja) 結晶薄膜の形成方法および半導体装置の製造方法
KR20070071995A (ko) Ｓｏｉ 기판을 이용한 게르마늄-온-절연체 기판의 제조방법
JPS607774A (ja) 半導体装置の使用方法