JPS607774A - 半導体装置の使用方法 - Google Patents
半導体装置の使用方法Info
- Publication number
- JPS607774A JPS607774A JP11540683A JP11540683A JPS607774A JP S607774 A JPS607774 A JP S607774A JP 11540683 A JP11540683 A JP 11540683A JP 11540683 A JP11540683 A JP 11540683A JP S607774 A JPS607774 A JP S607774A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor device
- crystal
- silicon
- phase growth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 239000013078 crystal Substances 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims abstract description 11
- 229910052594 sapphire Inorganic materials 0.000 abstract description 11
- 239000010980 sapphire Substances 0.000 abstract description 11
- 239000007790 solid phase Substances 0.000 abstract description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 6
- 238000010438 heat treatment Methods 0.000 abstract description 5
- 150000002500 ions Chemical class 0.000 abstract description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 abstract description 4
- 230000001133 acceleration Effects 0.000 abstract description 3
- 239000010410 layer Substances 0.000 abstract 8
- 239000002344 surface layer Substances 0.000 abstract 1
- 230000001131 transforming effect Effects 0.000 abstract 1
- 229910052710 silicon Inorganic materials 0.000 description 19
- 239000010703 silicon Substances 0.000 description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 17
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 14
- 230000005669 field effect Effects 0.000 description 8
- 229910052757 nitrogen Inorganic materials 0.000 description 7
- 239000007788 liquid Substances 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 239000012071 phase Substances 0.000 description 3
- 239000007789 gas Substances 0.000 description 2
- -1 silicon ions Chemical class 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
- H01L21/86—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body the insulating body being sapphire, e.g. silicon on sapphire structure, i.e. SOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は単結晶絶縁基板上に素子が設けられた半導体装
置の使用方法に関する。
置の使用方法に関する。
一般に半導体装置は、室温（２０℃〜３０℃程度）の状
態で動作されている。絶縁基板上に素子が設けられた半
導体装置、例えばサファイア基板上に設けた半導体装置
においても、動作温度は室温である。しかしそれらの半
導体装置を動作させると熱の発生があるため、半導体装
置が誤動作してしまう可能性がある。従って装置の温度
を室温程度に保っておくために、装置を空冷または水冷
などしている。
態で動作されている。絶縁基板上に素子が設けられた半
導体装置、例えばサファイア基板上に設けた半導体装置
においても、動作温度は室温である。しかしそれらの半
導体装置を動作させると熱の発生があるため、半導体装
置が誤動作してしまう可能性がある。従って装置の温度
を室温程度に保っておくために、装置を空冷または水冷
などしている。
絶縁基板上に素子が設けられた半導体装置のもっとも一
般的な例は、サファイア基板上にシリコンをエピタキシ
ャル成長させ、その上に半導体装置を形成したもので、
ＳＯＳデバイスと呼ばれる。ＳＯＳデバイスはサファイ
ア（Ａｔ２ｏ２）上にシリコンを成長させているため、
その両者間の格子定数の違いにょシミスマッチングが起
とシ、そのミスマツチングに起因しているいろな弊害が
起こる。第１図はｓｏｓ基板を用いたＭＯ８型半導体装
置である。図中１はサファイア基板、２は単結晶シリコ
ン層、３はＣＶＤ酸化膜、４はアルミニウム電極、５は
ダート電極、６はダート酸化膜である。
般的な例は、サファイア基板上にシリコンをエピタキシ
ャル成長させ、その上に半導体装置を形成したもので、
ＳＯＳデバイスと呼ばれる。ＳＯＳデバイスはサファイ
ア（Ａｔ２ｏ２）上にシリコンを成長させているため、
その両者間の格子定数の違いにょシミスマッチングが起
とシ、そのミスマツチングに起因しているいろな弊害が
起こる。第１図はｓｏｓ基板を用いたＭＯ８型半導体装
置である。図中１はサファイア基板、２は単結晶シリコ
ン層、３はＣＶＤ酸化膜、４はアルミニウム電極、５は
ダート電極、６はダート酸化膜である。
このものは、サファイア基板１とシリコン２との間の格
子のミスマツチングにより、シリコン、サファイア界面
近傍のシリコンの結晶性が不規則となｐ、ＭＯ８型電界
効果トランジスタのソース、ドレイン間のリーク電流が
、室温においてバルクシリコンデバイス（通常のシリコ
ン基板を用いたデバイス）のそれに比べ３〜４桁大きい
。これはＭＯ３型半導体集積回路の消費電力の増加の原
因となる。またサファイア上のシリコンは、ミスマツチ
ング、サファイア基板からのアルミニウムなどのオート
ドーピングなどによる多くの結晶欠陥が存在する。ＭＯ
８型電界効果トランジスタの電子または正孔の実効移動
度は、上記欠陥によシ室温において／Ｊルクシリコンデ
バイスのそれの８０％程度となる。これは半導体集積回
路の速度の低下の原因となる。
子のミスマツチングにより、シリコン、サファイア界面
近傍のシリコンの結晶性が不規則となｐ、ＭＯ８型電界
効果トランジスタのソース、ドレイン間のリーク電流が
、室温においてバルクシリコンデバイス（通常のシリコ
ン基板を用いたデバイス）のそれに比べ３〜４桁大きい
。これはＭＯ３型半導体集積回路の消費電力の増加の原
因となる。またサファイア上のシリコンは、ミスマツチ
ング、サファイア基板からのアルミニウムなどのオート
ドーピングなどによる多くの結晶欠陥が存在する。ＭＯ
８型電界効果トランジスタの電子または正孔の実効移動
度は、上記欠陥によシ室温において／Ｊルクシリコンデ
バイスのそれの８０％程度となる。これは半導体集積回
路の速度の低下の原因となる。
このように、室温において単体の５Ｏ８７ｊ／々イスの
リーク電流、実効移動度などはノ４ルクシリコンデバイ
スのそれに比べて劣るため、半導体集積回路の高速性、
低消費電力化に対して妨げとなるものでおる。
リーク電流、実効移動度などはノ４ルクシリコンデバイ
スのそれに比べて劣るため、半導体集積回路の高速性、
低消費電力化に対して妨げとなるものでおる。
上記のようにＳＯＳデバイスは、ノ々ルクシリコンデバ
イスに比ベシリコンエビタキシャル膜中に多くの結晶欠
陥が存在する。その欠陥を改善するため、ＳＯＳエピタ
キシャル膜中へ例えはシリコン、酸素などをイオン注入
して単結晶シリコンをアモルファスシリコン化し、次に
熱処理を行なうと、このような処理を施こさないＳＯＳ
エピタキシャル膜の結晶性に比べ、改善されるという事
実がある。しかし室温でのＭＯ８型電界効果トランジス
タの実効移動度の改善程度は、せいぜい１０〜２０％程
度である。
イスに比ベシリコンエビタキシャル膜中に多くの結晶欠
陥が存在する。その欠陥を改善するため、ＳＯＳエピタ
キシャル膜中へ例えはシリコン、酸素などをイオン注入
して単結晶シリコンをアモルファスシリコン化し、次に
熱処理を行なうと、このような処理を施こさないＳＯＳ
エピタキシャル膜の結晶性に比べ、改善されるという事
実がある。しかし室温でのＭＯ８型電界効果トランジス
タの実効移動度の改善程度は、せいぜい１０〜２０％程
度である。
本発明に上記実情に鑑与てなされたもので、実効移動度
の改善の程度を更に上げ、リーク電流の低減も合わせて
実現可能とする半導体装置の使用方法を提供しようとす
るものである。
の改善の程度を更に上げ、リーク電流の低減も合わせて
実現可能とする半導体装置の使用方法を提供しようとす
るものである。
本発明は上記目的を達成するため、単結晶絶縁基板上に
単結晶半導体層を堆積させ、この単結晶半導体層に対し
て固相成長技術を施こし、この固相成長技術を施こした
単結晶半導体層にＭＯ８型半導体装置を設け、この半導
体装置を絶対温度１７０′に以下の温度範囲で動作させ
るようにしたものである。
単結晶半導体層を堆積させ、この単結晶半導体層に対し
て固相成長技術を施こし、この固相成長技術を施こした
単結晶半導体層にＭＯ８型半導体装置を設け、この半導
体装置を絶対温度１７０′に以下の温度範囲で動作させ
るようにしたものである。
以下図面を参照して本発明の一実施例を説明する。なお
本実施例は第１図のものと対応させた場合の例であるか
ら、対応個所には同て符号を用いる。まず第２図（８３
に示される如くエピタキシャルシリコン膜厚０．３μｍ
のＳＯＳウエノ１上に、例えばシリコンイオンＳｔ＋を
、加速電圧１９０ｋＶ。
本実施例は第１図のものと対応させた場合の例であるか
ら、対応個所には同て符号を用いる。まず第２図（８３
に示される如くエピタキシャルシリコン膜厚０．３μｍ
のＳＯＳウエノ１上に、例えばシリコンイオンＳｔ＋を
、加速電圧１９０ｋＶ。
ドーズ量Ｉ Ｘ １０ ７ｃｍ２でイオン注入する。こ
れはシリコン、サファイア界面近傍のシリコンを、適当
なアモルファスシリコン７化するためのイオン注入であ
る。次に１０００℃、２０分、窒素中で熱処理を行ない
、査結晶化を実現する。更にシリコンイオンＳｔ＋を、
加速電圧１００ ｋＶ 、ドーズ量２ Ｘ １０ ７ｃ
ｍ２でイオン注入する（第２図（ｂ） ）。これはシリ
コン２の上部をアモルファスシリコン化するためのイオ
ン注入である。次に１０００℃、２０分、窒素中で熱処
理を行なって再結晶化を実現し、ＳＯ８のエピタキシャ
ルシリコン全体の結晶性を改善する（固相成長技術）。
れはシリコン、サファイア界面近傍のシリコンを、適当
なアモルファスシリコン７化するためのイオン注入であ
る。次に１０００℃、２０分、窒素中で熱処理を行ない
、査結晶化を実現する。更にシリコンイオンＳｔ＋を、
加速電圧１００ ｋＶ 、ドーズ量２ Ｘ １０ ７ｃ
ｍ２でイオン注入する（第２図（ｂ） ）。これはシリ
コン２の上部をアモルファスシリコン化するためのイオ
ン注入である。次に１０００℃、２０分、窒素中で熱処
理を行なって再結晶化を実現し、ＳＯ８のエピタキシャ
ルシリコン全体の結晶性を改善する（固相成長技術）。
このような技術によって改善されたＳＯＳウェハを用い
て、第３図の如く通常のＳＯ８型ＭＯ８構成の電界効果
トランジスタを製作する。
て、第３図の如く通常のＳＯ８型ＭＯ８構成の電界効果
トランジスタを製作する。
上記固相成長技術によって製作されたＭＯ８型電界効果
トランジスタを、例えば第３図の如く液体窒素温度７７
°にの雰囲気８中においてトランジスタを動作させる。
トランジスタを、例えば第３図の如く液体窒素温度７７
°にの雰囲気８中においてトランジスタを動作させる。
図中９はリード線である。ここで液体窒素温度に保つ方
法の一つは、断熱効果のある容器に液体窒素を入れ、そ
の中に半導体装置を入れて電極を容器外へ取り出す。
法の一つは、断熱効果のある容器に液体窒素を入れ、そ
の中に半導体装置を入れて電極を容器外へ取り出す。
半導体装置を冷却する他の方法は、フレオンガス、ヘリ
ウムガスなどを用いた断熱膨張を利用する方法等がある
。
ウムガスなどを用いた断熱膨張を利用する方法等がある
。
しかして室温において、ＳＯ８構成のＮチャンネル型Ｍ
Ｏ８電界効果トランジスタの場合、固相成長技術を施こ
さないトランジスタの実効移動度は５００ ｃｍ２／Ｖ
−ｓｅｃであるが、固相成長技術を施こすと５７０ｃｒ
ｎ２／ｖ・８ｅｅに改善される。この場合の移動度の改
善率は１４チである。次に液体窒素温度中における実効
移動度は、固相成長技術を施こさない場合８４０ｃｒｎ
２／■・ｓｅｅ、施こした場合１３５０ｔｍ２／Ｖ・Ｓ
ｅｅに改善される。この場合の移動度の改善率は４０％
である（第４図）。なお第４図においてＡは′−通常の
ＳＯ８型ＭＯ８電界効果トランジスタの特性、Ｂは同相
成長技術を用いたＳＯ８型ＭＯ８電界効果トランジスタ
の特性である。このように液体窒素温度における固相技
術による実効移動度の改善率は、室温の改善率に比べ２
倍以上となる。また当然の帰結としてンース、ドレイン
間のリーク電流も低下する。
Ｏ８電界効果トランジスタの場合、固相成長技術を施こ
さないトランジスタの実効移動度は５００ ｃｍ２／Ｖ
−ｓｅｃであるが、固相成長技術を施こすと５７０ｃｒ
ｎ２／ｖ・８ｅｅに改善される。この場合の移動度の改
善率は１４チである。次に液体窒素温度中における実効
移動度は、固相成長技術を施こさない場合８４０ｃｒｎ
２／■・ｓｅｅ、施こした場合１３５０ｔｍ２／Ｖ・Ｓ
ｅｅに改善される。この場合の移動度の改善率は４０％
である（第４図）。なお第４図においてＡは′−通常の
ＳＯ８型ＭＯ８電界効果トランジスタの特性、Ｂは同相
成長技術を用いたＳＯ８型ＭＯ８電界効果トランジスタ
の特性である。このように液体窒素温度における固相技
術による実効移動度の改善率は、室温の改善率に比べ２
倍以上となる。また当然の帰結としてンース、ドレイン
間のリーク電流も低下する。
一般に固体中のキャリア移動度を決定する要因は、熱振
動による格子散乱と、不純物の導入による散乱または結
晶性の不均一性に基づく散乱の二つに大別される。同相
成長技術を施こした半導体装置では著しく結晶性が改善
され、バルクシリコンのそれに近づくとされている。し
かし室温におけるキャリアの移動度は、かなシ強く熱振
動による格子散乱に影響を受けているため、結晶性改善
によるキャリア移動度の改善率は低くおさえられている
。しかし半導体装置の動作温度を例えば液体窒素温度程
度まで下けると、格子散乱による影響を受けなくなシ、
むしろ結晶性自体に大きく依存することになる。
動による格子散乱と、不純物の導入による散乱または結
晶性の不均一性に基づく散乱の二つに大別される。同相
成長技術を施こした半導体装置では著しく結晶性が改善
され、バルクシリコンのそれに近づくとされている。し
かし室温におけるキャリアの移動度は、かなシ強く熱振
動による格子散乱に影響を受けているため、結晶性改善
によるキャリア移動度の改善率は低くおさえられている
。しかし半導体装置の動作温度を例えば液体窒素温度程
度まで下けると、格子散乱による影響を受けなくなシ、
むしろ結晶性自体に大きく依存することになる。
この場合固相成長技術を施こした半導体装置では、結晶
性の改善にょシキャリア移動度が増大することになる。
性の改善にょシキャリア移動度が増大することになる。
なお本発明は上記実施例のみに限°られることなく、種
々の応用が可能である。例えば本発明にあっては、１７
０°に以下の温度で同様の実験を行なった場合でも、固
相成長技術を施こしたＳＯＳ型ＭＯ８ｉ界効果トランジ
スタの実効移動度は、同相成長技術を施こさないトラン
ジスタに比べ、７７°ＫＫ＞いて得られた結果と同様の
結果が得られている。
々の応用が可能である。例えば本発明にあっては、１７
０°に以下の温度で同様の実験を行なった場合でも、固
相成長技術を施こしたＳＯＳ型ＭＯ８ｉ界効果トランジ
スタの実効移動度は、同相成長技術を施こさないトラン
ジスタに比べ、７７°ＫＫ＞いて得られた結果と同様の
結果が得られている。
以上説明した如く本発明によれば、動作温度を低温化す
ることによシ、固相成長技術を施こしたＳＯ８型半導体
装置のキャリア移動度が大きく改善され、かつＳＯＳ型
半導体装置の利点を維持するため、より高速、低消費電
力化が実現でき、高性能ＳＯＳ型半導体集積回路の実現
か可能となるものである。
ることによシ、固相成長技術を施こしたＳＯ８型半導体
装置のキャリア移動度が大きく改善され、かつＳＯＳ型
半導体装置の利点を維持するため、より高速、低消費電
力化が実現でき、高性能ＳＯＳ型半導体集積回路の実現
か可能となるものである。
第１図は従来の半導体装置の使用方法を示す断面図、第
２図は本発明の一実施例に用いた半導体装置の製造工程
を示す断面図、第３図は同実施例により得られる半導体
装置の使用方法を示す断面図、第４図は同装置の機能の
実験結果を示すグラフである。 １・・・サファイア基板、２・・・単結晶シリコン層、
３・・・ＣＶＤ酸化膜、４・・・アルミニウム電極、５
・・・ゲート電極、６・・・ゲート酸化膜、７・・・ア
モルファスシリコン層。 出願人代理人 弁理士 鈴 江 武 彦第ａ図 イ；ぎ２図
２図は本発明の一実施例に用いた半導体装置の製造工程
を示す断面図、第３図は同実施例により得られる半導体
装置の使用方法を示す断面図、第４図は同装置の機能の
実験結果を示すグラフである。 １・・・サファイア基板、２・・・単結晶シリコン層、
３・・・ＣＶＤ酸化膜、４・・・アルミニウム電極、５
・・・ゲート電極、６・・・ゲート酸化膜、７・・・ア
モルファスシリコン層。 出願人代理人 弁理士 鈴 江 武 彦第ａ図 イ；ぎ２図
Claims (1)
- 単結晶絶縁基板上に単結晶半導体層を堆積させ、この単
結晶半導体層に対して同相成長技術を施こし、この同相
成長技術を施こした単結晶半導体層にＭＯ８型半導体装
置を設け、この半導体装置を絶対温度１７０°に以下の
温度範囲で動作させることを特徴とする半導体装置の使
用方法０
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11540683A JPS607774A (ja) | 1983-06-27 | 1983-06-27 | 半導体装置の使用方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11540683A JPS607774A (ja) | 1983-06-27 | 1983-06-27 | 半導体装置の使用方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS607774A true JPS607774A (ja) | 1985-01-16 |
Family
ID=14661779
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11540683A Pending JPS607774A (ja) | 1983-06-27 | 1983-06-27 | 半導体装置の使用方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS607774A (ja) |
-
1983
- 1983-06-27 JP JP11540683A patent/JPS607774A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004014856A (ja) | 半導体基板の製造方法及び半導体装置の製造方法 | |
| JPS5856409A (ja) | 半導体装置の製造方法 | |
| JPS63265463A (ja) | 相補性ｍｏｓ集積回路装置の製造方法 | |
| JP2006524426A (ja) | 基板上に歪層を製造する方法と層構造 | |
| JPS607774A (ja) | 半導体装置の使用方法 | |
| JPS60152018A (ja) | 半導体薄膜結晶層の製造方法 | |
| JPH11233440A (ja) | 半導体装置 | |
| JP3093762B2 (ja) | 半導体装置の製造方法 | |
| USH948H (en) | Semiconductor-semiconductor compound insulator-insulator structures | |
| JPH01276617A (ja) | 半導体装置の製造方法 | |
| JPH0281423A (ja) | Ｓｏｉ基板の製造方法 | |
| JPS62235726A (ja) | 半導体装置の製造方法 | |
| JPH0795550B2 (ja) | 半導体装置 | |
| JP3837527B2 (ja) | 歪み半導体単結晶の作製方法 | |
| JPH05299349A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH02170522A (ja) | 半導体装置の製造方法 | |
| JPS59181609A (ja) | 半導体装置の製造方法 | |
| JPH08264791A (ja) | 半導体装置およびその製造方法 | |
| TW202011456A (zh) | 磊晶基板及其製造方法 | |
| JPS6248015A (ja) | 半導体層の固相成長方法 | |
| JPH02100315A (ja) | 結晶質シリコン膜の生成方法 | |
| JPS63136A (ja) | 半導体装置の製造方法 | |
| JPH0570928B2 (ja) | ||
| JPH06120137A (ja) | 単結晶シリコン薄膜の形成方法 | |
| JPH0396279A (ja) | 半導体装置の製造方法 |