KR100972605B1 - 실리콘적층 사파이어 박막의 제조방법 및 이에 의하여제조된 실리콘적층 사파이어 박막 - Google Patents
실리콘적층 사파이어 박막의 제조방법 및 이에 의하여제조된 실리콘적층 사파이어 박막 Download PDFInfo
- Publication number
- KR100972605B1 KR100972605B1 KR1020080025558A KR20080025558A KR100972605B1 KR 100972605 B1 KR100972605 B1 KR 100972605B1 KR 1020080025558 A KR1020080025558 A KR 1020080025558A KR 20080025558 A KR20080025558 A KR 20080025558A KR 100972605 B1 KR100972605 B1 KR 100972605B1
- Authority
- KR
- South Korea
- Prior art keywords
- silicon
- sapphire
- layer
- thin film
- silicon layer
- Prior art date
Links
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 132
- 239000010703 silicon Substances 0.000 title claims abstract description 132
- 229910052594 sapphire Inorganic materials 0.000 title claims abstract description 84
- 239000010980 sapphire Substances 0.000 title claims abstract description 84
- 238000000034 method Methods 0.000 title claims abstract description 74
- 239000010409 thin film Substances 0.000 title claims abstract description 34
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 122
- 238000010438 heat treatment Methods 0.000 claims abstract description 49
- 150000001768 cations Chemical class 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 claims abstract description 20
- 238000002513 implantation Methods 0.000 claims description 18
- 238000005468 ion implantation Methods 0.000 claims description 15
- 238000005229 chemical vapour deposition Methods 0.000 claims description 10
- QLNXTEZOQCZJBA-UHFFFAOYSA-N helium(.1+) Chemical compound [He+] QLNXTEZOQCZJBA-UHFFFAOYSA-N 0.000 claims description 6
- 238000001816 cooling Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 2
- 238000001704 evaporation Methods 0.000 abstract description 5
- 238000010030 laminating Methods 0.000 abstract description 2
- 239000013078 crystal Substances 0.000 description 21
- -1 silicon ions Chemical class 0.000 description 15
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 14
- 239000007789 gas Substances 0.000 description 13
- 229910052739 hydrogen Inorganic materials 0.000 description 11
- 230000000052 comparative effect Effects 0.000 description 10
- 239000012159 carrier gas Substances 0.000 description 9
- 229910052734 helium Inorganic materials 0.000 description 9
- 239000001257 hydrogen Substances 0.000 description 9
- 238000003475 lamination Methods 0.000 description 8
- 239000001307 helium Substances 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- 238000001069 Raman spectroscopy Methods 0.000 description 6
- 238000004458 analytical method Methods 0.000 description 6
- 230000007547 defect Effects 0.000 description 6
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 150000002431 hydrogen Chemical class 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 5
- 229910000077 silane Inorganic materials 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- 229910052786 argon Inorganic materials 0.000 description 4
- VZSRBBMJRBPUNF-UHFFFAOYSA-N 2-(2,3-dihydro-1H-inden-2-ylamino)-N-[3-oxo-3-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)propyl]pyrimidine-5-carboxamide Chemical compound C1C(CC2=CC=CC=C12)NC1=NC=C(C=N1)C(=O)NCCC(N1CC2=C(CC1)NN=N2)=O VZSRBBMJRBPUNF-UHFFFAOYSA-N 0.000 description 3
- AFCARXCZXQIEQB-UHFFFAOYSA-N N-[3-oxo-3-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)propyl]-2-[[3-(trifluoromethoxy)phenyl]methylamino]pyrimidine-5-carboxamide Chemical compound O=C(CCNC(=O)C=1C=NC(=NC=1)NCC1=CC(=CC=C1)OC(F)(F)F)N1CC2=C(CC1)NN=N2 AFCARXCZXQIEQB-UHFFFAOYSA-N 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000001953 recrystallisation Methods 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- YLZOPXRUQYQQID-UHFFFAOYSA-N 3-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)-1-[4-[2-[[3-(trifluoromethoxy)phenyl]methylamino]pyrimidin-5-yl]piperazin-1-yl]propan-1-one Chemical compound N1N=NC=2CN(CCC=21)CCC(=O)N1CCN(CC1)C=1C=NC(=NC=1)NCC1=CC(=CC=C1)OC(F)(F)F YLZOPXRUQYQQID-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000007669 thermal treatment Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052743 krypton Inorganic materials 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052754 neon Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000000348 solid-phase epitaxy Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02592—Microstructure amorphous
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Recrystallisation Techniques (AREA)
Abstract
실리콘적층 사파이어 박막의 제조방법 및 이에 따라 제조된 실리콘적층 사파이어 박막이 제공된다.
본 발명에 따른 실리콘적층 사파이어 박막의 제조방법은 사파이어 기판 상에 실리콘을 적층하는 단계; 상기 실리콘층에 양이온을 주입하여 상기 실리콘 층과 사파이어 기판의 계면에 비정질층을 형성하는 단계; 및 상기 비정질층을 열처리하여 재결정화시키는 단계를 포함하며, 사파이어와 실리콘층 간의 계면특성이 향상되며, 열처리 공정, 특히 급속 열처리 공정에 의하여 실리콘층에 주입된 양이온을 일부 증발 시킬뿐만 아니라, 일부 양이온을 잔존시킴으로써 매우 우수한 전류 특성을 갖는 실리콘적층 사파이어의 제조가 가능하다.
Description
본 발명은 실리콘적층 사파이어 박막의 제조방법 및 이에 의하여 제조된 실리콘적층 사파이어 박막에 관한 것으로, 더욱 상세하게는 사파이어와 실리콘층간의 계면 결함 및 불순물이 현저히 감소된 실리콘적층 사파이어 박막의 제조방법 및 이에 의하여 제조된 실리콘적층 사파이어 박막에 관한 것이다.
실리콘적층 절연체(Silicon on insulator:SOI)는 회로를 형성하는 기판 표면과 하층 사이에 얇은 절연막층이 있기 때문에 기생 용량(parasitic capacitance)이 감소되어 소자의 성능을 높일 수 있는 특징이 있으며, 같은 전압에서 동작 속도를 빠르게 할 수 있고, 같은 속도에서 전원 전압을 낮게 할 수 있다는 특징때문에 차세대 집적회로에서 중요성이 증가되어 주목받고 있는 기술 중에 하나이며, 그중 실리콘적층 사파이어(Silicon on sapphire:SOS)는 SOI 기술중 잘 발달된 기술중에 하나이다.
종래의 SOS 구조는 사파이어(Sapphire A12O3) 기판 상에 에피택시(Epitaxy) 방법으로 단결정 실리콘층을 형성하였는데, 이와 같이 제조된 종래의 SOS 구조는 사파이어와 실리콘간의 격자간 매개변수(Lattice parameter)가 다르기 때문에 상기 사파이어 기판과 그 상부의 단결정 실리콘층과의 계면으로부터 상기 단결정 실리콘층 두께의 절반 정도는 결정성이 없어지게 되며, 그 박막 내에 전위(dislocation), 축척결함(stacking faults), 쌍정(microtwins)과 같은 결정 결함이 상당량이 함유되어 있다. 이러한 결함은 소자의 전송자 이동도를 감소시키고 누설전류가 증가되는 문제점이 있었다.
따라서, 이러한 문제점을 해결하기 위하여, 재결정화(recrystalline), 이중주입(doble implantation), 재성장(double epitaxy) 등 여러 가지 공정(process)이 알려져 있으며, 그 대표적인 공정이 SPE(Solid Phase Epitaxy)공정이다.
SPE 공정은 (i)r-면의 사파이어(1-102)기판위에 CVD법에 의하여 실리콘층을 성장시키는 단계, (ii) 상기 실리콘층에 실리콘 이온을 주입하는 단계, (iii) 주입된 실리콘 이온과 상기 실리콘층을 열처리를 통해 재결정화하는 단계, (iv) 최상부의 thining층을 제거하여 박막화(film thining)하는 단계를 포함한다. 도 1은 종래기술에 의한 SOS 박막의 제조방법에 따른 공정도로서, 종래 기술에 따른 SOS 박막의 제조방법은 (가)단계에서 사파이어(1-102)기판(1)을 사용하여, (나)단계에서 실리콘층(4')을 CVD법으로 성장하고, (다)단계에서 실리콘 이온 주입 및 열처리를 통하여 재결정화를 수행한 후, thining 층(6)을 형성시키고, (라) 단계에서 상기 thining 층(6)을 에칭시켜 제거하는 단계를 포함하며, (다)단계와 (라)단계를 반복하는 단계가 추가될 수 있다.
한편, 재성장법은 상기 SPE 공정을 수행한 후에, 추가적인 Si 층을 더 성장시키는 단계를 포함하며, 이중 주입법은 상기 SPE 공정을 수행한 후에, 2차 Si 이온을 주입하는 단계와 열처리 공정이 더 포함된다.
미국 등록특허공보 제4,177,084호에는 사파이어 기판 상에 단결정 실리콘층을 에픽택셜 증착시키는 단계; 상기 실리콘층 내부의 실리콘과 사파이어의 계면에 실리콘 이온을 상기 실리콘층의 주된 결정축과 평행한 방향으로 주입하여 무정형 실리콘 영역을 형성시키는 단계; 및 상기 기판을 열처리하여 상기 무정형 실리콘을 단결정 실리콘으로 전환시키는 단계를 포함하는 SOS 웨이퍼의 제조방법이 개시되어 있으나, 실리콘층을 이미 형성시킨 다음에 후처리 공정으로서 이온주입을 하기 때문에 실리콘층의 표면의 평탄도가 떨어지는 문제점이 있으며, 열처리 이후에 불순물 등이 최 표면층(thining 층)에 모여있게 되어 상기 최 표면층을 제거하는 추가적인 공정이 필요하다. 또한 실리콘 이온을 이온 주입하는 경우 실리콘 이온에 의한 표면 손상이 발생하거나 또는 격자 구조 내의 실리콘을 치환함으로 인해 무정형 실리콘 영역을 형성하지 못하는 문제가 발생할 수 있다.
한편, 대한민국 등록특허공보 제88-2385호에는 반도체소자의 SOS 구조에 있어서, 공지의 방법으로 사파이어의 위에 실리콘층을 형성한 다음, 그 실리콘층의 위에 SiO2 산화층을 형성하고, 상기 실리콘층의 내부에 질소이온을 주입시킨 뒤 열 처리하여 그 질소이온이 존재하는 부위에 질화실리콘층이 형성되게 한 다음 상기SiO2 산화층을 제거시킨 후, 다시 실리콘층의 위에 일정두께의 Si 단결정층을 성장시켜 새로운 실리콘층을 형성하는 것을 특징으로 하는 반도체 소자의 SOS 구조 개선방법이 개시되어 있으나, 제조공정이 매우 복잡하다는 문제점이 있다.
상기와 같은 종래기술은 여러 단계의 복잡한 과정을 통하여 고품위의 SOS 박막을 얻으려 하지만, Si 성장 단계에서 Si과 사파이어 간의 격자 부적합과 열팽창율 차이로 발생한 결정결함을 근본적으로 해결할 수 없다는 한계가 있으며, 이는 결국 격자부정합에 의한 표면 에너지(surface energy)에 기인하여 성장된 Si 박막의 표면이 거칠게 되고, 이를 해결하기 위하여 기계적 연마 공정 등과 같은 별도의 연마 공정이 요구되는 문제가 있다.
따라서 본 발명이 해결하고자 하는 첫 번째 과제는 사파이어와 실리콘 간의 격자 부정합 등과 같은 문제를 방지하면서도 우수한 전류특성을 가지는 실리콘적층 사파이어 박막의 제조방법을 제공하는 데 있다.
또한 본 발명이 해결하고자 하는 두 번째 과제는 우수한 전류 특성 및 물리적 성질을 갖는 실리콘적층 사파이어 박막을 제공하는 데 있다.
본 발명은 상기 첫 번째 과제를 해결하기 위하여 사파이어 기판 상에 실리콘층을 적층하는 단계; 상기 실리콘층에 양이온을 주입하여 상기 실리콘층과 사파이어 기판의 계면에 비정질층을 형성하는 단계; 및 상기 비정질층을 열처리하여 재결정화시키는 단계를 포함하는 실리콘적층 사파이어의 제조방법을 제공한다.
본 발명에서 상기 실리콘층의 적층은 화학적 증기 증착법(CVD)에 의하여 이루어지며, 상기 양이온은 H+또는 He+이고, 또한 상기 양성자 주입은 플라즈마 이온 주입법에 의하여 실리콘층에 주입된다.
또한 상기 양이온 주입 공정은 50 내지 100keV의 에너지로 1X1015/㎠ 내지 1x1017/㎠의 도즈량으로 수행되며, 상기 비정질층의 열처리는 급속열처리방법에 의하여 진행된다. 이때, 상기 비정질층의 열처리는 500℃ 내지 1500℃ 온도하에서 5분 내지 15분 동안 진행될 수 있으며, 상기 급속열처리 공정에서 가열속도는 15 내 지 20℃/sec이었고, 냉각속도는 1 내지 3℃/sec이다.
본 발명은 상기 두 번째 과제를 해결하기 위하여, 사파이어 기판 및 상기 사파이어 기판 상에 적층된 실리콘층을 포함하며, 상기 실리콘층은 양이온 주입 후 열처리 공정에 의하여 재결정화된 실리콘적층 사파이어 박막을 제공하며, 상기 양이온은 H+또는 He+이다.
본 발명에 따른 실리콘적층 사파이어 제조방법에 의하여 실리콘적층 사파이어를 제조하는 경우 사파이어와 실리콘층 간의 계면특성이 향상되며, 열처리 공정특히 급속 열처리 공정에 의하여 실리콘층에 주입된 양이온을 일부 증발시킬뿐만 아니라, 일부 양이온을 잔존시킴으로써 매우 우수한 전류 특성을 갖는 실리콘적층 사파이오의 제조가 가능하다.
상기 첫 번째 과제를 해결하기 위하여 본 발명은 사파이어 기판 상에 적층된 실리콘층에 양이온을 주입하여 상기 실리콘층과 사파이어 기판의 계면에 비정질층을 형성한 후, 이를 다시 열처리하여 재결정화시키는 순서에 따른 실리콘적층 사파이어 박막의 제조방법을 제공한다.
종래의 기술은 실리콘 성장 단계에서 실리콘과 사파이어 간의 격자 부적합과 열팽창율 차이로 발생한 결정결함을, 복잡한 후처리 공정이나 실리콘 이온을 직접 주입하여 개선하고자 하나, 종래의 어떠한 방법도 결정 결함 등과 같은 문제를 완 전히 제거하지 못하고 있다. 따라서 이러한 종래 기술의 한계를 극복하기 위하여, 본 발명은 양성자 또는 헬륨과 같은 원소의 양이온을 사파이어 기판과 실리콘 간의 계면에 직접 주입한 후, 이를 급속 열처리함으로써, 우수한 결정 특성을 갖는 실리콘층을 달성한다. 즉, 실리콘 이온을 직접 실리콘층에 주입하는 종래 기술의 경우, 주입되는 실리콘 이온 중 일부는 단순히 실리콘 격자의 실리콘 원소로 치환되므로, 충분한 비정질화를 달성하기 어렵고, 그 결과 사파이어상에 적층된 실리콘층은 단결정 실리콘과 비교하여 다소 상이한 결정구조 등을 갖는 문제가 있었다. 하지만, 본 발명의 경우 주입되는 양이온을 일부 증발시킴로써 단결정 실리콘과 동일한 결정 구조의 실리콘층을 형성할 수 있을 뿐만 아니라, 일부 잔존하는 양이온에 의하여 격자 결함 등이 크게 개선될 수 있으므로, 종래 기술에 비하여 매우 우수한 효과를 갖는다. 본 발명에 사용될 수 있는 양이온은 실리콘과 화학적인 반응을 하지 않고 열처리에 의해 기화될 수 있는 원소의 양이온으로서 H, He, Ne, Ar, Kr, Xe 등의 양이온을 사용할 수 있으며, 양이온의 크기가 작은 H와 He의 양이온인 것이 특히 바람직하다.
특히 본 발명에서는 양이온 주입에 따라 비정질화된 실리콘 기판 계면을 500 내지 1500℃의 온도조건으로 열처리하게 되는데, 이때 주입된 양이온이 증발할 뿐만 아니라, 동시에 비정질화된 기판이 단결정화되어 실리콘층과 사파이어층 사이의 격자 부정합이 완화될 수 있다. 만약 상기 온도가 500℃ 미만인 때에는 단결정 실리콘이 성장되지 않고 다결정 또는 비정질 실리콘이 성장하거나, 주입 기체 이온이 증발, 제거되지 못하고 잔존할 가능성이 있고, 만약 1500℃를 초과하는 때에는 과 도한 실리콘 성장률로 고품위 단결정 실리콘층 성장이 어려울 염려가 있다. 상기 열처리 온도 범위 하에서 열처리 시간은 15분 내지 120분 간 실시할 수 있으며, 후술하는 급속 열처리 방법에 의하는 경우가 특히 바람직하다.
또한 본 발명의 일 실시예에서 상기 열처리는 텅스텐-할로겐과 같은 램프로부터 방출되는 광자(Photon)를 이용하여 급속히 결정 구조의 흡수 에너지를 상승시키는 방법인 급속 열처리(Rapid Thermal Annealing, RTA)로 수행한다. 이때, 상기 급속 열처리의 승온 속도와 감온 속도를 각각 15 내지 20℃/sec, 1 내지 3℃/sec로 하는 것이 바람직한데, 만약 상기 급속 열처리의 승온속도가 15℃/sec미만인 경우 과도하게 긴 열처리 공정 진행으로 인하여 양이온의 확산 현상이 발생할 수 있고, 충분한 양이온의 증발을 달성할 수 없다. 또한, 반대로 20℃/sec초과인 경우 기판 등에 손상을 가할 수 있고, 또한 양이온 등의 급속한 증발에 의하여 잔존하는 양이온에 의한 결정구조 향상 효과가 미미할 수 있다. 또한, 냉각속도가 1℃/sec보다 큰 경우, 과도한 열처리 공정에 인하여 양이온 등의 확산이 급격히 진행하여, 본 발명이 목적하는 실리콘층 이외의 사파이어층 등으로 양이온이 확산되어 잔존하는 양이온에 의한 결정구조 향상 효과가 미미할 수 있다. 반대로 3℃/sec를 초과하는 경우 급격한 온도 하강에 의한 소자 결정의 손상 등이 발생할 수 있다.
한편, 본 발명은 기판으로부터 주입된 기체 이온이 보다 용이하게 증발되기 위하여 저압 또는 진공의 압력조건을 제공하며, 본 발명의 일 실시예에서는 2 내지 3 torr이다. 만약 상기 반응압력이 2torr 미만인 때에는 실리콘층의 성장률이 너무 낮고, 3 torr를 초과하는 때에는 최적의 단결정 실리콘층 성장 및 주입 기체의 증 발, 제거가 어려울 수 있다.
본 발명의 일 실시예에서 상기 실리콘층은 사파이어 기판상에 화학적 증기 증착법(CVD)에 의하여 적층되고, 또한 상기 양성자 또는 헬륨 이온과 같은 양이온이 플라즈마 이온 주입법에 의하여 실리콘층에 주입된다. 하지만, 본 발명에 따른 양이온의 주입방법은 본 발명의 효과를 달성하기 위한 일 예일 뿐 본 발명이 이에 제한되지 않는다.
실리콘층의 적층 공정은 사파이어 기판의 열화 세척과정과 실리콘 적층과정으로 나뉜다. 사파이어 기판의 열화 세척과정은 0.5~1.5Torr의 압력과 600~1200℃의 온도하에서 캐리어 가스를 이용하여 5~15분 동안 열처리하는 것이 바람직하며, 0.8~1.2Torr의 압력과 700~1000℃의 온도하에서 5~15분 동안 열처리하는 것이 더욱 바람직하다. 상기 실리콘 적층 공정은 1~5 sccm의 유량을 갖는 실란(SiH4) 등을 포함한 소스가스를 이용하는 것이 바람직하나, 이에 한정되지 않고 실리콘 소스인 임의의 가스를 소스가스로 사용할 수 있다. 또한, 상기 적층 공정은 50~350sccm의 유량을 갖는 수소(H2), 아르곤(Ar), 질소(N2) 등을 포함한 캐리어가스를 사용하는 것이 바람직하며, 100~200sccm의 유량을 갖는 수소(H2)를 포함한 캐리어가스를 이용하는 것이 더욱 바람직하나, 이에 한정되지 않는다.
한편, 상기 적층 공정은 2 스텝 공정으로 수행하는 것이 바람직하다. 이때, 제1 스텝 공정의 조건은 0.5~1.5Torr의 압력과 600~1000℃의 온도하에서 소스가스를 이용하여 30~60분 동안 열처리하는 것이 바람직하며, 0.8~1.2Torr의 압력과 700~900℃의 온도하에서 40~50분 동안 열처리하는 것이 더욱 바람직하다. 상기 제1 스텝 공정은 1~5sccm의 유량을 가지는 실란(SiH4) 등을 포함한 소스가스를 이용하는 것이 바람직하나, 이에 한정되지 않고 실리콘 소스인 임의의 가스를 포함할 수 있다. 또한, 상기 제1 스텝 공정은 50~150sccm의 유량을 가지는 수소(H2), 아르곤(Ar), 질소(N2) 등을 포함한 캐리어 가스를 사용하는 것이 바람직하며, 80~120sccm의 유량을 가지는 수소(H2)를 포함한 캐리어 가스를 이용하는 것이 더욱 바람직하나, 이에 한정되지 않는다.
제2 스텝 공정의 조건은 0.1~0.9 Torr의 압력과 800~1000℃의 온도하에서 소스가스를 이용하여 30~90분 동안 열처리하는 것이 바람직하며, 0.3~0.7Torr의 압력과 850~950℃의 온도하에서 50~70분 동안 열처리하는 것이 더욱 바람직하다. 상기 제2 스텝 공정은 1~5sccm의 유량을 가지는 실란(SiH4) 등을 포함한 소스가스를 이용하는 것이 바람직하나, 이에 한정되지 않고 실리콘 소스인 임의의 가스를 포함할 수 있다. 또한, 상기 제2 스텝 공정은 50~250sccm의 유량을 가지는 수소(H2), 아르곤(Ar), 질소(N2) 등을 포함한 캐리어가스를 사용하는 것이 바람직하며, 100~200sccm의 유량을 가지는 수소(H2)를 포함한 캐리어가스를 이용하는 것이 더욱 바람직하나, 이에 한정되지 않는다. 한편, 제1 스텝 공정과 제2 스텝 공정의 압력은 동일하게 유지되어도 상관이 없다.
본 발명의 일 실시예에서 상기 양이온을 플라즈마 이온주입법에 따라 실리콘 층에 주입하는 경우 50 내지 100keV의 주입에너지로 1X1015/㎠ 내지 1x1017/㎠의 도즈량으로 주입되는 것이 바람직하다. 만약 상기 이온 도즈량 및 주입에너지가 상기 범위 미만인 경우 충분한 비정질화가 달성하기 어렵고, 상기 범위를 초과하는 경우 사파이어 기판의 표면에 물리적인 손상이 발생하는 문제가 있다. 상기 주입에너지와 도즈량은 평균 이온 주입 깊이를 조절할 수 있는 변수로서 양성자(H+)의 평균적인 이온 주입 깊이는 1x1017/㎠의 도즈량과 50keV의 에너지의 경우 약 450㎚이며, 1x1017/㎠의 도즈량과 100keV의 에너지의 경우 약 900㎚이다. 또한, 헬륨 양이온(He+)의 평균적인 이온 주입 깊이는 1x1017/㎠의 도즈량과 50keV의 에너지의 경우 약 330㎚이며, 1x1017/㎠의 도즈량과 100keV의 에너지의 경우 약 670㎚이다.
이하 도면을 이용하여 본 발명에 따른 실리콘적층 사파이어 박막의 제조방법을 보다 상세히 설명한다.
도 2a 내지 2c는 본 발명에 따른 실리콘적층 사파이어 박막의 제조방법을 나타내는 단계도이다.
도 2a를 참조하면, 사파이어 기판(200)상에 실리콘층(210)이 적층되며, 상기 실리콘층의 적층은 하기 설명되는 실시예 1과 같이 화학적 증기 증착법에 의하여 적층될 수 있다. 하지만, 이 경우 실리콘층이 가지는 격자 구조와 사파이어 기판(200)이 가지는 격자 구조가 상이하므로 격자 부정합 등과 같은 문제가 발생한 다.
도 2b를 참조하면, 상기 실리콘층(210) 표면에 양성자 또는 헬륨과 같은 기체의 양이온을 주입하는데, 본 발명의 일 실시예는 양이온의 주입방법으로 플라즈마 이온 스퍼터링을 제공한다. 이때 이온 주입의 에너지 및 주입도즈량은 상술한 범위의 조건이며, 이러한 조건으로 주입되는 상기 양이온은 사파이어 기판(200)과 접하는 실리콘층(210a)을 비정질화시킨다.
도 2c를 참조하면, 상기 비정질층이 형성된 실리콘층을 500 내지 1500℃의 온도조건으로 5분 내지 15분간 급속 열처리하게 되며, 이때의 승온 및 감온 조건은 각각 15 내지 20℃/sec, 1 내지 3℃/sec이다. 즉, 본 발명은 통상적인 가열로에 의한 열처리가 아닌 광자 에너지를 이용하는 급속열처리방법을 사용함으로써, 이러한 급속 열처리공정의 승온 및 감온 조건에 의하여 결정 구조에 영향을 미치지 않는 범위에서 주입된 양이온을 증발시킬 뿐만 아니라, 실리콘층에 양이온을 적절히 잔존시킴으로써 우수한 결정 구조를 달성할 수 있다.
상기 급속 열처리에 의한 효과를 보다 상세히 설명하면, 양이온 주입으로 인하여 형성된 비정질층은 상기 급속 열처리 공정에 의하여 다시 재결정화되어 단결정 실리콘층을 형성하게 된다. 이때 실리콘층과 사파이어 기판 사이의 계면에서 발생하는 격자 부정합 등과 같은 문제가 모두 제거되며, 또한 급속 열처리 공정에 의하여 실리콘층에 주입된 양이온은 일부 기체상태로 증발, 제거됨으로써 우수한 결정 구조의 실리콘 단결정층이 형성될 수 있고, 더 나아가 제거되지 않은 일부 양이온은 단결정 실리콘층에 남아 있는 댕글링 결합과 결합하여 실리콘층의 결정구조를 향상시켜, 우수한 특성의 실리콘 단결정층을 형성할 수 있다.
이하 실시예 및 비교예를 이용하여 본 발명을 보다 상세히 설명한다. 하지만 하기의 실시예 등은 본 발명을 예시하는 것일 뿐 본 발명이 이에 제한되지는 않는다.
실시예
1-1
실리콘 적층
4인치의 직경을 가지는 원형 사파이어 기판에 대하여, 우선 10분간의 열화 세척과정을 거친 후에 실리콘층을 500nm의 두께로 화학적 증기 증착법을 통하여 적층하였다. 구체적인 적층방법은 두가지 스텝으로 진행하였으며, 첫 번째 스텝은 1.0 Torr의 압력과 800℃의 온도하에서 실란(SiH4)을 반응가스(3sccm)로 사용하고 캐리어 가스로서 수소(100sccm)를 사용하여 30분간 적층하였으며, 두 번째 스텝에서는 0.5 Torr의 압력과 900℃의 온도하에서 실란(SiH4)을 반응가스(3sccm)로 사용하고 캐리어 가스로서 수소(150sccm)를 사용하여 60분간 성장시켜 실리콘 적층 공정을 진행하였다.
헬륨 양이온 주입
헬륨 양이온(He+)을 주입에너지 50keV, 도즈량 1x1017/㎠의 조건으로 상기 적층된 실리콘층에 주입하였다.
열처리
1000℃에서 10분 동안 가열로에서 급속열처리방법에 의하여 실리콘층을 열처리하여, 비정질층을 재결정화하였다. 이때 200℃에서 1000℃까지의 승온시의 가열속도는 16.6℃/sec이었고, 다시 1000℃에서 200℃까지 떨어지는데 걸리는 냉각속도는 1.3℃/sec이었다.
실시예
1-2
상기 주입 에너지를 100keV로 한 것을 제외하고는 상기 실시예 1-1과 동일한 방법으로 실리콘적층 사파이어 박막을 제조하였다.
실시예
2-1
헬륨 양이온 대신 양성자를 주입한 것을 제외하고는 실시예 1-1과 동일한 방법으로 실리콘적층 사파이어 박막을 제조하였다.
실시예
2-2
헬륨 양이온 대신 양성자를 주입한 것을 제외하고는 실시예 1-2와 동일한 방법으로 실리콘적층 사파이어 박막을 제조하였다.
비교예
비교예로서 단결정 실리콘(bare Si, 비교예 1) 및 사파이어 기판상에 별도의 이온주입없이 적층된 실리콘층(비교예 2)를 준비하였다.
실험예
1
주입 깊이의 측정
실시예 1-2와 2-2에서 100keV의 주입에너지로 주입된 양성자 및 헬륨 양이온의 주입 깊이를 측정하기 위하여, SRIM2006의 시뮬레이션 툴을 사용하여 주입깊이를 측정하고 그 결과를 도 3에 나타내었다.
도 3을 참조하면, 평균적인 이온의 주입깊이는 실시예 1-2의 경우는 670nm, 실시예 2-2는 900nm였다. 동일한 방법으로 측정한 실시예 1-1과 2-1의 이온주입 깊이는 각각 330nm, 450nm이었다.
실험예
2
라만 분석
도 4a 내지 4c는 각각 실시예 2에서 양성자 이온이 주입된 실리콘 기판을 열처리하기 이전과, 800시간 또는 1000 시간 동안 열처리한 후의 실리콘층에 대한 라만 분석 결과를 나타내는 그래프이다.
도 4a 내지 4c를 참조하면, 열처리 이후 사파이어 기판상에 적층된 실리콘층이 나타내는 라만 피크는 비교예인 실리콘 단결정과 매우 유사한 특성을 나타내는 것을 알 수 있으며, 특히 열처리 시간이 증가하는 동안 피크가 중첩되는 것을 알 수 있다(도 4b 및 4c 참조).
또한 도 5는 본 발명의 실시예 1에 대한 라만 분석 결과를 나타낸다.
도 5를 참조하면, 열처리를 거친 후 실시예 1의 사파이어 기판상에 적층된 실리콘층은 비교예 1의 실리콘 단결정과 매우 유사한 피크 특성을 나타내는 점을 알 수 있다. 이러한 결과로부터 상기 실시예 1에서 주입된 양성자 또는 헬륨 양이온은 실리콘층의 결정구조에 영향을 줄 수 없을 정도의 수준으로 증발한 것으로 추정할 수 있고, 더 나아가 주입된 상기 양성자 또는 헬륨 양이온은 본 발명에 따라 제조된 실리콘층의 결정구조를 가장 이상적인 비교예 1의 단결정 실리콘의 구조와 유사한 형태로 변화시키는 것을 알 수 있다. 이러한 결과는 하기 실험예 3의 전기적 특성 분석을 통하여 더욱 명확히 알 수 있다.
실험예
3
전기적 특성분석
본 발명에 따라 제조된 실시예 1, 2의 실리콘적층 사파이어 박막과 사파이어 기판상에 양이온 주입 없이 종래의 방법에 따라 적층된 실리콘층(비교예 2)에 대한 전류-전압 특성을 분석하여, 그 결과를 도 6에 나타내었다.
도 6을 참조하면, 실시예 1의 실리콘적층 사파이어 박막이 실시예 2의 실리콘적층 사파이어 박막보다 낮은 누설 전류를 나타내는 반면 수소 또는 헬륨 양이온이 주입되지 않은 실리콘적층 사파이어 박막(비교예 2)은 매우 높은 누설 전류를 나타내는 것을 알 수 있다.
이상의 결과로부터 본 발명에 따라 제조된 실리콘적층 사파이어 박막은 매우 우수한 전기적 특성을 나타내는 것을 알 수 있으며, 특히 누설전류에 의한 소자의효율 감소를 방지할 수 있다.
도 1은 종래기술에 의한 실리콘적층 사파이어 박막의 제조방법에 따른 공정도이다.
도 2는 본 발명에 따른 실리콘적층 사파이어 박막의 제조방법에 따른 공정도이다.
도 3은 이온 주입에 따른 이온주입깊이를 나타내는 그래프이다.
도 4a 내지 4b는 본 발명의 실시예 2에 따른 실리콘적층 사파이어 박막의 라만 분석 결과 그래프이다.
도 5는 본 발명의 실시예 1에 따른 실리콘적층 사파이어 박막의 라만 분석 결과 그래프이다.
도 6은 본 발명에 따라 제조된 실리콘적층 사파이어 박막의 전류-전압 특성을 나타내는 그래프이다.
Claims (9)
- 사파이어 기판 상에 실리콘층을 적층하는 단계;상기 실리콘층에 실리콘보다 크기가 작은 양이온을 주입하여 상기 실리콘층과 사파이어 기판의 계면에 비정질층을 형성하는 단계; 및상기 비정질층을 열처리하여 재결정화시키는 단계를 포함하는 실리콘적층 사파이어의 제조방법.
- 제 1항에 있어서,상기 실리콘층의 적층은 화학적 증기 증착법(CVD)에 의하여 이루어지는 것을 특징으로 하는 실리콘적층 사파이어의 제조방법.
- 제 1항에 있어서,상기 양이온은 양성자 또는 헬륨 양이온인 것을 특징으로 하는 실리콘적층 사파이어의 제조방법.
- 제 3항에 있어서,상기 양성자 주입은 플라즈마 이온 주입법에 의하여 수행되는 것을 특징으로 하는 실리콘적층 사파이어의 제조방법.
- 제 1항에 있어서,상기 양이온 주입 공정은 50 내지 100keV의 에너지로 1X1015/㎠ 내지 1x1017/㎠의 도즈량으로 수행하는 것을 특징으로 하는 실리콘적층 사파이어의 제조방법.
- 제 1항에 있어서,상기 비정질층의 열처리는 500 내지 1500℃의 온도에서 5분 내지 15분 동안 급속열처리 공정(RTA)에 의하여 진행되는 것을 특징으로 하는 실리콘적층 사파이어의 제조방법.
- 제 6항에 있어서,상기 급속열처리 공정의 가열속도는 15 내지 20℃/sec이었고, 냉각속도는 1 내지 3℃/sec인 것을 특징으로 하는 실리콘적층 사파이어의 제조방법.
- 사파이어 기판 및 상기 사파이어 기판 상에 적층된 실리콘층을 포함하며, 상기 실리콘층은 양이온 주입 후 열처리 공정에 의하여 재결정화된 것을 특징으로 하는 실리콘적층 사파이어 박막.
- 제 8항에 있어서, 상기 양이온은 양성자 또는 헬륨 양이온인 것을 특징으로 하는 실리콘적층 사파이어 박막.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080025558A KR100972605B1 (ko) | 2008-03-19 | 2008-03-19 | 실리콘적층 사파이어 박막의 제조방법 및 이에 의하여제조된 실리콘적층 사파이어 박막 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080025558A KR100972605B1 (ko) | 2008-03-19 | 2008-03-19 | 실리콘적층 사파이어 박막의 제조방법 및 이에 의하여제조된 실리콘적층 사파이어 박막 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090100135A KR20090100135A (ko) | 2009-09-23 |
| KR100972605B1 true KR100972605B1 (ko) | 2010-07-28 |
Family
ID=41358545
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080025558A KR100972605B1 (ko) | 2008-03-19 | 2008-03-19 | 실리콘적층 사파이어 박막의 제조방법 및 이에 의하여제조된 실리콘적층 사파이어 박막 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100972605B1 (ko) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55146936A (en) * | 1979-05-04 | 1980-11-15 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Treatment of semiconductor film |
| JPS5633821A (en) * | 1979-08-29 | 1981-04-04 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Photoannealing method for semiconductor layer |
| JPH0418757A (ja) * | 1990-05-11 | 1992-01-22 | Fujitsu Ltd | 半導体装置の製造方法 |
-
2008
- 2008-03-19 KR KR1020080025558A patent/KR100972605B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55146936A (en) * | 1979-05-04 | 1980-11-15 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Treatment of semiconductor film |
| JPS5633821A (en) * | 1979-08-29 | 1981-04-04 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Photoannealing method for semiconductor layer |
| JPH0418757A (ja) * | 1990-05-11 | 1992-01-22 | Fujitsu Ltd | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090100135A (ko) | 2009-09-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100578735C (zh) | 半导体层结构以及用于制备半导体层结构的方法 | |
| WO1998058408A1 (fr) | Substrat silicium sur isolant (soi) et procede d'elaboration, dispositif a semi-conducteurs et procede de fabrication | |
| JP2007505477A (ja) | シリコン−オン−インシュレーター構造及びバルク基板に対するＳｉＧｅの堆積 | |
| JPH04133313A (ja) | 半導体作製方法 | |
| JP2006524426A (ja) | 基板上に歪層を製造する方法と層構造 | |
| WO2011016392A1 (ja) | 炭化珪素半導体装置の製造方法 | |
| TW479281B (en) | A silicon-germanium transistor and associated methods | |
| KR100611108B1 (ko) | 박막 형성 방법 | |
| KR100680946B1 (ko) | 반도체 소자의 콘택 플러그 형성방법 | |
| JP2004103805A (ja) | 半導体基板の製造方法、半導体基板及び半導体装置 | |
| JP4511378B2 (ja) | ＳＯＩ基板を用いた単結晶ＳｉＣ層を形成する方法 | |
| TWI484556B (zh) | 在矽基材上形成高生長速率低電阻率的鍺膜之方法（二） | |
| JP5625239B2 (ja) | 貼り合わせウェーハの製造方法 | |
| KR100972605B1 (ko) | 실리콘적층 사파이어 박막의 제조방법 및 이에 의하여제조된 실리콘적층 사파이어 박막 | |
| KR101129513B1 (ko) | 실리콘적층 사파이어 박막의 제조방법 | |
| JP4031021B2 (ja) | 薄膜トランジスタの作製方法 | |
| KR100650715B1 (ko) | 반도체 소자의 콘택 플러그 형성방법 | |
| KR20120132855A (ko) | 실리콘적층 사파이어 박막의 제조방법 | |
| KR100843741B1 (ko) | 실리콘적층 사파이어 박막의 제조방법 | |
| JP4138719B2 (ja) | 絶縁ゲイト型電界効果トランジスタの作製方法 | |
| JP3065528B2 (ja) | 半導体装置 | |
| KR101062290B1 (ko) | 반도체 소자의 콘택 플러그 형성방법 | |
| KR101068150B1 (ko) | 반도체 소자의 콘택 플러그 형성방법 | |
| JP3153202B2 (ja) | 半導体装置の作製方法 | |
| JP4001281B2 (ja) | 絶縁ゲイト型電界効果薄膜トランジスタの作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130722 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20140707 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20150720 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20160628 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20170703 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |