JPH0555359A - Ｓｏｉ型半導体基板およびその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 ＳＯＩ型半導体基板とその製造方法に関し、
結晶欠陥の生じにくいＳＯＩ型半導体基板を提供するこ
とを目的とする。 【構成】 所定温度以上の高温で処理された多結晶半導
体基板と、前記多結晶半導体基板上に配置され、前記所
定温度で応力を緩和できる粘性を示す絶縁物の膜と、前
記絶縁物の膜上に配置された単結晶半導体層とを有す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体基板とその製造
方法に関し、特にＳＯＩ（semiconductor oninsulator
絶縁体上の半導体）型半導体基板とその製造方法に関
する。

【０００２】ＳＯＩ型半導体基板は、誘電体分離された
半導体素子を形成することによる高速性、デバイス用半
導体層を任意の厚さに薄くすることによるソフトエラー
の防止、誘電体分離された電子回路を形成することによ
る誘導雑音の防止等、種々の可能性を有している。しか
しながら、デバイス用半導体層に結晶欠陥を生じやすい
という問題も有している。

【０００３】

【従来の技術】ＳＯＩ型半導体基板には、サファイヤ基
板上に単結晶シリコンを成長させたもの、単結晶シリコ
ン基板上に酸化シリコン膜等の絶縁膜を形成し、その上
に形成した多結晶シリコン膜を単結晶シリコン層に変換
したもの、一対の単結晶シリコン基板を酸化シリコン等
の絶縁膜を介して貼り合わせ、一方のシリコン基板をラ
ッピングして所望の厚さまで薄くしたもの等がある。

【０００４】図２に、従来の技術によるいわゆる貼り合
わせ型ＳＯＩ型半導体基板の製造方法を示す。図２
（Ａ）に示すように、支持用シリコン基板５１とデバイ
ス用シリコン基板５７を準備する。これら一対のシリコ
ン基板のうち、少なくとも一方の表面には酸化シリコン
膜５３を形成しておく。

【０００５】たとえば、単結晶シリコン基板５５の表面
を熱酸化し、厚さ約１μｍの酸化シリコン膜５３を形成
する。このように酸化シリコン膜を形成したシリコン基
板がデバイス用シリコン基板５７を構成しているとす
る。

【０００６】図２（Ｂ）に示すように、支持用シリコン
基板５１とデバイス用シリコン基板５７を重ね合わせ、
酸素雰囲気中で、たとえば約１０００〜１１００℃の高
温で約１時間熱処理し、支持用シリコン基板５１の上に
デバイス用シリコン基板５７を貼り合わせる。

【０００７】その後、デバイス用シリコン基板５７をラ
ッピングして所望の厚さまで薄くすることにより、酸化
シリコン膜５３上に所望の厚さの単結晶シリコン基板５
５ａを残した構造を作成し、ＳＯＩ型半導体基板を得
る。支持用シリコン基板５１は、通常単なる支持用部材
としての役割を果たす。

【０００８】以上説明したように、シリコン基板とシリ
コン基板、またはシリコン基板と酸化シリコン膜等は１
０００℃程度以上の高温で重ね合わせると貼り合わさ
れ、貼り合わせ基板を形成する性質を有する。このよう
な性質を利用し、内部構造を有するシリコン基板を作成
する技術は、ＳＯＩ型半導体基板作成用以外にも用いら
れている。

【０００９】図３は、従来の技術による貼り合わせ型半
導体基板の製造方法を示す。図３（Ａ）に示すように、
ｎ⁺ 型多結晶シリコン基板６１と、ｎ型単結晶シリコン
基板６３とを準備する。このようなシリコン基板は、そ
れぞれインゴットより切り出すことによって準備するこ
とができる。単結晶シリコンインゴットを成長する際、
その一部は多結晶になりやすい。このような部分を利用
することによっても多結晶シリコン基板６１を形成する
ことができる。

【００１０】図３（Ｂ）に示すように、ｎ⁺ 型多結晶シ
リコン基板６１の上に、ｎ型単結晶シリコン基板６３を
重ね合わせ、約３００℃以上の温度で熱処理することに
より、両基板を貼り合わせることができる。このような
技術は、たとえば特開昭６２−１７９１１０号公報等に
開示されている。

【００１１】図３（Ｂ）に示すような構造は、ｎ⁺ 型単
結晶シリコン基板上にｎ^- 型単結晶シリコン層をエピタ
キシャル成長する技術と比べ、同様の性能を有する半導
体ウエハを低製造コストで製造できる利点を有する。

【００１２】

【発明が解決しようとする課題】以上説明したように、
貼り合わせ技術を用いることにより、内部構造を有する
半導体基板を製造できることが知られている。ＳＯＩ型
半導体基板を製造するには、図２に示すような技術によ
り貼り合わせ後、ラッピングを行うことによって薄いデ
バイス用シリコン層を形成している。

【００１３】ところが、貼り合わせの熱処理工程後、ラ
ッピングを行ってデバイス用シリコン基板を薄くする
と、図２（Ｃ）に破線で示すように反りが発生すること
が多い。このような半導体基板の反りは、結晶欠陥に結
びつきやすく、ＳＯＩ型半導体基板の利用を制限するも
のとなる。

【００１４】本発明の目的は、結晶欠陥の生じにくいＳ
ＯＩ型半導体基板を提供することである。本発明の他の
目的は、結晶欠陥の生じにくいＳＯＩ型半導体基板の製
造方法を提供することである。

【００１５】

【課題を解決するための手段】本発明のＳＯＩ型半導体
基板は、所定温度以上の高温で処理された多結晶半導体
基板と、前記多結晶半導体基板上に配置され、前記所定
温度で応力を緩和できる粘性を示す絶縁物の膜と、前記
絶縁物の膜上に配置された単結晶半導体層とを有する。

【００１６】

【作用】所定温度以上の高温で処理された多結晶半導体
基板は、所定温度までの熱処理に対して熱的に非常に安
定である性質を有する。貼り合わせ温度を所定温度とす
ると、このような多結晶半導体基板は貼り合わせ工程に
おいても熱的に安定である。

【００１７】さらに、絶縁物の膜は、高温で粘性を示
し、応力を緩和できる性質を有する。多結晶半導体基板
と短結晶半導体基板の間に応力が発生する場合、その応
力を緩和できる。

【００１８】このため、単結晶半導体層は、高温の熱処
理工程によっても多結晶半導体基板側から応力をうける
ことが少ない。応力が少ないため、発生する結晶欠陥が
少ない。

【００１９】また、絶縁物の膜はその性質上、転位を伝
達する性質がきわめて低い。このため、基板裏面側から
表面側に結晶欠陥を伝達することが少ない。

【００２０】

【実施例】図１に、本発明の基本的実施例によるＳＯＩ
型半導体基板を概略的に示す。多結晶シリコン等で形成
された多結晶半導体基板１の上に、酸化シリコン、窒化
シリコン等の絶縁物の膜２が配置されており、その上に
単結晶シリコン等の単結晶半導体層３が配置されてい
る。

【００２１】たとえば、多結晶半導体基板１は、物理的
支持力を与えるための厚さ数百μｍの多結晶シリコン層
で形成され、絶縁物の膜２はたとえば厚さ１μｍ程度の
酸化シリコンの膜で形成され、単結晶半導体層３はたと
えば厚さ数μｍ以下の単結晶シリコン層で形成される。

【００２２】多結晶シリコンは、温度を上げていくと、
次第にその配向およびグレインサイズが変化する。温度
が高いほどグレインは成長し、グレインサイズは大きく
なる。

【００２３】多結晶半導体基板１は、少なくとも貼り合
わせ温度よりも高い温度で予め熱処理されたものであ
り、そのため貼り合わせ熱工程において影響を受けにく
い。貼り合わせ温度はたとえば１０００〜１１００℃で
ある。また、貼り合わせ工程後の酸化工程等において
も、加熱温度が予め熱処理された温度よりも低い場合に
は、影響を受けることが少ない。

【００２４】さらに、絶縁物の膜２は貼り合わせ温度で
ある１０００℃程度以上の高温において粘性を示すよう
になり、応力が働いたときその応力を緩和する性質を有
する。

【００２５】このため、多結晶半導体基板１側から単結
晶半導体層３側に働く応力自身が小さく、さらにその応
力は絶縁物の膜２によって吸収される。このため、単結
晶半導体層３は応力を受けることが少なく、このため、
結晶欠陥を生じることが少ない。

【００２６】以下、より具体的な構造をその製造方法と
共に説明する。図４は、本発明の実施例によるＳＯＩ型
半導体基板の製造方法を示す。まず、図４（Ａ）に示す
ように、下地基板を準備する。単結晶シリコン基板７の
表面に、熱酸化、ＣＶＤ等により酸化シリコン膜９を形
成し、下地基板６を作成する。なお、このような表面に
絶縁膜を形成したシリコン基板の代わりに絶縁物で形成
された絶縁基板を用いることもできる。

【００２７】次に、図４（Ｂ）に示すように、このよう
に準備した下地基板６の上に、たとえば約１２００℃程
度の高温で多結晶シリコン層１１をＣＶＤにより堆積す
る。このように高温で成長した多結晶シリコンは、数百
度程度の温度で成長した通常の多結晶シリコンと比べ、
グレインサイズが大きく、熱的に安定な性質を有する。

【００２８】続いて、この多結晶シリコン層１１形成温
度よりも高い温度、たとえば約１３００℃の熱処理を、
たとえば約２時間行う。この処理により、多結晶シリコ
ンのグレイン成長をより確実に行い、熱的に安定させ
る。

【００２９】このような熱処理により、一般的に積層構
造内に応力が生じ、基板は図に示すように反りを示す。
このように反りを生じた基板を表面側および裏面側から
ラッピングし、図４（Ｃ）に示すように平坦な表面を有
する多結晶シリコン層１１ａを形成する。このようにし
て得た多結晶シリコン層１１ａは、応力が開放されされ
ており、表面が平坦でアニール温度程度の高温まで熱的
にも安定な性質を有する。

【００３０】図４（Ｄ）に示すように、以上のようにし
て作成した平坦な多結晶シリコン層１１ａの上に、シリ
コン基板１３表面上に酸化シリコン膜１５を厚さ約１μ
ｍ程度形成したデバイス用シリコン基板１７を貼り合わ
せる。

【００３１】この貼り合わせ工程は、多結晶シリコン層
１１ａの上にデバイス用シリコン基板１７の酸化シリコ
ン膜１５側を重ね合わせ、酸素雰囲気中で１０００〜１
１００℃程度の高温に、約１時間程度保持することによ
って行われる。

【００３２】この貼り合わせ温度は、図４（Ｂ）に示し
たアニール温度よりも低く、多結晶シリコン層１１ａは
安定な状態を保つ。さらに、貼り合わせ温度においては
酸化シリコン膜１５は粘性を有するようになり、応力が
発生してもその応力を吸収する性質を示す。したがっ
て、貼り合わせ工程によってシリコン基板１３に応力が
影響することは少ない。

【００３３】その後、図４（Ｅ）に示すように、デバイ
ス用シリコン基板１７のシリコン基板１３側からラッピ
ングを行い、所望の厚さのシリコン基板１３ａを形成す
る。このようにして、結晶欠陥の少ないシリコン基板１
３ａが酸化シリコン膜１５を介して、多結晶シリコン層
１１ａの上に形成されたＳＯＩ型半導体基板が作成され
る。

【００３４】多結晶シリコンの成長温度、アニール温度
は上述の値に限定されないが、少なくとも貼り合わせ温
度程度以上の熱処理を含むことが重要である。多結晶シ
リコン成長とアニールを連続して行ってもよい。

【００３５】以上の実施例においては、多結晶シリコン
基板を図４（Ａ）、（Ｂ）、（Ｃ）の工程を経て作成し
たが、多結晶シリコンインゴットから多結晶シリコンウ
エハを切出し、１０００℃以上の熱処理を１時間以上施
すことにより、同様の多結晶シリコン基板を得てもよ
い。

【００３６】また、多結晶シリコン基板と単結晶シリコ
ン基板の間に酸化シリコン膜を介在させる構造を示した
が、酸化シリコン膜の代わりに窒化シリコン膜等の他の
絶縁膜を用いることも可能である。

【００３７】ＳＯＩ型半導体基板の支持用基板として多
結晶半導体を用いると、ウエハ裏面より不純物等によっ
て結晶欠陥が生じても多結晶半導体内の結晶粒界が結晶
欠陥の進行を防止するため、ウエハ裏面の欠陥がウエハ
表面側に及ぼす影響は少ない。

【００３８】このように作成したＳＯＩ型半導体基板の
単結晶半導体基板１３ａに、半導体素子を作成すること
により、高集積度のＳＯＩ型半導体装置を作成すること
が可能となる。

【００３９】転位が発生している、または転位が発生し
ていなくても応力が内在している単結晶シリコン基板
に、半導体素子を作成しようとすると、転位等の結晶欠
陥の影響により歩留りは低くなる。

【００４０】これに対し、上述のように結晶欠陥の少な
い単結晶半導体層を有するＳＯＩ型半導体基板を用いる
ことにより、歩留り高く、高集積度の半導体装置を作成
することが可能となる。

【００４１】なお、図４の実施例においては、多結晶半
導体層１１ａは支持基板としての役割のみを果たす。多
結晶半導体層に不純物をドーピングし、導電度を与える
ことにより、多結晶半導体層も電源配線等の電子回路の
一部として利用することもできる。

【００４２】図５は、本発明の他の実施例によるＳＯＩ
型半導体基板の製造方法を示す。図５（Ａ）において、
単結晶シリコン基板７の上に酸化シリコン膜１０を形成
し、開口８をホトリソグラフィ等によってパターニング
し、下地基板６を作成する。酸化シリコン膜１０は、た
とえば約１μｍ程度の厚さとし、誘電体分離膜として機
能するものとする。

【００４３】図５（Ｂ）に示すように、開口８を有する
酸化シリコン膜１０の上に前述の実施例同様、高温ＣＶ
Ｄにより多結晶シリコン層１１を堆積し、引続きより高
温でアニーリングを行う。

【００４４】アニール工程後の基板は、図に示すように
一般的に反りを示すが、前述の実施例同様ラッピングを
行い、多結晶半導体層１１の表面を平坦にすると共に、
支持基板６側はシリコン基板７を除去し、平坦な表面を
有する酸化シリコン膜１０ａを露出させる。このように
して図５（Ｃ）に示す酸化シリコン膜１０ａを備えた多
結晶シリコン層１１ａを作成し、支持基板１２とする。

【００４５】なお、この状態においては、多結晶シリコ
ン層１１ａは応力が開放されており、かつ熱的に安定に
されている。次に図５（Ｄ）に示すように、酸化シリコ
ン層１０ａの上に、単結晶シリコン基板１３を重ね合わ
せ、酸素雰囲気中で約１０００〜１１００℃で約１時間
保つことにより、単結晶シリコン基板１３を下地基板１
２上に貼り合わせる。

【００４６】その後、図５（Ｅ）に示すように単結晶シ
リコン基板１３をラッピングし、所望の厚さの単結晶シ
リコン基板１３ａとする。この構造においては、開口８
において支持基板１２の多結晶シリコン層１１ａが単結
晶シリコン層１３ａと接している。多結晶シリコン層１
１ａおよび単結晶シリコン層１３ａに、所望の不純物ド
ープを行うことにより、多結晶シリコン層１１ａと単結
晶シリコン層１３ａを電気的に接続することができる。

【００４７】このような構成により、多結晶シリコン層
１１ａを用いて電源配線、接地配線等の配線を形成する
ことができる。多結晶シリコン層１１ａが単結晶シリコ
ン層１３ａと接する領域には絶縁層がなく、応力がいく
分多く働く。しかし、この部分をたとえば電極領域とす
れば、たとえ結晶欠陥が生じても影響は少ない。

【００４８】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。たとえば、
種々の変更、改良、組み合わせ等が可能なことは当業者
に自明であろう。

【００４９】

【発明の効果】以上説明したように、本発明によれば、
結晶欠陥が少なく、熱的に安定なＳＯＩ型半導体基板が
提供される。

【００５０】このため、高集積度のＳＯＩ型半導体装置
を歩留り高く製造することが可能となる。

【図面の簡単な説明】

【図１】本発明の実施例によるＳＯＩ型半導体基板の断
面図である。

【図２】従来の技術を示す。

【図３】従来の技術を示す。

【図４】本発明の他の実施例によるＳＯＩ型半導体基板
およびその製造方法を示す。

【図５】本発明の他の実施例によるＳＯＩ型半導体基板
およびその製造方法を示す。

【符号の説明】

１ 多結晶半導体基板 ２ 絶縁物の膜 ３ 単結晶半導体層 ６ 下地基板 ７ シリコン基板 ８ 開口 ９ 酸化シリコン膜 １０ 酸化シリコン膜 １１ 多結晶シリコン層 １２ 支持基板 １３ シリコン基板 １５ 酸化シリコン膜 １７ デバイス用シリコン基板

Claims (4)

【特許請求の範囲】
1. 【請求項１】 所定温度以上の高温で処理された多結晶
   半導体基板（１）と、 前記多結晶半導体基板上に配置され、前記所定温度で応
   力を緩和できる粘性を示す絶縁物の膜（２）と、 前記絶縁物の膜上に配置された単結晶半導体層（３）と
   を有するＳＯＩ型半導体基板。
2. 【請求項２】 多結晶半導体成長用の下地基板を準備す
   る工程と、 前記下地基板上に多結晶半導体を高温で堆積する工程
   と、 堆積した多結晶半導体を成長温度より高温でアニールす
   る工程と、 アニール後、ラッピングして平坦な表面を有する多結晶
   半導体層を形成する工程と、 前記多結晶半導体層上に、絶縁膜を介して単結晶半導体
   基板を貼り合わせる工程とを含むＳＯＩ型半導体基板の
   製造方法。
3. 【請求項３】 前記下地基板は表面に絶縁膜を形成した
   半導体基板であり、前記ラッピング工程は多結晶半導体
   層表面を平坦にラッピングすると共に下地基板を除去し
   て多結晶半導体層裏面も平坦にラッピングすることを含
   み、前記貼り合わせ工程は表面に絶縁膜を形成した単結
   晶半導体基板と前記多結晶半導体層を貼り合わせること
   を含む請求項２記載のＳＯＩ型半導体基板の製造方法。
4. 【請求項４】 前記下地基板は表面に開口を有する絶縁
   膜を形成した半導体基板であり、前記ラッピング工程は
   多結晶半導体層表面を平坦にラッピングすると共に、下
   地基板側を絶縁膜を平坦に露出するようにラッピングす
   ることを含み、前記貼り合わせ工程は単結晶半導体基板
   を前記平坦に露出された絶縁膜上に貼り合わせることを
   含む請求項２記載のＳＯＩ型半導体基板の製造方法。