JP3343282B2 - 混成集積回路部品 - Google Patents
混成集積回路部品Info
- Publication number
- JP3343282B2 JP3343282B2 JP19129893A JP19129893A JP3343282B2 JP 3343282 B2 JP3343282 B2 JP 3343282B2 JP 19129893 A JP19129893 A JP 19129893A JP 19129893 A JP19129893 A JP 19129893A JP 3343282 B2 JP3343282 B2 JP 3343282B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- thin film
- solar cell
- substrate
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Description
【０００１】
【産業上の利用分野】本発明は、混成集積回路部品に係
り、特に積層型の受動素子から成る積層体と集積回路を
形成した半導体集積回路を組合わせた混成集積回路の半
導体集積回路の改良に関する。
り、特に積層型の受動素子から成る積層体と集積回路を
形成した半導体集積回路を組合わせた混成集積回路の半
導体集積回路の改良に関する。
【０００２】
【従来の技術】混成集積回路として、積層体の形状をし
たコンデンサ、インダクタあるいは抵抗あるいは、これ
らの複合体から成る受動素子の積層体と薄膜集積回路を
組合わせる構造は従来より知られている。
たコンデンサ、インダクタあるいは抵抗あるいは、これ
らの複合体から成る受動素子の積層体と薄膜集積回路を
組合わせる構造は従来より知られている。
【０００３】従来の混成集積回路部品の一例を図６に示
す。図６において６０１は薄膜集積回路チップ、６０２
は金属膜、６０３は積層型コンデンサ、６０４は積層型
インダクタ、６０５は抵抗回路、６０６は積層体、６０
７はワイヤボンディング用の金属線、６０８は樹脂を示
す。
す。図６において６０１は薄膜集積回路チップ、６０２
は金属膜、６０３は積層型コンデンサ、６０４は積層型
インダクタ、６０５は抵抗回路、６０６は積層体、６０
７はワイヤボンディング用の金属線、６０８は樹脂を示
す。
【０００４】図６に示す混成集積回路部品は、積層型コ
ンデンサ６０３、積層型インダクタ６０４、抵抗回路６
０５で構成される積層体６０６上にベアの薄膜集積回路
チップ６０１が搭載され、両者を金属線６０７によるワ
イヤボンディングにより電気的に接続して、全体を樹脂
６０８でモールドしたものである。
ンデンサ６０３、積層型インダクタ６０４、抵抗回路６
０５で構成される積層体６０６上にベアの薄膜集積回路
チップ６０１が搭載され、両者を金属線６０７によるワ
イヤボンディングにより電気的に接続して、全体を樹脂
６０８でモールドしたものである。
【０００５】図６に使用される薄膜集積回路チップ６０
１は、ガラスや石英等の基板上に酸化シリコン膜を介し
て形成した活性シリコン層に半導体プロセスにより薄膜
トランジスタ（ＴＦＴ）等の集積回路を構成しているも
のである。
１は、ガラスや石英等の基板上に酸化シリコン膜を介し
て形成した活性シリコン層に半導体プロセスにより薄膜
トランジスタ（ＴＦＴ）等の集積回路を構成しているも
のである。
【０００６】また、積層型のコンデンサなど受動素子の
積層体と、ＴＦＴ等を具備する基板を金属バンプで接着
して電気的に接続する混成集積回路部品もすでに提案さ
れている（例えば、特開平４−２６０３６３号公報参
照）。
積層体と、ＴＦＴ等を具備する基板を金属バンプで接着
して電気的に接続する混成集積回路部品もすでに提案さ
れている（例えば、特開平４−２６０３６３号公報参
照）。
【０００７】
【発明が解決しようとする課題】ところが従来の混成集
積回路部品は、受動素子を構成する積層体は非常に安価
に形成することができるが、薄膜集積回路チップが高価
であるため、全体の混成集積回路部品がかなり高価なも
のとなるという問題点がある。
積回路部品は、受動素子を構成する積層体は非常に安価
に形成することができるが、薄膜集積回路チップが高価
であるため、全体の混成集積回路部品がかなり高価なも
のとなるという問題点がある。
【０００８】さらに積層体とベアの薄膜集積回路チップ
との電気的接続をワイヤボンディングで行っているた
め、金属線のよれ、はがれなどが起こり易く、生産性が
悪く、信頼性に欠けるという問題点がある。
との電気的接続をワイヤボンディングで行っているた
め、金属線のよれ、はがれなどが起こり易く、生産性が
悪く、信頼性に欠けるという問題点がある。
【０００９】また積層体と集積回路基板とを金属バンプ
などで接続するものは、集積回路を形成する基板はガラ
ス等であり、必ずしもその素子特性が十分なものを得る
ことができなかった。
などで接続するものは、集積回路を形成する基板はガラ
ス等であり、必ずしもその素子特性が十分なものを得る
ことができなかった。
【００１０】従って本発明の目的は、混成集積回路部品
の薄膜集積回路チップの特性を劣化させずに安価なもの
にするとともに生産性、信頼性の高い混成集積回路部品
を提供するものである。
の薄膜集積回路チップの特性を劣化させずに安価なもの
にするとともに生産性、信頼性の高い混成集積回路部品
を提供するものである。
【００１１】
【課題を解決するための手段】本発明は、積層体の形状
をしたコンデンサ、インダクタあるいは抵抗あるいはこ
れらの複合体から成る受動素子の積層体と、薄膜集積回
路チップを組合わせた混成集積回路部品において、薄膜
集積回路チップの能動素子を形成する基板として太陽電
池用多結晶シリコン基板または太陽電池用単結晶シリコ
ン基板等の太陽電池用シリコン基板を用い、能動素子回
路を前記太陽電池用シリコン基板上に形成した非単結晶
シリコン層に形成した薄膜集積回路で構成するととも
に、前記積層体と薄膜集積回路チップとの電気接続をハ
ンダバンプにより行うことを特徴とするものである。
をしたコンデンサ、インダクタあるいは抵抗あるいはこ
れらの複合体から成る受動素子の積層体と、薄膜集積回
路チップを組合わせた混成集積回路部品において、薄膜
集積回路チップの能動素子を形成する基板として太陽電
池用多結晶シリコン基板または太陽電池用単結晶シリコ
ン基板等の太陽電池用シリコン基板を用い、能動素子回
路を前記太陽電池用シリコン基板上に形成した非単結晶
シリコン層に形成した薄膜集積回路で構成するととも
に、前記積層体と薄膜集積回路チップとの電気接続をハ
ンダバンプにより行うことを特徴とするものである。
【００１２】また、この薄膜集積回路チップと積層体の
接続はハンダバンプを用いるように構成する。
接続はハンダバンプを用いるように構成する。
【００１３】
【作用】薄膜集積回路チップの基板として、安価に入手
することが可能な太陽電池用多結晶シリコン基板あるい
は太陽電池用単結晶シリコン基板を用いることにより、
薄膜集積回路チップのコストを下げることが出来る。
することが可能な太陽電池用多結晶シリコン基板あるい
は太陽電池用単結晶シリコン基板を用いることにより、
薄膜集積回路チップのコストを下げることが出来る。
【００１４】
【実施例】図１〜図５により本発明の一実施例について
説明する。図１は本発明の一実施例の混成集積回路部品
の概略構成図である。図１において、１００は本発明の
薄膜集積回路チップ、１０１は薄膜集積回路の形成され
た活性シリコン膜、１０２は太陽電池用多結晶シリコン
基板、１０３はパット部、１０４は取り出し端子、１０
５は積層型インダクタ、１０６は積層型コンデンサ、１
０７は抵抗回路、１０８は抵抗体、１０９は導体、１１
０は積層体を示す。
説明する。図１は本発明の一実施例の混成集積回路部品
の概略構成図である。図１において、１００は本発明の
薄膜集積回路チップ、１０１は薄膜集積回路の形成され
た活性シリコン膜、１０２は太陽電池用多結晶シリコン
基板、１０３はパット部、１０４は取り出し端子、１０
５は積層型インダクタ、１０６は積層型コンデンサ、１
０７は抵抗回路、１０８は抵抗体、１０９は導体、１１
０は積層体を示す。
【００１５】図１において、この混成集積回路部品は、
後に詳述する薄膜集積回路チップ１００と、積層型イン
ダクタ１０５と、積層型コンデンサ１０６と、抵抗体１
０８と導体１０９から構成される抵抗回路１０７とで積
層に構成された積層体１１０は、取り出し端子１０４に
おいて、薄膜集積回路チップ１００の、ハンダバンプか
らなるパット電極１０３を用いて接続されている。
後に詳述する薄膜集積回路チップ１００と、積層型イン
ダクタ１０５と、積層型コンデンサ１０６と、抵抗体１
０８と導体１０９から構成される抵抗回路１０７とで積
層に構成された積層体１１０は、取り出し端子１０４に
おいて、薄膜集積回路チップ１００の、ハンダバンプか
らなるパット電極１０３を用いて接続されている。
【００１６】図２はこの実施例に用いる薄膜集積回路チ
ップの構成要素であるＴＦＴの概略構成図、図３、図４
はこのＴＦＴの製造工程説明図である。図２〜図４にお
いて、１０２は太陽電池用多結晶シリコン基板、１０３
はハンダバンプからなるパット電極、２０２は酸化シリ
コン膜、２０３は活性シリコン膜、２０４はゲート絶縁
膜、２０５はゲート電極、２０６、２０９はソース・ド
レイン領域、２０８はアルミニウム配線層を示す。
ップの構成要素であるＴＦＴの概略構成図、図３、図４
はこのＴＦＴの製造工程説明図である。図２〜図４にお
いて、１０２は太陽電池用多結晶シリコン基板、１０３
はハンダバンプからなるパット電極、２０２は酸化シリ
コン膜、２０３は活性シリコン膜、２０４はゲート絶縁
膜、２０５はゲート電極、２０６、２０９はソース・ド
レイン領域、２０８はアルミニウム配線層を示す。
【００１７】図３、図４によってこの薄膜トランジスタ
の製造工程を説明する。先ずＴＦＴが形成される基板材
料として、太陽電池用多結晶シリコン基板１０２を用い
る。この太陽電池用多結晶シリコン基板１０２は一般に
市販されており、ｐ型で０．５〜３Ωｃｍの比抵抗を有
する基板であり、半導体プロセスに用いる鏡面研磨され
た通常のシリコンウェハと異なり、鏡面研磨がされてい
ず、カッティング状態のままの表面を有するものであ
る。従って鏡面研磨された前記通常のシリコンウェハと
明確に区別できる。
の製造工程を説明する。先ずＴＦＴが形成される基板材
料として、太陽電池用多結晶シリコン基板１０２を用い
る。この太陽電池用多結晶シリコン基板１０２は一般に
市販されており、ｐ型で０．５〜３Ωｃｍの比抵抗を有
する基板であり、半導体プロセスに用いる鏡面研磨され
た通常のシリコンウェハと異なり、鏡面研磨がされてい
ず、カッティング状態のままの表面を有するものであ
る。従って鏡面研磨された前記通常のシリコンウェハと
明確に区別できる。
【００１８】この基板１０２上にスパッタ法により１０
００〜５０００Åの厚さに酸化シリコン膜２０２を形成
する（図３（Ａ）参照）。次にこの酸化シリコン膜２０
２上にアモルファス・シリコン（α−Ｓｉ）膜２０３’
を減圧ＣＶＤ法により５００〜６０００Åの厚さに形成
する（図３（Ｂ）参照）。
００〜５０００Åの厚さに酸化シリコン膜２０２を形成
する（図３（Ａ）参照）。次にこの酸化シリコン膜２０
２上にアモルファス・シリコン（α−Ｓｉ）膜２０３’
を減圧ＣＶＤ法により５００〜６０００Åの厚さに形成
する（図３（Ｂ）参照）。
【００１９】この時の成膜条件は以下の通りである。 Ｓｉ2 Ｈ6 １００〜５００ ＳＣＣＭ Ｈｅ ５００ ＳＣＣＭ 反応圧力 ０．１〜１ Ｔｏｒｒ 成膜温度 ４３０〜５００℃ 次にこのα−Ｓｉ膜２０３’を所定の形状のアイランド
にパターニングした後、約６００℃で約４０時間、窒素
雰囲気中で熱処理して結晶化し、活性シリコン膜２０３
を得る（図３（Ｃ）参照）。
にパターニングした後、約６００℃で約４０時間、窒素
雰囲気中で熱処理して結晶化し、活性シリコン膜２０３
を得る（図３（Ｃ）参照）。
【００２０】そしてゲート絶縁膜を形成するために、ド
ライ酸化により、５００〜２０００Åの膜厚の酸化シリ
コン膜２０４’を形成する（図３（Ｄ）参照）。ゲート
絶縁膜の形成条件は以下の通りである。
ライ酸化により、５００〜２０００Åの膜厚の酸化シリ
コン膜２０４’を形成する（図３（Ｄ）参照）。ゲート
絶縁膜の形成条件は以下の通りである。
【００２１】 Ｏ2 ２．５ ＳＬＭ 反応温度 ８５０〜１１００℃ それからこの上にゲート電極となるＰまたはＢをドープ
したシリコン膜２０５’を減圧ＣＶＤ法により、１００
０〜４０００Åの膜厚で形成する（図３（Ｅ）参照）。
したシリコン膜２０５’を減圧ＣＶＤ法により、１００
０〜４０００Åの膜厚で形成する（図３（Ｅ）参照）。
【００２２】これらの酸化シリコン膜２０４’とＰ又は
Ｂをドープしたシリコン膜２０５’を所定のパターンに
従ってエッチング工程によりエッチングして、ゲート絶
縁膜２０４とゲート電極２０５を形成する（図３（Ｆ）
参照）。
Ｂをドープしたシリコン膜２０５’を所定のパターンに
従ってエッチング工程によりエッチングして、ゲート絶
縁膜２０４とゲート電極２０５を形成する（図３（Ｆ）
参照）。
【００２３】この後、このゲート電極２０５をマスクと
して、例えばＰをイオンドーピング法により活性シリコ
ン膜２０３に注入して、ソース・ドレイン領域２０６、
２０９を形成する（図４（Ａ）参照）。
して、例えばＰをイオンドーピング法により活性シリコ
ン膜２０３に注入して、ソース・ドレイン領域２０６、
２０９を形成する（図４（Ａ）参照）。
【００２４】次にこれらの素子を含む基板１０２を窒素
雰囲気中で６００℃で１２時間加熱し、ドーパントの活
性化をはかる。さらに水素雰囲気中で４００℃で１時間
熱処理し、水素化処理し、活性シリコン膜の欠陥準位密
度を減少させる。
雰囲気中で６００℃で１２時間加熱し、ドーパントの活
性化をはかる。さらに水素雰囲気中で４００℃で１時間
熱処理し、水素化処理し、活性シリコン膜の欠陥準位密
度を減少させる。
【００２５】次にこの基板全体に常圧ＣＶＤ法でＰＳＧ
膜２０７を４０００〜８０００Åの膜厚に形成後、電極
配線のためパターニングを行う（図４（Ｂ）参照）。そ
の後、アルミニウム膜を形成後、配線パターンに従って
パターニングしてアルミニウム配線層２０８を形成す
る。
膜２０７を４０００〜８０００Åの膜厚に形成後、電極
配線のためパターニングを行う（図４（Ｂ）参照）。そ
の後、アルミニウム膜を形成後、配線パターンに従って
パターニングしてアルミニウム配線層２０８を形成す
る。
【００２６】さらに、積層体１１０との接続のためのパ
ット部１０３を形成する。これはＣｒ、Ｎｉ、Ａｕ、Ｃ
ｒ−Ｎｉ、Ｃｒ−Ｎｉ−Ｃｕ等を連続的に蒸着法または
スパッタ法により成膜後、パターニングして図２に示す
ようなＴＦＴを形成する。
ット部１０３を形成する。これはＣｒ、Ｎｉ、Ａｕ、Ｃ
ｒ−Ｎｉ、Ｃｒ−Ｎｉ−Ｃｕ等を連続的に蒸着法または
スパッタ法により成膜後、パターニングして図２に示す
ようなＴＦＴを形成する。
【００２７】このようにして形成したＴＦＴを含む薄膜
集積回路を回路設計に従って基板１０２上に形成し、薄
膜集積回路チップ１００とし、公知の方法により形成し
た受動回路から成る積層体１１０と所定の端子１０４の
位置でハンダバンプにより電気的に接続して、図１に示
す如き混成集積回路部品を得る。
集積回路を回路設計に従って基板１０２上に形成し、薄
膜集積回路チップ１００とし、公知の方法により形成し
た受動回路から成る積層体１１０と所定の端子１０４の
位置でハンダバンプにより電気的に接続して、図１に示
す如き混成集積回路部品を得る。
【００２８】なお、前記説明では薄膜集積回路チップ１
００の基板１０２として、太陽電池用多結晶シリコン基
板を用いた例について説明したが、これは太陽電池用シ
リコン基板であればよく、勿論単結晶シリコン基板でも
よい。
００の基板１０２として、太陽電池用多結晶シリコン基
板を用いた例について説明したが、これは太陽電池用シ
リコン基板であればよく、勿論単結晶シリコン基板でも
よい。
【００２９】本発明において太陽電池用シリコン基板を
用いたのは次の理由による。まず太陽電池用シリコン基
板は量産されており、半導体プロセスに用いる鏡面研磨
されたシリコンウェハに比較して非常に安く入手できる
ため該薄膜集積回路チップ１００の価格を低く押さえる
ことが出来ることである。
用いたのは次の理由による。まず太陽電池用シリコン基
板は量産されており、半導体プロセスに用いる鏡面研磨
されたシリコンウェハに比較して非常に安く入手できる
ため該薄膜集積回路チップ１００の価格を低く押さえる
ことが出来ることである。
【００３０】また、太陽電池用単結晶シリコン基板は欠
陥が多く、その中にトランジスタ等を形成することには
全く適さない。しかしこれを基板として用い、前記実施
例の如く、酸化シリコン膜などを介して活性シリコン膜
を形成して半導体プロセスを行うと、後述の図５に示す
如く非常に高い移動度特性を有するＴＦＴ等の能動素子
を得ることが出来る。
陥が多く、その中にトランジスタ等を形成することには
全く適さない。しかしこれを基板として用い、前記実施
例の如く、酸化シリコン膜などを介して活性シリコン膜
を形成して半導体プロセスを行うと、後述の図５に示す
如く非常に高い移動度特性を有するＴＦＴ等の能動素子
を得ることが出来る。
【００３１】図５は基板とプロセス温度の違いによるＴ
ＦＴの移動度特性を示すものである。図５においてＡは
基板としてガラスや石英などを用いた活性シリコン膜中
に６００℃以下の低温プロセスでＴＦＴを形成した場合
の移動度を示し、Ｂは石英基板上の活性シリコン膜中に
１０００℃程度の高温プロセスでＴＦＴを形成した場合
の移動度を示し、Ｃは本発明の太陽電池用多結晶シリコ
ン基板あるいは太陽電池用単結晶シリコン基板上の活性
シリコン膜中に１０００℃程度の高温プロセスでＴＦＴ
を形成した場合の移動度をそれぞれ丸印で示す。
ＦＴの移動度特性を示すものである。図５においてＡは
基板としてガラスや石英などを用いた活性シリコン膜中
に６００℃以下の低温プロセスでＴＦＴを形成した場合
の移動度を示し、Ｂは石英基板上の活性シリコン膜中に
１０００℃程度の高温プロセスでＴＦＴを形成した場合
の移動度を示し、Ｃは本発明の太陽電池用多結晶シリコ
ン基板あるいは太陽電池用単結晶シリコン基板上の活性
シリコン膜中に１０００℃程度の高温プロセスでＴＦＴ
を形成した場合の移動度をそれぞれ丸印で示す。
【００３２】図５から明らかな如く、従来の石英等の基
板を用いた場合に比較して、本発明では太陽電池用シリ
コンを基板として用いさらに半導体プロセスとして高温
プロセスを使用することにより、移動度特性が３００ｃ
ｍ2 ／ｖ・ｓｅｃ．と非常に高い値を持つ素子を形成す
ることが出来る。
板を用いた場合に比較して、本発明では太陽電池用シリ
コンを基板として用いさらに半導体プロセスとして高温
プロセスを使用することにより、移動度特性が３００ｃ
ｍ2 ／ｖ・ｓｅｃ．と非常に高い値を持つ素子を形成す
ることが出来る。
【００３３】高い周波数の分野まで使用可能となり、こ
れによりＴＦＴを用いた回路の応用範囲が飛躍的に広が
る。
れによりＴＦＴを用いた回路の応用範囲が飛躍的に広が
る。
【００３４】
【発明の効果】本発明において受動回路を構成する積層
体と接続される薄膜集積回路チップの基板として、太陽
電池用シリコン基板を用いることにより、移動度特性の
よいＴＦＴ等の能動素子を形成することが出来た。これ
により、混成集積回路部品に組込む薄膜集積回路チップ
の回路の応用範囲が飛躍的に広がり、多方面に使用可能
とすることができる。
体と接続される薄膜集積回路チップの基板として、太陽
電池用シリコン基板を用いることにより、移動度特性の
よいＴＦＴ等の能動素子を形成することが出来た。これ
により、混成集積回路部品に組込む薄膜集積回路チップ
の回路の応用範囲が飛躍的に広がり、多方面に使用可能
とすることができる。
【００３５】さらに基板として用いる太陽電池用シリコ
ン基板は多結晶シリコン基板、単結晶シリコン基板とも
に量産されており、安価に入手し易く、このため従来、
混成集積回路部品のコストダウンのネックであった薄膜
集積回路チップの低コスト化に大いに寄与するものとな
る。
ン基板は多結晶シリコン基板、単結晶シリコン基板とも
に量産されており、安価に入手し易く、このため従来、
混成集積回路部品のコストダウンのネックであった薄膜
集積回路チップの低コスト化に大いに寄与するものとな
る。
【００３６】また、薄膜集積回路チップと積層体をハン
ダバンプにより接続することにより、量産性、部品の信
頼性を更に向上することができた。
ダバンプにより接続することにより、量産性、部品の信
頼性を更に向上することができた。
【図１】本発明の一実施例の混成集積回路部品の概略構
成図である。
成図である。
【図２】本発明の一実施例に用いる薄膜トランジスタの
概略構成図である。
概略構成図である。
【図３】本発明の一実施例に用いる薄膜トランジスタの
製造工程説明図の一部である。
製造工程説明図の一部である。
【図４】本発明の一実施例に用いる薄膜トランジスタの
製造工程説明図の続きである。
製造工程説明図の続きである。
【図５】薄膜トランジスタを形成する基板とプロセス温
度と素子の特性の関係図である。
度と素子の特性の関係図である。
【図６】従来の混成集積回路部品の概略説明図である。
１００ 薄膜集積回路チップ １０１ 活性シリコン膜 １０２ 太陽電池用多結晶シリコン基板 １０３ パット電極 １０５ 積層型インダクタ １０６ 積層型コンデンサ １０７ 抵抗回路 １１０ 積層体
───────────────────────────────────────────────────── フロントページの続き (72)発明者 坂本 直哉 神奈川県厚木市長谷398番地 株式会社 半導体エネルギー研究所内 (56)参考文献 実開 昭61−66959（ＪＰ，Ｕ) 実開 昭62−48761（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 25/00 H01L 21/822 H01L 23/12 H01L 27/04
Claims (2)
- 【請求項１】 積層型コンデンサ、積層型インダクタあ
るいは抵抗、あるいはこれらの複合体から成る受動素子
の積層体と、能動素子回路を形成した薄膜集積回路チッ
プを組合わせて電気的に接続した混成集積回路部品にお
いて、薄膜集積回路チップの能動素子回路を形成する基
板として太陽電池用シリコン基板を用い、能動素子回路
を前記太陽電池用シリコン基板上に形成した非単結晶シ
リコン膜に形成するとともに、前記積層体と薄膜集積回
路チップとの電気接続をハンダバンプにより行うことを
特徴とする混成集積回路部品。 - 【請求項２】 前記太陽電池用シリコン基板として太陽
電池用多結晶シリコン基板又は太陽電池用単結晶シリコ
ン基板を用いることを特徴とする請求項１記載の混成集
積回路部品。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19129893A JP3343282B2 (ja) | 1993-08-02 | 1993-08-02 | 混成集積回路部品 |
| US08/242,813 US5643804A (en) | 1993-05-21 | 1994-05-16 | Method of manufacturing a hybrid integrated circuit component having a laminated body |
| KR1019940011146A KR100273826B1 (ko) | 1993-05-21 | 1994-05-21 | 하이브리드 집적 회로 부재 제조 방법 및 하이브리드 집적 회로 컴포넌트 |
| US08/812,453 US5877533A (en) | 1993-05-21 | 1997-03-06 | Hybrid integrated circuit component |
| US09/226,215 US6410960B1 (en) | 1993-05-21 | 1999-01-07 | Hybrid integrated circuit component |
| KR1019990046276A KR100311675B1 (ko) | 1993-05-21 | 1999-10-25 | 혼성 집적 회로 컴포넌트 및 하이브리드 집적 회로 부재 |
| KR1020010009793A KR100351399B1 (ko) | 1993-05-21 | 2001-02-26 | 혼성 집적 회로의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19129893A JP3343282B2 (ja) | 1993-08-02 | 1993-08-02 | 混成集積回路部品 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0745784A JPH0745784A (ja) | 1995-02-14 |
| JP3343282B2 true JP3343282B2 (ja) | 2002-11-11 |
Family
ID=16272240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19129893A Expired - Lifetime JP3343282B2 (ja) | 1993-05-21 | 1993-08-02 | 混成集積回路部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3343282B2 (ja) |
-
1993
- 1993-08-02 JP JP19129893A patent/JP3343282B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0745784A (ja) | 1995-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6410960B1 (en) | Hybrid integrated circuit component | |
| JP2685819B2 (ja) | 誘電体分離半導体基板とその製造方法 | |
| US4276557A (en) | Integrated semiconductor circuit structure and method for making it | |
| US4332839A (en) | Method for making integrated semiconductor circuit structure with formation of Ti or Ta silicide | |
| JPS62160763A (ja) | 厚い接続電極を有する金属被覆が半導体上に設けられた半導体デバイスの製造方法 | |
| JPS5866359A (ja) | 半導体装置の製造方法 | |
| JP2001237403A (ja) | 半導体装置の製法および超薄型半導体装置 | |
| JP2601136B2 (ja) | 半導体装置の製造方法 | |
| JPH08505009A (ja) | ダイヤモンド上シリコンの回路構造物及びその製造方法 | |
| USRE32207E (en) | Method for making integrated semiconductor circuit structure with formation of Ti or Ta silicide | |
| US20050179077A1 (en) | Monolithic integrated soi circuit with capacitor | |
| JP3343282B2 (ja) | 混成集積回路部品 | |
| JPS6257259B2 (ja) | ||
| JPS5998533A (ja) | 半導体基板およびその製造方法 | |
| JP3142457B2 (ja) | 強誘電体薄膜キャパシタの製造方法 | |
| JPH0341984B2 (ja) | ||
| JPH02148821A (ja) | 接着半導体基板 | |
| JP3119007B2 (ja) | 半導体装置及びその製造方法 | |
| JP3203715B2 (ja) | 半導体装置の製造方法 | |
| JP3688335B2 (ja) | 半導体集積回路装置およびその製造方法ならびに半導体ウエハ | |
| JP2822382B2 (ja) | 半導体装置及びその製造方法 | |
| JP3334760B2 (ja) | 半導体装置の製造方法 | |
| JP3372109B2 (ja) | 半導体装置 | |
| JP3290514B2 (ja) | 混成集積回路部品 | |
| JPH07245409A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020813 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080823 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090823 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090823 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100823 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110823 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110823 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120823 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120823 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130823 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |