JPH06296002A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JPH06296002A JPH06296002A JP8217493A JP8217493A JPH06296002A JP H06296002 A JPH06296002 A JP H06296002A JP 8217493 A JP8217493 A JP 8217493A JP 8217493 A JP8217493 A JP 8217493A JP H06296002 A JPH06296002 A JP H06296002A
- Authority
- JP
- Japan
- Prior art keywords
- film
- amorphous
- crystal
- substrate
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【目的】 良好な結晶性を有するＳＯＩ構造を簡潔なプ
ロセスで得ることが可能な半導体素子の製造方法を提供
する。 【構成】 単結晶Ｓｉ基板１の表面に熱酸化法によりＳ
ｉＯ2 膜２を約１μm形成し、さらにＣＶＤ法により非
晶質Ｓｉである例えばamorphous-Ｓｉ膜３を形成する。
そして単結晶Ｓｉ基板１の表面側のａ−Ｓｉ膜３とＳｉ
基台11とを接着させ、窒素雰囲気中，1100℃，２時間の
熱処理を行うと、ａ−Ｓｉ膜３はＳｉ基台11の表面をシ
ードとした固相成長により単結晶化して完全に接着す
る。その後単結晶Ｓｉ基板１を研磨法により薄膜化して
所望の膜厚とする。
ロセスで得ることが可能な半導体素子の製造方法を提供
する。 【構成】 単結晶Ｓｉ基板１の表面に熱酸化法によりＳ
ｉＯ2 膜２を約１μm形成し、さらにＣＶＤ法により非
晶質Ｓｉである例えばamorphous-Ｓｉ膜３を形成する。
そして単結晶Ｓｉ基板１の表面側のａ−Ｓｉ膜３とＳｉ
基台11とを接着させ、窒素雰囲気中，1100℃，２時間の
熱処理を行うと、ａ−Ｓｉ膜３はＳｉ基台11の表面をシ
ードとした固相成長により単結晶化して完全に接着す
る。その後単結晶Ｓｉ基板１を研磨法により薄膜化して
所望の膜厚とする。
Description
【０００１】
【産業上の利用分野】本発明は、ＳＯＩ（Ｓilicon Ｏ
n Ｉnsulator) 構造を有する半導体素子の製造方法に関
する。
n Ｉnsulator) 構造を有する半導体素子の製造方法に関
する。
【０００２】
【従来の技術】絶縁層（絶縁物からなる基板を含む）上
に単結晶Ｓｉ層を形成したものはＳＯＩ構造と称され、
狭い領域で容易に素子分離が行え、高集積化，高速化の
実現が可能なものとして知られている。そして従来のＳ
ｉ基板上に素子が形成される半導体集積回路（ＩＣ）よ
りも特性向上が図れることから盛んに研究開発が行われ
ている。
に単結晶Ｓｉ層を形成したものはＳＯＩ構造と称され、
狭い領域で容易に素子分離が行え、高集積化，高速化の
実現が可能なものとして知られている。そして従来のＳ
ｉ基板上に素子が形成される半導体集積回路（ＩＣ）よ
りも特性向上が図れることから盛んに研究開発が行われ
ている。
【０００３】絶縁層上に単結晶Ｓｉ層を形成する方法と
して張り合わせ技術がある。これは表面に絶縁膜を形成
したウエハと通常のウエハとを接着させて熱処理を行う
ことにより張り合わせ、その後、研磨等の方法によりＳ
ｉ層を所望の膜厚まで薄膜化してＳＯＩ構造を形成する
ものである。この方法により得られるＳＯＩ層は結晶性
に問題がないこと、プロセスが簡単なことから近年実用
化に向けて盛んに研究が行われている。
して張り合わせ技術がある。これは表面に絶縁膜を形成
したウエハと通常のウエハとを接着させて熱処理を行う
ことにより張り合わせ、その後、研磨等の方法によりＳ
ｉ層を所望の膜厚まで薄膜化してＳＯＩ構造を形成する
ものである。この方法により得られるＳＯＩ層は結晶性
に問題がないこと、プロセスが簡単なことから近年実用
化に向けて盛んに研究が行われている。
【０００４】
【発明が解決しようとする課題】しかし、この張り合わ
せ法ではＳｉウエハ同士の場合は熱処理のみによって十
分な接着強度が得られるが、ＳＯＩ構造を形成するウエ
ハ表面と絶縁膜表面とを張り合わせる場合は、その接着
強度が十分でない。また、その接着界面にはボイドが発
生するという問題があった。さらにこのような問題を解
決するために静電吸着法等の方法が採られているがプロ
セスの簡略性を欠くという欠点があった。本発明は、斯
かる事情に鑑みてなされたものであり、絶縁層表面にこ
れを被覆する非晶質Ｓｉ膜を形成し、この非晶質Ｓｉ膜
とＳｉ基台表面とを接合させ、熱処理を行って張り合わ
せることにより、結晶性が良好なＳＯＩ構造を簡略なプ
ロセスにて得ることができる半導体素子の製造方法を提
供することを目的とする。
せ法ではＳｉウエハ同士の場合は熱処理のみによって十
分な接着強度が得られるが、ＳＯＩ構造を形成するウエ
ハ表面と絶縁膜表面とを張り合わせる場合は、その接着
強度が十分でない。また、その接着界面にはボイドが発
生するという問題があった。さらにこのような問題を解
決するために静電吸着法等の方法が採られているがプロ
セスの簡略性を欠くという欠点があった。本発明は、斯
かる事情に鑑みてなされたものであり、絶縁層表面にこ
れを被覆する非晶質Ｓｉ膜を形成し、この非晶質Ｓｉ膜
とＳｉ基台表面とを接合させ、熱処理を行って張り合わ
せることにより、結晶性が良好なＳＯＩ構造を簡略なプ
ロセスにて得ることができる半導体素子の製造方法を提
供することを目的とする。
【０００５】
【課題を解決するための手段】本発明に係る半導体素子
の製造方法は、絶縁層上にＳｉ層を形成したＳＯＩ構造
を有する半導体素子の製造方法において、基台表面に形
成された前記絶縁層上に非晶質Ｓｉ膜を形成し、該非晶
質Ｓｉ膜の表面とＳｉ基台の表面とを接合させ、熱処理
を行って前記ＳＯＩ構造を形成することを特徴とする。
の製造方法は、絶縁層上にＳｉ層を形成したＳＯＩ構造
を有する半導体素子の製造方法において、基台表面に形
成された前記絶縁層上に非晶質Ｓｉ膜を形成し、該非晶
質Ｓｉ膜の表面とＳｉ基台の表面とを接合させ、熱処理
を行って前記ＳＯＩ構造を形成することを特徴とする。
【０００６】
【作用】本発明にあっては、基台表面に形成された絶縁
層の表面に非晶質Ｓｉ膜を形成した後、この非晶質Ｓｉ
膜とＳｉ基台とを接合して熱処理を行い接着することに
より、従来のような絶縁層とＳｉとの接合ではなく、Ｓ
ｉとＳｉとの接合であることから、十分な接着強度にて
絶縁層とＳｉ基台とを張り合わせることができる。また
非晶質Ｓｉ膜は、熱処理時のＳｉ基台表面をシードとす
る固相成長により単結晶化するためＳＯＩ構造内に非晶
質Ｓｉ膜が残ることはなく、良好な結晶性を有するＳＯ
Ｉ構造を得ることができる。
層の表面に非晶質Ｓｉ膜を形成した後、この非晶質Ｓｉ
膜とＳｉ基台とを接合して熱処理を行い接着することに
より、従来のような絶縁層とＳｉとの接合ではなく、Ｓ
ｉとＳｉとの接合であることから、十分な接着強度にて
絶縁層とＳｉ基台とを張り合わせることができる。また
非晶質Ｓｉ膜は、熱処理時のＳｉ基台表面をシードとす
る固相成長により単結晶化するためＳＯＩ構造内に非晶
質Ｓｉ膜が残ることはなく、良好な結晶性を有するＳＯ
Ｉ構造を得ることができる。
【０００７】
【実施例】以下、本発明をその実施例を示す図面に基づ
き具体的に説明する。図１，図２は、本発明に係る半導
体素子の製造方法を示す説明図である。図中１はBonded
Waherである単結晶Ｓｉ基板である（図１(a))。この単
結晶Ｓｉ基板１の表面に熱酸化法により絶縁膜であるＳ
ｉＯ2 膜２を約１μm 形成し（図１(b))、さらにＣＶＤ
法により非晶質Ｓｉであるamorphous-Ｓｉ膜（以下ａ−
Ｓｉ膜という）３を形成する（図１(c))。ここでＳｉＯ
2 膜２及びａ−Ｓｉ膜３は、張り合わせ時のウエハの反
りを軽減するために表面，側面，裏面の全てに形成する
ことが望ましい。
き具体的に説明する。図１，図２は、本発明に係る半導
体素子の製造方法を示す説明図である。図中１はBonded
Waherである単結晶Ｓｉ基板である（図１(a))。この単
結晶Ｓｉ基板１の表面に熱酸化法により絶縁膜であるＳ
ｉＯ2 膜２を約１μm 形成し（図１(b))、さらにＣＶＤ
法により非晶質Ｓｉであるamorphous-Ｓｉ膜（以下ａ−
Ｓｉ膜という）３を形成する（図１(c))。ここでＳｉＯ
2 膜２及びａ−Ｓｉ膜３は、張り合わせ時のウエハの反
りを軽減するために表面，側面，裏面の全てに形成する
ことが望ましい。
【０００８】そして単結晶Ｓｉ基板１の表面側のａ−Ｓ
ｉ膜３とBase WaherであるＳｉ基台11の表面とを接着さ
せ（図１(d))、窒素雰囲気中, 1100℃，２時間の熱処理
を行うとａ−Ｓｉ膜３はＳｉ基台11の表面をシードとし
た固相成長により単結晶化し、接着面に非晶質のａ−Ｓ
ｉ膜３が残ることはなく完全に接着する（図２(e))。そ
して最後に単結晶Ｓｉ基板１を研磨法により薄膜化し、
所望の膜厚の単結晶ＳＯＩ層１′を形成する（図２
(f))。この場合、張り合わせの接合は、従来のようにＳ
ｉとＳｉＯ2 ではなく、ＳｉとＳｉであるため十分な接
着強度を得ることができる。
ｉ膜３とBase WaherであるＳｉ基台11の表面とを接着さ
せ（図１(d))、窒素雰囲気中, 1100℃，２時間の熱処理
を行うとａ−Ｓｉ膜３はＳｉ基台11の表面をシードとし
た固相成長により単結晶化し、接着面に非晶質のａ−Ｓ
ｉ膜３が残ることはなく完全に接着する（図２(e))。そ
して最後に単結晶Ｓｉ基板１を研磨法により薄膜化し、
所望の膜厚の単結晶ＳＯＩ層１′を形成する（図２
(f))。この場合、張り合わせの接合は、従来のようにＳ
ｉとＳｉＯ2 ではなく、ＳｉとＳｉであるため十分な接
着強度を得ることができる。
【０００９】
【発明の効果】以上のように本発明に係るは、絶縁層表
面に非晶質Ｓｉ膜を形成した後、この非晶質Ｓｉ膜とＳ
ｉ基台とを接合して熱処理を行い接着することにより、
従来のような絶縁層とＳｉとの接合ではなく、ＳｉとＳ
ｉとの接合であることから、十分な接着強度にて絶縁層
とＳｉ基台とを張り合わせることができ、しかも非晶質
Ｓｉ膜は単結晶化するため残存することはなく、良好な
結晶性を有する単結晶ＳＯＩ構造を簡潔なプロセスで得
ることが可能である等、本発明は優れた効果を奏する。
面に非晶質Ｓｉ膜を形成した後、この非晶質Ｓｉ膜とＳ
ｉ基台とを接合して熱処理を行い接着することにより、
従来のような絶縁層とＳｉとの接合ではなく、ＳｉとＳ
ｉとの接合であることから、十分な接着強度にて絶縁層
とＳｉ基台とを張り合わせることができ、しかも非晶質
Ｓｉ膜は単結晶化するため残存することはなく、良好な
結晶性を有する単結晶ＳＯＩ構造を簡潔なプロセスで得
ることが可能である等、本発明は優れた効果を奏する。
【図１】本発明に係る半導体素子の製造方法を示す説明
図である。
図である。
【図２】本発明に係る半導体素子の製造方法を示す説明
図である。
図である。
【符号の説明】 １ 単結晶Ｓｉ基板 １′ 単結晶ＳＯＩ層 ２ ＳｉＯ2 膜 ３ amorphous-Ｓｉ膜（ａ−Ｓｉ膜） 11 Ｓｉ基台
Claims (1)
- 【請求項１】 絶縁層上にＳｉ層を形成したＳＯＩ構造
を有する半導体素子の製造方法において、基台表面に形
成された前記絶縁層上に非晶質Ｓｉ膜を形成し、該非晶
質Ｓｉ膜の表面とＳｉ基台の表面とを接合させ、熱処理
を行って前記ＳＯＩ構造を形成することを特徴とする半
導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8217493A JPH06296002A (ja) | 1993-04-08 | 1993-04-08 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8217493A JPH06296002A (ja) | 1993-04-08 | 1993-04-08 | 半導体素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06296002A true JPH06296002A (ja) | 1994-10-21 |
Family
ID=13767075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8217493A Pending JPH06296002A (ja) | 1993-04-08 | 1993-04-08 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06296002A (ja) |
-
1993
- 1993-04-08 JP JP8217493A patent/JPH06296002A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2685819B2 (ja) | 誘電体分離半導体基板とその製造方法 | |
| JP2812405B2 (ja) | 半導体基板の製造方法 | |
| JPH0613456A (ja) | 半導体装置の製造方法 | |
| JPH06275525A (ja) | Ｓｏｉ基板及びその製造方法 | |
| JPH02191320A (ja) | 結晶物品及びその形成方法 | |
| JP2699359B2 (ja) | 半導体基板の製造方法 | |
| JPH01246850A (ja) | 半導体基板及びその製法 | |
| JPH09162088A (ja) | 半導体基板とその製造方法 | |
| JPH06296002A (ja) | 半導体素子の製造方法 | |
| JPH0964319A (ja) | Ｓｏｉ基板およびその製造方法 | |
| JPS60149146A (ja) | 半導体装置の製造方法 | |
| JPH01302740A (ja) | 誘電体分離半導体基板およびその製造方法 | |
| JP2500806B2 (ja) | 半導体基板の製造方法 | |
| JP2542609B2 (ja) | 半導体装置の製造方法 | |
| JP3846657B2 (ja) | 貼り合わせ基板およびその製造方法 | |
| JPH05304062A (ja) | 接合ウェーハ及びその製造方法 | |
| JPH056883A (ja) | 半導体基板の製造方法 | |
| JPH0722315A (ja) | 半導体膜の製造方法 | |
| JPH04267518A (ja) | 半導体薄膜素子の製造方法 | |
| JPH0294415A (ja) | 基板の作成方法 | |
| JPH0555359A (ja) | Ｓｏｉ型半導体基板およびその製造方法 | |
| JPH05129309A (ja) | 張り合わせ基板 | |
| JPH05129170A (ja) | 半導体装置の製造方法 | |
| JPH0824100B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPH01272107A (ja) | 薄膜形成方法 |