JP2500806B2 - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法Info
- Publication number
- JP2500806B2 JP2500806B2 JP28547487A JP28547487A JP2500806B2 JP 2500806 B2 JP2500806 B2 JP 2500806B2 JP 28547487 A JP28547487 A JP 28547487A JP 28547487 A JP28547487 A JP 28547487A JP 2500806 B2 JP2500806 B2 JP 2500806B2
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- film
- semiconductor substrate
- amorphous silicon
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 この発明は、単結晶−多結晶−単結晶構造の半導体基
板を製造する方法に関する。
板を製造する方法に関する。
従来の半導体プロセスにおいては、単結晶基板上に多
結晶を堆積し、更にその上に単結晶を形成する単結晶−
多結晶−単結晶にいわゆるサンドイッチ構造を製造する
ことにより、第２図に示すような電導度変調型MOSFETを
製造することが出来る。
結晶を堆積し、更にその上に単結晶を形成する単結晶−
多結晶−単結晶にいわゆるサンドイッチ構造を製造する
ことにより、第２図に示すような電導度変調型MOSFETを
製造することが出来る。
第２図の構造においては、多結晶層からなるポリシリ
コン再結合領域３が多量のキャリア再結合中心を含むの
で、ラッチアップ防止に絶大な効果がある。また層間ポ
リシリコン構造はCMOS・ICのラッチアップ防止にも多大
な効果を有する。
コン再結合領域３が多量のキャリア再結合中心を含むの
で、ラッチアップ防止に絶大な効果がある。また層間ポ
リシリコン構造はCMOS・ICのラッチアップ防止にも多大
な効果を有する。
従って、信頼性の高いMOS・ICデバイス製造の基礎と
して単結晶−多結晶−単結晶構造の半導体基板を製造す
ることは極めて重要である。
して単結晶−多結晶−単結晶構造の半導体基板を製造す
ることは極めて重要である。
上記のごとき単結晶−多結晶−単結晶構造の半導体基
板を製造する方法としては、第１の単結晶半導体基板の
接合面に多結晶層を形成したものを鏡面研磨し、それに
接合面を鏡面研磨した第２の単結晶半導体基板を接合す
る方法が考えられる。
板を製造する方法としては、第１の単結晶半導体基板の
接合面に多結晶層を形成したものを鏡面研磨し、それに
接合面を鏡面研磨した第２の単結晶半導体基板を接合す
る方法が考えられる。
しかし、多結晶膜、例えばポリシリコン膜の殆どが数
1000Å程度までの結晶粒子（グレインGrain）から構成
され、その表面に粗い凹凸を有するため、鏡面研磨に多
くの手数を有すること、及び鏡面研磨した後も結晶粒子
と結晶粒界（グレイン バウンダリイ Grain Boundar
y）との結晶性の差異によって平坦な面が得られにくい
こと、等の問題があり、単結晶−多結晶−単結晶構造の
半導体基板を量産することは困難であった。
1000Å程度までの結晶粒子（グレインGrain）から構成
され、その表面に粗い凹凸を有するため、鏡面研磨に多
くの手数を有すること、及び鏡面研磨した後も結晶粒子
と結晶粒界（グレイン バウンダリイ Grain Boundar
y）との結晶性の差異によって平坦な面が得られにくい
こと、等の問題があり、単結晶−多結晶−単結晶構造の
半導体基板を量産することは困難であった。
本発明は、上記のごとき従来技術の問題を解決するた
めになされたものであり、単結晶−多結晶−単結晶構造
の半導体基板を安価に、歩留り良く、量産することの出
来る半導体基板の製造方法を提供することを目的とす
る。
めになされたものであり、単結晶−多結晶−単結晶構造
の半導体基板を安価に、歩留り良く、量産することの出
来る半導体基板の製造方法を提供することを目的とす
る。
上記の目的を達成するため、本発明においては、二つ
の単結晶半導体基板の各接合面をそれぞれ鏡面研磨し、
該二つの半導体基板の少なくとも一方の接合面に非晶質
半導体膜を形成した後、該二つの半導体基板の接合面を
密着させ、熱処理を加えることによって、上記二つの半
導体基板を相互に接合すると共に上記非晶質半導体膜を
再結晶化させることにより、単結晶−多結晶−単結晶構
造の半導体基板を製造するように構成している。
の単結晶半導体基板の各接合面をそれぞれ鏡面研磨し、
該二つの半導体基板の少なくとも一方の接合面に非晶質
半導体膜を形成した後、該二つの半導体基板の接合面を
密着させ、熱処理を加えることによって、上記二つの半
導体基板を相互に接合すると共に上記非晶質半導体膜を
再結晶化させることにより、単結晶−多結晶−単結晶構
造の半導体基板を製造するように構成している。
すなわち、本発明においては、多結晶膜（ポリシリコ
ン膜）のようにグレインを多数持たず、その平坦性が良
好な非晶質膜（アモルファス・シリコン膜）を接合前駆
体として用い、その後、熱処理によって再結晶化させて
多結晶膜を得ることにより、前記の問題点を解決したも
のである。
ン膜）のようにグレインを多数持たず、その平坦性が良
好な非晶質膜（アモルファス・シリコン膜）を接合前駆
体として用い、その後、熱処理によって再結晶化させて
多結晶膜を得ることにより、前記の問題点を解決したも
のである。
（Ａ） 第１の実施例 本実施例においては、表面が鏡面研磨された市販のシ
リコンウェハを用い、まず２枚のシリコンウェハの鏡面
に厚さ約1000Åのアモルファス・シリコン膜を堆積し
た。堆積はLPCVDにより、560℃、0.6Torrの条件下にお
いて、SiH4とHeの混合ガスによって行なった。
リコンウェハを用い、まず２枚のシリコンウェハの鏡面
に厚さ約1000Åのアモルファス・シリコン膜を堆積し
た。堆積はLPCVDにより、560℃、0.6Torrの条件下にお
いて、SiH4とHeの混合ガスによって行なった。
次に、上記のようにして形成したアモルファス・シリ
コン膜面同志、或いはアモルファス・シリコン膜面と鏡
面研磨した単結晶シリコン面とをメタノールの薄膜を介
して密着させた。その方法は、0.3μｍ粒子でクラス100
設定のクリーンルーム内で２枚のウェハの接合面全体を
メタノールで濡らした。メタノールによってアモルファ
ス・シリコン面またはシリコン面は容易に濡れた。こう
して、メタノールに濡れたままの表面同志を気泡の混入
を防ぎながら密着させた。密着させた直後は両ウェハは
水平方向に相互に動き易いが、少し押えながら何度か相
互に水平にスライドさせてから所望の位置に２枚を位置
決めし、数100g/cm3以下の加圧下で一定時間静置する
か、更に何度か相互にスライドさせることにより、両ウ
ェハは所望の相対的位置で強固に一体化し、容易に引き
はがすことができなくなった。なお、以上の操作は全て
常温にて行なった。
コン膜面同志、或いはアモルファス・シリコン膜面と鏡
面研磨した単結晶シリコン面とをメタノールの薄膜を介
して密着させた。その方法は、0.3μｍ粒子でクラス100
設定のクリーンルーム内で２枚のウェハの接合面全体を
メタノールで濡らした。メタノールによってアモルファ
ス・シリコン面またはシリコン面は容易に濡れた。こう
して、メタノールに濡れたままの表面同志を気泡の混入
を防ぎながら密着させた。密着させた直後は両ウェハは
水平方向に相互に動き易いが、少し押えながら何度か相
互に水平にスライドさせてから所望の位置に２枚を位置
決めし、数100g/cm3以下の加圧下で一定時間静置する
か、更に何度か相互にスライドさせることにより、両ウ
ェハは所望の相対的位置で強固に一体化し、容易に引き
はがすことができなくなった。なお、以上の操作は全て
常温にて行なった。
また、メタノールを滴下して合わせた２枚のウェハを
約50℃に加熱したヒータ上に水平に静置しておくと、ウ
ェハのオリエンテーション・フラットを自然に揃えて精
度良好に重なり合い、数時間以上経過すると強固に密着
した。
約50℃に加熱したヒータ上に水平に静置しておくと、ウ
ェハのオリエンテーション・フラットを自然に揃えて精
度良好に重なり合い、数時間以上経過すると強固に密着
した。
また、上記の液体としては、メタノールの代わりに酢
酸、ギ酸、エタノール、アンモニア水、水等のように会
合性を有し構造性の大きな液体を含む液体を用いた場合
にも行なえることが確認された。ただし、この際に用い
る液体としては、固相の析出に寄与する溶質を含まない
もの、すなわち通常の接着剤のように感想したとき固体
の析出するものではない液体を用いる必要がある。
酸、ギ酸、エタノール、アンモニア水、水等のように会
合性を有し構造性の大きな液体を含む液体を用いた場合
にも行なえることが確認された。ただし、この際に用い
る液体としては、固相の析出に寄与する溶質を含まない
もの、すなわち通常の接着剤のように感想したとき固体
の析出するものではない液体を用いる必要がある。
次に、密着したウェハを空気中で約100℃で30分加熱処
理し、更にN2ガス雰囲気に晒しながら560℃で７時間、
更に580℃で５時間、更に600℃で５時間、そして1000℃
で５時間加熱処理を加えた。この熱処理により層間のア
モルファス・シリコン膜はポリシリコンに再結晶化し
た。
理し、更にN2ガス雰囲気に晒しながら560℃で７時間、
更に580℃で５時間、更に600℃で５時間、そして1000℃
で５時間加熱処理を加えた。この熱処理により層間のア
モルファス・シリコン膜はポリシリコンに再結晶化し
た。
第１図は、上記の工程を示す断面図であり、（ａ）は
アモルファス・シリコン膜面と鏡面研磨した単結晶シリ
コン面とを接合する場合、（ｂ）はアモルファス・シリ
コン膜面同志を接合する場合、（ｃ）は接合した後、ア
モルファス・シリコンがポリシリコンに再結晶した状態
を示す。
アモルファス・シリコン膜面と鏡面研磨した単結晶シリ
コン面とを接合する場合、（ｂ）はアモルファス・シリ
コン膜面同志を接合する場合、（ｃ）は接合した後、ア
モルファス・シリコンがポリシリコンに再結晶した状態
を示す。
第１図において、21および22は接合面を鏡面研磨した
単結晶シリコンウェハ、23および24は堆積したアモルフ
ァス・シリコン膜、25は熱処理によって再結晶化したポ
リシリコン膜を示す。
単結晶シリコンウェハ、23および24は堆積したアモルフ
ァス・シリコン膜、25は熱処理によって再結晶化したポ
リシリコン膜を示す。
こうして得られた接合体を無理に引きはがすと、アモ
ルファス・シリコン膜とシリコン研磨面との接合の場合
（第１図のａ）は、アモルファス・シリコン膜がアニー
ルによって多結晶化したポリシリコン膜の多くの部分が
元々形成されていた方のウェハ面より剥がれて、接合し
た方のシリコン研磨面に付着した。
ルファス・シリコン膜とシリコン研磨面との接合の場合
（第１図のａ）は、アモルファス・シリコン膜がアニー
ルによって多結晶化したポリシリコン膜の多くの部分が
元々形成されていた方のウェハ面より剥がれて、接合し
た方のシリコン研磨面に付着した。
また、アモルファス・シリコン膜同志の接合の場合
（第１図のｂ）は、一方のウェハ部からアニールによっ
てアモルファス・シリコンが多結晶化したポリシリコン
膜が一体化されたまま剥がれて他方のウェハに付着し
た。
（第１図のｂ）は、一方のウェハ部からアニールによっ
てアモルファス・シリコンが多結晶化したポリシリコン
膜が一体化されたまま剥がれて他方のウェハに付着し
た。
これらのことから、堆積したポリシリコン膜表面−シ
リコン表面の界面の強度と接合によるポリシリコン膜表
面−シリコン表面の界面の強度とはほぼ同一であること
が確認された。
リコン表面の界面の強度と接合によるポリシリコン膜表
面−シリコン表面の界面の強度とはほぼ同一であること
が確認された。
なお、接合したウェハをダイシングソーによって一辺
5mmの正方形に切り出し、圧縮せん断テストを行なった
ところ、20〜40kg/cm3の破壊強度が得られた。また、殆
どの場合、接合面が破壊すると同時に接合面以外の部位
でも破壊が生じた。
5mmの正方形に切り出し、圧縮せん断テストを行なった
ところ、20〜40kg/cm3の破壊強度が得られた。また、殆
どの場合、接合面が破壊すると同時に接合面以外の部位
でも破壊が生じた。
また、ｐ型単結晶基板とｎ型単結晶基板との間にｎ型
のアモルファス・シリコン層を本方法によって挟み込ん
で、ｐ型単結晶−ｎ型多結晶−ｎ型単結晶構造の基板を
製造し、その電気特性を測定したところ、整流性は良好
で降伏電圧は充分高く、リーク電流は充分に低いことが
確認された。
のアモルファス・シリコン層を本方法によって挟み込ん
で、ｐ型単結晶−ｎ型多結晶−ｎ型単結晶構造の基板を
製造し、その電気特性を測定したところ、整流性は良好
で降伏電圧は充分高く、リーク電流は充分に低いことが
確認された。
（Ｂ） 第２の実施例 表面が鏡面研磨された市販のシリコンウェハの研磨面
に、LPCVDによって厚さ約1000Åのアモルファス・シリ
コン膜を560℃、0.6Torrの条件下においてSiH4とHeの混
合ガスにより堆積した。
に、LPCVDによって厚さ約1000Åのアモルファス・シリ
コン膜を560℃、0.6Torrの条件下においてSiH4とHeの混
合ガスにより堆積した。
このようにして形成したアモルファス・シリコン膜面
同志、或いはアモルファス・シリコン膜面と研磨単結晶
シリコン面とを密着させた。その方法は0.3μｍ粒子で
クラス100設定の常温のクリーンルーム内で２枚のウェ
ハを双方の表を合わせて密着させればよい。それだけで
かなりの一体性を持った。次に密着したウェハを約100
℃で30分間空気中で加熱処理し、更にN2ガス雰囲気に晒
しながら560℃で７時間、更に580℃で５時間、更に600
℃で５時間、そして1000℃で５時間熱処理を加えた。こ
の熱処理により層間のアモルファス・シリコン膜はポリ
シリコンに再結晶化した。
同志、或いはアモルファス・シリコン膜面と研磨単結晶
シリコン面とを密着させた。その方法は0.3μｍ粒子で
クラス100設定の常温のクリーンルーム内で２枚のウェ
ハを双方の表を合わせて密着させればよい。それだけで
かなりの一体性を持った。次に密着したウェハを約100
℃で30分間空気中で加熱処理し、更にN2ガス雰囲気に晒
しながら560℃で７時間、更に580℃で５時間、更に600
℃で５時間、そして1000℃で５時間熱処理を加えた。こ
の熱処理により層間のアモルファス・シリコン膜はポリ
シリコンに再結晶化した。
こうして得られた接合体は、前記（Ａ）の実施例と同
程度の強度並びに電気特性を示すことが確認された。
程度の強度並びに電気特性を示すことが確認された。
更に、前記（Ａ）及び（Ｂ）の実施例において、堆積
したアモルファス・シリコン膜を化学研磨してから接合
させたところ、歩留まりが若干向上した。
したアモルファス・シリコン膜を化学研磨してから接合
させたところ、歩留まりが若干向上した。
〔発明の効果〕 以上説明してきたように、この発明によれば、二つの
半導体基板の少なくとも一方の接合面に非晶質半導体膜
を形成した後、該二つの半導体基板の接合面を密着さ
せ、熱処理を加えることによって、上記二つの半導体基
板を相互に接合すると共に上記非晶質半導体膜を再結晶
化させることにより、単結晶−多結晶−単結晶構造の半
導体基板を製造するように構成しているので、単結晶−
多結晶−単結晶構造の半導体基板を容易に、しかも歩留
まり良く、大量生産することが出来る。という効果が得
られる。
半導体基板の少なくとも一方の接合面に非晶質半導体膜
を形成した後、該二つの半導体基板の接合面を密着さ
せ、熱処理を加えることによって、上記二つの半導体基
板を相互に接合すると共に上記非晶質半導体膜を再結晶
化させることにより、単結晶−多結晶−単結晶構造の半
導体基板を製造するように構成しているので、単結晶−
多結晶−単結晶構造の半導体基板を容易に、しかも歩留
まり良く、大量生産することが出来る。という効果が得
られる。
また、第１の実施例においては、液体の薄膜を介して
接合するので、合わせたのちにウェハ相互の位置を容易
に移動させることができるため、ウェハ同志の表面ある
いはその上に堆積したアモルファス膜を傷つけることな
く、極めて容易に位置合わせが可能である。また、通
常、接合前処理としてウェハ洗浄を行なう場合は、その
後にウェハ乾燥という最もゴミ等によって汚染され易い
工程が必要であるが、本発明の場合はウェットのままで
接合工程に入れるので上記の乾燥工程が不要であり、そ
のため接合表面の清浄を保ちやすい。また、密着に用い
るものが液体で非圧縮性であるためウェハ間に均一厚み
で薄膜を形成することが容易であり、大量生産に適して
いる、等の効果が得られる。
接合するので、合わせたのちにウェハ相互の位置を容易
に移動させることができるため、ウェハ同志の表面ある
いはその上に堆積したアモルファス膜を傷つけることな
く、極めて容易に位置合わせが可能である。また、通
常、接合前処理としてウェハ洗浄を行なう場合は、その
後にウェハ乾燥という最もゴミ等によって汚染され易い
工程が必要であるが、本発明の場合はウェットのままで
接合工程に入れるので上記の乾燥工程が不要であり、そ
のため接合表面の清浄を保ちやすい。また、密着に用い
るものが液体で非圧縮性であるためウェハ間に均一厚み
で薄膜を形成することが容易であり、大量生産に適して
いる、等の効果が得られる。
第１図は本発明の工程説明図、第２図は本発明を適用す
るのに好適なMOSFETの一例の断面図である。 〈符号の説明〉 21、22……接合面を鏡面研磨した単結晶シリコンウェハ 23、24……堆積したアモルファス・シリコン膜 25……熱処理によって再結晶化したポリシリコン膜
るのに好適なMOSFETの一例の断面図である。 〈符号の説明〉 21、22……接合面を鏡面研磨した単結晶シリコンウェハ 23、24……堆積したアモルファス・シリコン膜 25……熱処理によって再結晶化したポリシリコン膜
Claims (1)
- 【請求項１】二つの単結晶半導体基板の各接合面をそれ
ぞれ鏡面研磨し、該二つの半導体基板の少なくとも一方
の接合面に非晶質半導体膜を形成した後、該二つの半導
体基板の接合面を密着させ、熱処理を加えることによっ
て、上記二つの半導体基板を相互に接合すると共に上記
非晶質半導体膜を再結晶化させることにより、単結晶−
多結晶−単結晶構造の半導体基板を製造することを特徴
とする半導体基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28547487A JP2500806B2 (ja) | 1987-11-13 | 1987-11-13 | 半導体基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28547487A JP2500806B2 (ja) | 1987-11-13 | 1987-11-13 | 半導体基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01128513A JPH01128513A (ja) | 1989-05-22 |
| JP2500806B2 true JP2500806B2 (ja) | 1996-05-29 |
Family
ID=17691987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28547487A Expired - Fee Related JP2500806B2 (ja) | 1987-11-13 | 1987-11-13 | 半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2500806B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2917919B2 (ja) * | 1996-06-20 | 1999-07-12 | 日本電気株式会社 | 半導体基板およびその製造方法、並びに半導体素子 |
| JP5158807B2 (ja) * | 2009-02-10 | 2013-03-06 | 独立行政法人産業技術総合研究所 | 光電変換素子およびその製造方法 |
| JP6799386B2 (ja) * | 2016-05-16 | 2020-12-16 | 日本放送協会 | 固体撮像素子及びその製造方法 |
-
1987
- 1987-11-13 JP JP28547487A patent/JP2500806B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01128513A (ja) | 1989-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2812405B2 (ja) | 半導体基板の製造方法 | |
| US6744116B1 (en) | Thin film using non-thermal techniques | |
| US5395788A (en) | Method of producing semiconductor substrate | |
| JPH01315159A (ja) | 誘電体分離半導体基板とその製造方法 | |
| JPH067594B2 (ja) | 半導体基板の製造方法 | |
| JPH044744B2 (ja) | ||
| JP2500806B2 (ja) | 半導体基板の製造方法 | |
| WO2008139684A1 (ja) | Ｓｏｉ基板の製造方法及びｓｏｉ基板 | |
| JPH06275525A (ja) | Ｓｏｉ基板及びその製造方法 | |
| JP2621325B2 (ja) | Ｓｏｉ基板及びその製造方法 | |
| JPH0613456A (ja) | 半導体装置の製造方法 | |
| JPH09509792A (ja) | 支持ウェーハ上に接着した半導体物質の層中に半導体素子が形成した半導体装置の製造方法 | |
| JP2699359B2 (ja) | 半導体基板の製造方法 | |
| JPS6390859A (ja) | 薄膜トランジスタとその製造方法 | |
| JP3217105B2 (ja) | 半導体チップの製造方法 | |
| JPH1187799A (ja) | 磁気抵抗素子とその製造方法 | |
| JPH01133341A (ja) | 半導体基板の製造方法及び半導体装置の製造方法 | |
| JPH08316443A (ja) | Ｓｏｉ基板及びその製造方法 | |
| JPH0719837B2 (ja) | 半導体装置の製造方法 | |
| JP3864886B2 (ja) | Ｓｏｉウエーハ | |
| JP3165735B2 (ja) | 半導体基板の製造方法 | |
| JPH05304062A (ja) | 接合ウェーハ及びその製造方法 | |
| JPH04199632A (ja) | Ｓｏｉウエハ及びその製造方法 | |
| JPH04148525A (ja) | Ｓｏｉ基板およびその製造方法 | |
| JPH06296002A (ja) | 半導体素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |