JPH044744B2 - - Google Patents

Info

Publication number
JPH044744B2
JPH044744B2 JP60292577A JP29257785A JPH044744B2 JP H044744 B2 JPH044744 B2 JP H044744B2 JP 60292577 A JP60292577 A JP 60292577A JP 29257785 A JP29257785 A JP 29257785A JP H044744 B2 JPH044744 B2 JP H044744B2
Authority
JP
Japan
Prior art keywords
bonded
wafers
semiconductor substrate
grinding
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60292577A
Other languages
English (en)
Other versions
JPS62154614A (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP60292577A priority Critical patent/JPS62154614A/ja
Priority to DE8686115342T priority patent/DE3684676D1/de
Priority to EP86115342A priority patent/EP0226772B1/en
Priority to KR1019860009433A priority patent/KR910000792B1/ko
Publication of JPS62154614A publication Critical patent/JPS62154614A/ja
Priority to US07/620,450 priority patent/US5087307A/en
Publication of JPH044744B2 publication Critical patent/JPH044744B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B9/00—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor
    • B24B9/02—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground
    • B24B9/06—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain
    • B24B9/065—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain of thin, brittle parts, e.g. semiconductors, wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1062—Prior to assembly
    • Y10T156/1064—Partial cutting [e.g., grooving or incising]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Description

【発明の詳細な説明】 ［発明の技術分野］ 本発明は、接合型半導体基板の製造方法に関
し、さらに詳しくは、半導体ウエハの面を鏡面研
磨し、少なくとも２枚の該半導体ウエハの鏡面ど
うしを直接密着させて接合した接合型半導体基板
の製造方法に係るものである。
［発明の技術的背景］ ２枚の半導体ウエハを直接接合して得られる接
合型半導体基板は、不純物とその濃度の異なる半
導体ウエハを接合したり、予め不純物とその濃度
の異なる領域を形成した半導体ウエハを接合した
りすることにより、拡散やエピタキシヤルの繁雑
な工程を省略して半導体装置の原価を低減するこ
とができる。ところで、半導体ウエハを直接密着
して接合するためには、密着面を鏡面研磨する
が、鏡面研磨の際ウエハ周縁部に生ずる鏡面研磨
のダレが、接合型半導体基板の周縁部に未接合部
を残す問題がある。この未接合部は、基板周縁か
ら中央に向かつてクサビ型に狭まつてゆく隙間と
なつており、接合した後、基板厚さを調整するた
めの工程であるラツピングやポリツシングの際に
エツジの欠けの原因となり、またウエハプロセス
での前処理工程である湿式洗浄の際に洗浄液が隙
間に浸み込み、それが熱処理や真空蒸着等のウエ
ハプロセス時に飛散して汚染の原因となる。従つ
て、周縁未接合部は接合の後除去しなければなら
ない。
［背景技術の問題点］ 従来、接合型半導体基板の未接合部の除去に
は、面取り装置を用いて研削除去していた。第５
図は面取り研削を説明する正面図、第６図は同じ
く平面図を示す。両図において、１は２枚の半導
体ウエハ１ａ，１ｂを接合した接合ウエハで、２
は周縁に生じている未接合部である。接合ウエハ
１は面取り装置のウエハ取付け部（図示せず）に
取り付けられ、全周縁の研削加工が可能なように
一点鎖線を軸として回転矢印方向に軸回転２ｃさ
せる。３は面取り装置の回転砥石で、一点鎖線を
軸として回転矢印方向に軸回転３ｃとするととも
に、左右矢印方向に前進後退するようになつてい
る。ウエハ取付け部に取り付けた接合ウエハ１の
回転に従いその周縁を回転砥石３が破線４のとこ
ろまで研削し直し、また該回転がオリエンテイシ
ヨン・フラツトの位置に至つて回転砥石３は前進
しオリエンテイシヨン・フラツト５を研削し直
し、全周縁の研削が進行する。
周縁未接合部の半径方向の幅は、約２mm程度で
あり、この部分を除去すれば本来上記した問題は
解消するのであるが、一般に半導体基板の径は定
型規格化されており、例えば125mmφ基板を使つ
た接合型半導体基板の周縁部２mmを除去すると
121mmφとなり、汎用の製造装置が治具が全く適
用ができない。そのため、周縁部は片側12.5mmを
除去して100mmφの汎用サイズまでにする必要が
あるが、１枚１枚の接合ウエハをしかもこの研削
しろで研削するには非常な長時間を要していた。
［発明の目的］ この発明の目的は、接合型半導体基板の周縁未
接合を研削して、汎用サイズの基板とするための
研削時間を、大幅に短縮することにある。
［発明の概要］ 本発明の接合型半導体基板の製造方法は、半導
体ウエハの面を鏡面研磨し、少なくとも２枚の該
半導体ウエハの鏡面どうしを直接密着させて接合
した接合ウエハから、該接合ウエハの周縁未接合
部を除去した接合型半導体基板を加工する方法で
あつて、複数の接合ウエハの各表面に熱溶融型接
着剤を適用して、オリエンテイシヨン・フラツト
を揃えるとともに積層して貼り合わせた接合ウエ
ハ積層体を形成する工程と、該接合ウエハ積層体
を円筒研削することにより接合ウエハの周縁未接
合部を除去して接合型半導体基板の周縁を形成し
直すとともに、該接合ウエハ積層体の円筒研削面
の一部を平面研削することにより接合型半導体基
板のオリエンテイシヨン・フラツトを形成し直す
工程と、研削後前記接着剤を除去して個々の接合
型半導体基板に分離する工程を含むことを特徴と
する。多数の接合ウエハを積み重ねたものは、単
独の接合ウエハより外力に対して強度が強く、従
つて一度に深い削りしろを研削することができ、
更に多数の接合ウエハを同時に研削できるように
したことで、研削時間の短縮を図つたものであ
る。また本発明は単結晶インゴツトに対する円筒
研削及びオリエンテイシヨン・フラツト形成方法
と同様に三次元円筒研削機を用いて、この目的の
加工を容易に行うことができる。
［発明の実施例］ 次に図面を参照して、本発明の実施例を説明す
る。
互いにキヤリア濃度の異なる、面方位（100）
で、＜110＞方向に長さ40mmのオリエンテイシヨ
ン・フラツトを持つ径125mmφの２枚のシリコン
半導体ウエハを用意した。このシリコン半導体ウ
エハの表面を500Å以下の粗さに鏡面研磨し、必
要であれば次に脱脂及びステイン除去工程を付加
した後、清浄な水で水洗処理をする。次に室温で
スピンナー脱水処理を行つて過剰な水分を除去し
た後、クラス１以下のような清浄な雰囲気中で、
鏡面どうしを密着して接合し、さらに、200℃以
上好ましくは1000℃〜1200℃で熱処理をして接合
を強化する。かかる例示の方法により本発明でい
う接合ウエハが得られる。普通接合ウエハの周縁
には鏡面研磨のダレによりウエハ半径方向に約２
mm程度の幅で未接合部が残つている。
そこで、第１図に示すように、80〜90℃に調節
した熱板１６上に、上記の接合ウエハ１１を100
枚、その各々の表面に熱溶融型接着剤であるパラ
フイン１７を溶融塗布し、治具（図示せず）を用
いてオリエンテイシヨン１５を合わせながら、順
次積み重ねた。100枚の接合ウエハを積み重ね終
えたところで治具ごと冷却板の上に移し、パラフ
イン１７を固化させ、単結晶インゴツト状の接合
ウエハ積層体１８とする。パラフイン１７は、熱
板１６の熱と積み重ねた接合ウエハ１１の重量に
よつて薄層となつて固化し、100枚の接合ウエハ
１１を一体に接着する。
接合ウエハ１１は、第１図のように、構成する
２枚の半導体ウエハのオリエンテイシヨン・フラ
ツトが一致している接合ウエハが使用されること
もあり、第２図のように、接合ウエハを構成する
半導体ウエハ２１ａのオリエンテイシヨン・フラ
ツト２５ａが他の１枚の半導体ウエハ２１ｂのオ
リエンテイシヨン・フラツト２５ｂと任意の角度
ずらせて接合されている接合ウエハが使用される
場合もある。
次に、接合ウエハ積層体１８は、第３図に示し
た研削装置を用いてその新たな周縁及びオリエン
テイシヨン・フラツトを研削した。該研削装置
は、シヤフト３２ａに対して同軸のシヤフト３２
ｂが接合ウエハ積層体１８を押さえ、該シヤフト
３２ａ，３２ｂは図示せぬ駆動装置により一点鎖
線を軸として回転矢印方向に軸回転３２ｃして該
積層体１８を回転させるとともに、該回転駆動装
置とは別の駆動装置（図示せず）により水平矢印
方向に軸移動３２ｄして該積層体１８を前進後退
させる。一方、円盤状の回転砥石３３は、図示せ
ぬ駆動装置により一点鎖線として回転矢印方向に
軸回転３３ｃする。
該研削装置により周縁の円筒研削をする方法
は、第３図に示すように積層体１８をシヤフト３
２ａ，３２ｂで押さえ、軸回転３２ｃ及び軸移動
３２ｄを行つて、回転砥石３３により積層体周縁
を円筒状に101.0mmφ（破線３４で示す）まで研削
して、未接合部２を除去する。次に、オリエンテ
イシヨン・フラツトを研削するが、このための方
法は、第４図に示すように、同じ研削装置におい
て、シヤフト３２ａ，３２ｂを回転させずに固定
して軸移動３２ｄのみを行い、回転砥石３３によ
り長さ30mmで所定方向のオリエンテイシヨン・フ
ラツト３５を平面研削する。
その後、積層体１８は、再度80〜90℃の熱板上
に載せ、接着剤１７を溶融し、接合ウエハ１１の
１枚１枚をはがし取り、さらにはがし取つた接合
ウエハ１１は有機溶剤で洗浄してその表面から接
着剤１７を完全に除去する。しかる後、面取り加
工（ベベル加工）を加え、所定の100mmφの接合
型半導体基板を得た。
［発明の効果］ 本発明の接合型半導体基板の製造方法によれ
ば、接合ウエハを積層体として研削したから、多
数の接合ウエハを同時に研削できるとともに、強
度が強く一度に深い削りしろで研削でき、その結
果、従来方法で１枚当り約30分間の時間を要して
いたものが、本発明方法では面取り加工を含めて
１枚当り３分間となり、従来方法の1/10の時間に
短縮することができた。さらに、本発明方法に使
用する研削装置は、単結晶インゴツトの円筒研削
及びオリエンテイシヨン・フラツトを加工する３
次元円筒研削機と同じものであるため、兼用する
ことができて有利である。
【図面の簡単な説明】
第１図は本発明方法における接合ウエハ積層体
の形成工程を示す斜視図、第２図は接合ウエハに
ついてオリエンテイシヨン・フラツトを説明する
平面図、第３図は本発明方法における周縁研削工
程を示す正面図、第４図は本発明方法におけるオ
リエンテイシヨン・フラツト研削工程を示す正面
図、第５図及び第６図はそれぞれ従来方法を説明
する正面図及び平面図である。 １，１１…接合ウエハ、２…未接合部、１７…
接着剤、１８…接合ウエハ積層体、４，３４…形
成し直した周縁、５，３５…形成し直したオリエ
ンテイシヨン・フラツト。

Claims (1)

    【特許請求の範囲】
  1. １ 半導体ウエハの面を鏡面研磨し、少なくとも
    ２枚の該半導体ウエハの鏡面どうしを直接密着さ
    せて接合した接合ウエハから、該接合ウエハの周
    縁未接合部を除去した接合型半導体基板を加工す
    る方法であつて、複数の接合ウエハの各表面に熱
    溶融型接着剤を適用して、オリエンテイシヨン・
    フラツトを揃えるとともに積層して貼り合わせた
    接合ウエハ積層体を形成する工程と、該接合ウエ
    ハ積層体を円筒研削することにより接合ウエハの
    周縁未接合部を除去して接合型半導体基板の周縁
    を形成し直すとともに、該接合ウエハ積層体の円
    筒研削面の一部を平面研削することにより接合型
    半導体基板のオリエンテイシヨン・フラツトを形
    成し直す工程と、研削後前記接着剤を除去して
    個々の接合型半導体基板に分離する工程を含む接
    合型半導体基板の製造方法。
JP60292577A 1985-12-27 1985-12-27 接合型半導体基板の製造方法 Granted JPS62154614A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP60292577A JPS62154614A (ja) 1985-12-27 1985-12-27 接合型半導体基板の製造方法
DE8686115342T DE3684676D1 (de) 1985-12-27 1986-11-05 Verfahren zum herstellen von halbleitersubstraten.
EP86115342A EP0226772B1 (en) 1985-12-27 1986-11-05 Method of manufacturing semiconductor substrates
KR1019860009433A KR910000792B1 (ko) 1985-12-27 1986-11-08 반도체기판의 제조방법
US07/620,450 US5087307A (en) 1985-12-27 1990-12-03 Method of manufacturing semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60292577A JPS62154614A (ja) 1985-12-27 1985-12-27 接合型半導体基板の製造方法

Publications (2)

Publication Number Publication Date
JPS62154614A JPS62154614A (ja) 1987-07-09
JPH044744B2 true JPH044744B2 (ja) 1992-01-29

Family

ID=17783570

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60292577A Granted JPS62154614A (ja) 1985-12-27 1985-12-27 接合型半導体基板の製造方法

Country Status (5)

Country Link
US (1) US5087307A (ja)
EP (1) EP0226772B1 (ja)
JP (1) JPS62154614A (ja)
KR (1) KR910000792B1 (ja)
DE (1) DE3684676D1 (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2685819B2 (ja) * 1988-03-31 1997-12-03 株式会社東芝 誘電体分離半導体基板とその製造方法
US5076021A (en) * 1989-04-28 1991-12-31 Silicon Technology Corporation Flat grind stage assembly for an automatic edge grinder
US5201977A (en) * 1989-08-09 1993-04-13 Hiroaki Aoshima Process for producing structures from synthetic single-crystal pieces
JPH0719737B2 (ja) * 1990-02-28 1995-03-06 信越半導体株式会社 Ｓ０１基板の製造方法
DE69127582T2 (de) * 1990-05-18 1998-03-26 Fujitsu Ltd Verfahren zur Herstellung eines Halbleitersubstrates und Verfahren zur Herstellung einer Halbleiteranordnung unter Verwendung dieses Substrates
JPH05259016A (ja) * 1992-03-12 1993-10-08 Mitsubishi Electric Corp ウエハ作製用基板及び半導体ウエハの製造方法
JPH06229356A (ja) * 1993-02-05 1994-08-16 Shoichiro Yamazaki 回転体を利用する動力蓄積装置
US5595522A (en) * 1994-01-04 1997-01-21 Texas Instruments Incorporated Semiconductor wafer edge polishing system and method
KR0170182B1 (ko) * 1994-11-29 1999-03-20 양승택 측면접합을 이용한 대면적 평판 디스플레이 제조방법
US6113721A (en) * 1995-01-03 2000-09-05 Motorola, Inc. Method of bonding a semiconductor wafer
US5674110A (en) * 1995-05-08 1997-10-07 Onix S.R.L. Machine and a process for sizing and squaring slabs of materials such as a glass, stone and marble, ceramic tile and the like
JPH09290358A (ja) * 1996-04-25 1997-11-11 Komatsu Electron Metals Co Ltd 半導体ウェハの製造方法および半導体インゴットの面 取り加工装置
JP2001345294A (ja) 2000-05-31 2001-12-14 Toshiba Corp 半導体装置の製造方法
KR100438819B1 (ko) * 2000-07-05 2004-07-05 삼성코닝 주식회사 질화갈륨 단결정 기판의 제조방법
JP3933432B2 (ja) * 2001-09-10 2007-06-20 Ｈｏｙａ株式会社 ガラス基板のクランプ治具、ガラス基板の加工方法およびガラス基板
JP2004022899A (ja) * 2002-06-18 2004-01-22 Shinko Electric Ind Co Ltd 薄シリコンウエーハの加工方法
CN100515673C (zh) * 2005-10-13 2009-07-22 鸿富锦精密工业（深圳）有限公司 滚圆设备及滚圆方法
CN1962189B (zh) * 2005-11-11 2010-09-29 鸿富锦精密工业（深圳）有限公司 滚圆方法
CN100528472C (zh) * 2006-01-06 2009-08-19 鸿富锦精密工业（深圳）有限公司 滚圆治具及滚圆方法
CN100488713C (zh) * 2006-01-11 2009-05-20 鸿富锦精密工业（深圳）有限公司 滚圆治具组及滚圆方法
US20080044984A1 (en) * 2006-08-16 2008-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of avoiding wafer breakage during manufacture of backside illuminated image sensors
US8288918B2 (en) * 2008-12-24 2012-10-16 Ngk Insulators, Ltd. Composite substrate and manufacturing method thereof
CN102237435B (zh) * 2010-04-21 2013-12-11 陕西众森电能科技有限公司 一种太阳电池的去边方法
US9676114B2 (en) * 2012-02-29 2017-06-13 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer edge trim blade with slots
US20140127857A1 (en) * 2012-11-07 2014-05-08 Taiwan Semiconductor Manufacturing Company, Ltd. Carrier Wafers, Methods of Manufacture Thereof, and Packaging Methods
US10000031B2 (en) * 2013-09-27 2018-06-19 Corning Incorporated Method for contour shaping honeycomb structures
JP6063436B2 (ja) * 2014-12-18 2017-01-18 Ｄｏｗａエレクトロニクス株式会社 ウェハ群、ウェハの製造装置、およびウェハの製造方法
CN107151817A (zh) * 2016-03-03 2017-09-12 上海新昇半导体科技有限公司 单晶硅的生长方法及其制备的单晶硅锭
JP2019166608A (ja) * 2018-03-26 2019-10-03 有限会社福島技研 研削装置
CN109048546B (zh) * 2018-08-31 2020-08-14 巫溪县玉帛石材有限公司 圆形石材磨边机
CN111113193B (zh) * 2019-12-25 2021-05-14 东莞市晶博光电股份有限公司 一种取消叠纸和分片的玻璃加工工艺

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US369074A (en) * 1887-08-30 pearce
DE924371C (de) * 1953-01-13 1955-02-28 Marienberger Mosaikplattenfabr Verfahren und Vorrichtung zum Schleifen von Wandfliesen od. dgl. auf Masshaltigkeit
US3274454A (en) * 1961-09-21 1966-09-20 Mallory & Co Inc P R Semiconductor multi-stack for regulating charging of current producing cells
US3355636A (en) * 1965-06-29 1967-11-28 Rca Corp High power, high frequency transistor
US3475867A (en) * 1966-12-20 1969-11-04 Monsanto Co Processing of semiconductor wafers
US3567547A (en) * 1967-06-22 1971-03-02 John R Mattson Method of providing thin glass parts of precise dimensions
JPS5013155A (ja) * 1973-06-06 1975-02-12
JPS55106762A (en) * 1979-02-06 1980-08-15 Nippon Sheet Glass Co Ltd Grinding method of glass side edge
US4344260A (en) * 1979-07-13 1982-08-17 Nagano Electronics Industrial Co., Ltd. Method for precision shaping of wafer materials
US4331452A (en) * 1980-08-04 1982-05-25 Fairchild Camera And Instrument Corporation Apparatus for crystal shaping
JPS6051700A (ja) * 1983-08-31 1985-03-23 Toshiba Corp シリコン結晶体の接合方法

Also Published As

Publication number Publication date
DE3684676D1 (de) 1992-05-07
US5087307A (en) 1992-02-11
EP0226772A3 (en) 1988-07-06
EP0226772A2 (en) 1987-07-01
KR870006623A (ko) 1987-07-13
KR910000792B1 (ko) 1991-02-08
EP0226772B1 (en) 1992-04-01
JPS62154614A (ja) 1987-07-09

Similar Documents

Publication Publication Date Title
JPH044744B2 (ja)
US5314107A (en) Automated method for joining wafers
TWI424484B (zh) Wafer grinding method and wafer
JPH04263425A (ja) 半導体基板の研削装置及び研削方法
JP3328193B2 (ja) 半導体ウエーハの製造方法
JP4892201B2 (ja) 貼合せワークの外周エッジ部の段差加工方法及び装置
JPS58184727A (ja) シリコンウェ−ハの面を研削する方法
TW202323605A (zh) 半導體結晶晶圓的製造方法及製造裝置
JP2658135B2 (ja) 半導体基板
JPH044742B2 (ja)
JPH06198530A (ja) 複数枚の板状材の加工方法及び複数枚の板状材の重ね合 わせ方法
JPH10209408A (ja) Ｓｏｉ基板の製造方法
JPS6025649A (ja) 両面ポリシング装置による片面ポリシング装置
JPS61152358A (ja) 半導体ウエハの研削方法
JPH03295017A (ja) 磁気ヘッドスライダーの製造方法
JP2604488B2 (ja) 接合ウエハおよびその製造方法
JPH06105702B2 (ja) 半導体基板の製造方法
JPH0778793A (ja) 半導体ウェーハの研削加工方法
JPS62264864A (ja) 基体の研摩方法
JPS59188921A (ja) 誘電体分離基板の製造方法
JPS6381934A (ja) ウエハおよびその製造方法
JP2608757B2 (ja) 水晶振動子用水晶ウエハ
JPH02273923A (ja) 半導体基板の製造方法
JPS62224537A (ja) 薄基板製造用の複合加工機
KR100545822B1 (ko) 웨이퍼 단면 연마 방법 및 웨이퍼 크램프