JP2658135B2 - 半導体基板 - Google Patents
半導体基板Info
- Publication number
- JP2658135B2 JP2658135B2 JP5438388A JP5438388A JP2658135B2 JP 2658135 B2 JP2658135 B2 JP 2658135B2 JP 5438388 A JP5438388 A JP 5438388A JP 5438388 A JP5438388 A JP 5438388A JP 2658135 B2 JP2658135 B2 JP 2658135B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- semiconductor substrate
- layer
- outer peripheral
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、支持体上に半導体層を有する半導体基板に
関するものである。
関するものである。
本発明は、上記の様な半導体基板において、少なくと
も半導体層の外周端を支持体の外周端よりも内側に位置
させ、且つ半導体層のうちで少なくとも支持体とは反対
側の面の周縁を面取りすることによって、高品質の半導
体装置を高歩留りで製造することができる様にしたもの
である。
も半導体層の外周端を支持体の外周端よりも内側に位置
させ、且つ半導体層のうちで少なくとも支持体とは反対
側の面の周縁を面取りすることによって、高品質の半導
体装置を高歩留りで製造することができる様にしたもの
である。
SOI形の半導体装置等の製造には、支持体上に半導体
層を有する半導体基板が使用されることがある。
層を有する半導体基板が使用されることがある。
第４図は、この様な半導体基板を示している。この半
導体基板11では、夫々が表面にSiO2層12を有するSiウエ
ハ13、14が、接着剤を用いない周知の方法で、SiO2層12
同士を対向させて一体に接合されている。
導体基板11では、夫々が表面にSiO2層12を有するSiウエ
ハ13、14が、接着剤を用いない周知の方法で、SiO2層12
同士を対向させて一体に接合されている。
この第４図の状態から研削等によってSiウエハ14を薄
くして、SiO2層12上に薄膜状のSi層を形成すれば、この
Si層にSOI形の半導体装置を製造することができる。つ
まり、表面にSiO2層12を有するSiウエハ13が、薄膜状の
Si層に対する支持体となっている。
くして、SiO2層12上に薄膜状のSi層を形成すれば、この
Si層にSOI形の半導体装置を製造することができる。つ
まり、表面にSiO2層12を有するSiウエハ13が、薄膜状の
Si層に対する支持体となっている。
ところが、第４図からも明らかな様に、Siウエハ13、
14には通常は面取り加工が施されている。また、Siウエ
ハ13、14の外周部には、ダレ等があるのが通常である。
これらのために、Siウエハ13、14の外周から２〜3mmの
範囲は、非接着部となり易い。
14には通常は面取り加工が施されている。また、Siウエ
ハ13、14の外周部には、ダレ等があるのが通常である。
これらのために、Siウエハ13、14の外周から２〜3mmの
範囲は、非接着部となり易い。
この様に半導体基板11に非接着部があると、Siウエハ
14の研削時や半導体装置の製造時等に、この非接着部で
チッピングが生じ易い。チッピングが生じると、Siウエ
ハ14の破片でSiウエハ14の表面が損傷され、高品質の半
導体装置を高歩留りで製造することができない。
14の研削時や半導体装置の製造時等に、この非接着部で
チッピングが生じ易い。チッピングが生じると、Siウエ
ハ14の破片でSiウエハ14の表面が損傷され、高品質の半
導体装置を高歩留りで製造することができない。
そこで本願の出願人は、少なくともSiウエハ14の外周
端がSiウエハ13の外周端よりも内側にある様にすること
によって非接着部を除去した半導体基板を、特願昭62−
245014号として既に提案した。
端がSiウエハ13の外周端よりも内側にある様にすること
によって非接着部を除去した半導体基板を、特願昭62−
245014号として既に提案した。
しかし上述の先願の半導体基板でも、非接着部でチッ
ピングが生じるのを防止できるとしても、Siウエハ14の
研削時や半導体装置の製造時等にこのSiウエハ14自体の
周縁でチッピングが生じるのを防止することはできな
い。
ピングが生じるのを防止できるとしても、Siウエハ14の
研削時や半導体装置の製造時等にこのSiウエハ14自体の
周縁でチッピングが生じるのを防止することはできな
い。
本発明による半導体基板11では、少なくとも半導体層
14の外周端が支持体13の外周端よりも内側に位置してお
り、且つ前記半導体層14のうちで少なくとも前記支持体
13とは反対側の面の周縁が面取りされている。
14の外周端が支持体13の外周端よりも内側に位置してお
り、且つ前記半導体層14のうちで少なくとも前記支持体
13とは反対側の面の周縁が面取りされている。
本発明による半導体基板11では、少なくとも半導体層
14の外周端が支持体13の外周端よりも内側に位置してい
るので、半導体基板11全体の大きさを保持したままで半
導体層14と支持体13との非接着部を除去することがで
き、半導体基板11の加工時に非接着部でチッピングが生
じるのを防止することができる。
14の外周端が支持体13の外周端よりも内側に位置してい
るので、半導体基板11全体の大きさを保持したままで半
導体層14と支持体13との非接着部を除去することがで
き、半導体基板11の加工時に非接着部でチッピングが生
じるのを防止することができる。
また、半導体層14のうちで少なくとも支持体13とは反
対側の面の周縁が面取りされているので、半導体基板11
の加工時に半導体層14の周縁でチッピングが生じるのを
防止することができる。
対側の面の周縁が面取りされているので、半導体基板11
の加工時に半導体層14の周縁でチッピングが生じるのを
防止することができる。
以下、本発明の第１及び第２実施例を、第１図〜第３
図を参照しながら説明する。
図を参照しながら説明する。
第１図が、第１実施例を示している。この第１実施例
の半導体基板11では、SiO2層12を含むSiウエハ14とSiウ
エハ13のSiO2層12側の部分との夫々の外周端が、Siウエ
ハ13のSiO2層12とは反対側の部分の外周端よりも内側に
位置している。
の半導体基板11では、SiO2層12を含むSiウエハ14とSiウ
エハ13のSiO2層12側の部分との夫々の外周端が、Siウエ
ハ13のSiO2層12とは反対側の部分の外周端よりも内側に
位置している。
また更に、SiO2層12を含むSiウエハ14とSiウエハ13の
SiO2層12側の部分との夫々の外周面の全面に面取り加工
が施されており、Siウエハ13のうちで上記の外周面より
も外側に位置している部分の周縁にも面取り加工が施さ
れている。
SiO2層12側の部分との夫々の外周面の全面に面取り加工
が施されており、Siウエハ13のうちで上記の外周面より
も外側に位置している部分の周縁にも面取り加工が施さ
れている。
第２図は、第４図に示した半導体基板11から第１実施
例の半導体基板11を加工するための装置を示している。
この装置は、回転軸15に固定されているウエハクランプ
台16とダイヤ電着面17a〜17eが形成されているホイール
17とを有している。
例の半導体基板11を加工するための装置を示している。
この装置は、回転軸15に固定されているウエハクランプ
台16とダイヤ電着面17a〜17eが形成されているホイール
17とを有している。
この装置を用いて加工を行うには、まず、第４図に示
した半導体基板11をウエハクランプ台16でクランプし、
回転軸15を回転させる。
した半導体基板11をウエハクランプ台16でクランプし、
回転軸15を回転させる。
４、ホイール17を半導体基板11へ接近させる。このと
き、Siウエハ13、14が規格サイズのウエハでなければ、
これらのSiウエハ13、14の外周面21をダイヤ電着面17d
で研削し、規格サイズのウエハであれば、この研削は行
わない。
き、Siウエハ13、14が規格サイズのウエハでなければ、
これらのSiウエハ13、14の外周面21をダイヤ電着面17d
で研削し、規格サイズのウエハであれば、この研削は行
わない。
次に、ウエハクランプ台16を下降させて、Siウエハ13
に面22を形成するための研削をダイヤ電着面17eによっ
て行うが、この場合も、既に面取りされているSiウエハ
をSiウエハ13として用いていれば、この研削は行わな
い。
に面22を形成するための研削をダイヤ電着面17eによっ
て行うが、この場合も、既に面取りされているSiウエハ
をSiウエハ13として用いていれば、この研削は行わな
い。
最後に、ウエハクランプ台16を上昇させて、Siウエハ
13、14に面23〜25を形成するための研削を夫々ダイヤ電
着面17a〜17cによって同時に行う。
13、14に面23〜25を形成するための研削を夫々ダイヤ電
着面17a〜17cによって同時に行う。
この様な第１実施例の半導体基板11では、Siウエハ14
を薄膜状にするために第１図中で一点鎖線の状態から実
線の状態までSiウエハ14を研削したり、このSiウエハ14
に半導体装置を製造したりしても、Siウエハ13とSiウエ
ハ14との接合面やSiウエハ14の周縁でチッピングが生じ
ることはない。
を薄膜状にするために第１図中で一点鎖線の状態から実
線の状態までSiウエハ14を研削したり、このSiウエハ14
に半導体装置を製造したりしても、Siウエハ13とSiウエ
ハ14との接合面やSiウエハ14の周縁でチッピングが生じ
ることはない。
第３図は、第２実施例を示している。この第２実施例
の半導体基板11は、SiO2層12とSiウエハ13のSiO2層12側
の部分との夫々の外周面には面取り加工が施されておら
ず、Siウエハ14の外周面もSiO2層12とは反対側の部分に
のみ面取り加工が施されていることを除いて、第１図に
示した第１実施例の半導体基板11と実質的に同様の構成
を有している。
の半導体基板11は、SiO2層12とSiウエハ13のSiO2層12側
の部分との夫々の外周面には面取り加工が施されておら
ず、Siウエハ14の外周面もSiO2層12とは反対側の部分に
のみ面取り加工が施されていることを除いて、第１図に
示した第１実施例の半導体基板11と実質的に同様の構成
を有している。
この様な第２実施例の半導体基板11を加工するには、
第２図に示したホイール17とはダイヤ電着面の形状が異
なるホイールをこの加工装置に取り付ければよい。
第２図に示したホイール17とはダイヤ電着面の形状が異
なるホイールをこの加工装置に取り付ければよい。
この様な第２実施例の半導体基板11でも、第２図中で
一点鎖線の状態から実線の状態までSiウエハ14を研削し
たり、このウエハ14に半導体装置を製造したりしても、
Siウエハ13とSiウエハ14との接合面やSiウエハ14の周縁
でチッピングが生じることはない。
一点鎖線の状態から実線の状態までSiウエハ14を研削し
たり、このウエハ14に半導体装置を製造したりしても、
Siウエハ13とSiウエハ14との接合面やSiウエハ14の周縁
でチッピングが生じることはない。
本発明による半導体基板では、加工時に半導体層と支
持体との非接着部や半導体層の周縁でチッピングが生じ
るのを防止することができるので、高品質の半導体装置
を高歩留りで製造することができる。
持体との非接着部や半導体層の周縁でチッピングが生じ
るのを防止することができるので、高品質の半導体装置
を高歩留りで製造することができる。
第１図は本発明の第１実施例の部分側断面図、第２図は
第１実施例の加工装置の概略的な側面図、第３図は本発
明の第２実施例の部分側断面図、第４図は第１及び第２
実施例の加工前の状態の部分側断面図である。 なお図面に用いた符号において、 11……半導体基板 12……SiO2層 13,14……Siウエハ である。
第１実施例の加工装置の概略的な側面図、第３図は本発
明の第２実施例の部分側断面図、第４図は第１及び第２
実施例の加工前の状態の部分側断面図である。 なお図面に用いた符号において、 11……半導体基板 12……SiO2層 13,14……Siウエハ である。
Claims (1)
- 【請求項１】支持体上に半導体層を有する半導体基板に
おいて、 少なくとも前記半導体層の外周端が前記支持体の外周端
よりも内側に位置しており、 且つ前記半導体層のうちで少なくとも前記支持体とは反
対側の面の周縁が面取りされていることを特徴とする半
導体基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5438388A JP2658135B2 (ja) | 1988-03-08 | 1988-03-08 | 半導体基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5438388A JP2658135B2 (ja) | 1988-03-08 | 1988-03-08 | 半導体基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01227441A JPH01227441A (ja) | 1989-09-11 |
| JP2658135B2 true JP2658135B2 (ja) | 1997-09-30 |
Family
ID=12969163
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5438388A Expired - Fee Related JP2658135B2 (ja) | 1988-03-08 | 1988-03-08 | 半導体基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2658135B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3352902B2 (ja) * | 1997-02-21 | 2002-12-03 | 信越半導体株式会社 | 貼り合わせ基板の作製方法 |
| JP2006347280A (ja) * | 2005-06-14 | 2006-12-28 | Calsonic Kansei Corp | 車両用の空気調和ユニット |
| FR2935536B1 (fr) * | 2008-09-02 | 2010-09-24 | Soitec Silicon On Insulator | Procede de detourage progressif |
| US8288918B2 (en) * | 2008-12-24 | 2012-10-16 | Ngk Insulators, Ltd. | Composite substrate and manufacturing method thereof |
| JP5399229B2 (ja) * | 2009-12-25 | 2014-01-29 | 日本碍子株式会社 | 複合基板及びその製造方法 |
| FR2957190B1 (fr) * | 2010-03-02 | 2012-04-27 | Soitec Silicon On Insulator | Procede de realisation d'une structure multicouche avec detourage par effets thermomecaniques. |
| US20120028439A1 (en) | 2010-07-30 | 2012-02-02 | Memc Electronic Materials, Inc. | Semiconductor And Solar Wafers And Method For Processing Same |
| US20120028555A1 (en) | 2010-07-30 | 2012-02-02 | Memc Electronic Materials, Inc. | Grinding Tool For Trapezoid Grinding Of A Wafer |
| US8310031B2 (en) | 2010-07-30 | 2012-11-13 | Memc Electronic Materials, Inc. | Semiconductor and solar wafers |
| JP5859742B2 (ja) * | 2011-04-28 | 2016-02-16 | 京セラ株式会社 | 複合基板 |
| JP5976999B2 (ja) * | 2011-05-30 | 2016-08-24 | 京セラ株式会社 | 複合基板 |
| JP6879223B2 (ja) | 2018-01-18 | 2021-06-02 | 株式会社Sumco | 貼り合わせウェーハの製造方法 |
-
1988
- 1988-03-08 JP JP5438388A patent/JP2658135B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01227441A (ja) | 1989-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5727990A (en) | Method for mirror-polishing chamfered portion of wafer and mirror-polishing apparatus | |
| JP2658135B2 (ja) | 半導体基板 | |
| EP0854500B1 (en) | Method of manufacturing a bonded substrate | |
| JPH044744B2 (ja) | ||
| JPS5958827A (ja) | 半導体ウエ−ハ、半導体ウエ−ハの製造方法及び半導体ウエ−ハの製造装置 | |
| US6113721A (en) | Method of bonding a semiconductor wafer | |
| JP2002373870A (ja) | 半導体ウエーハの加工方法 | |
| JPH0917984A (ja) | 貼り合わせｓｏｉ基板の製造方法 | |
| JPH05226305A (ja) | 張合せウェハの製造方法 | |
| JP2001144274A (ja) | 半導体基板の製造方法 | |
| JPH044742B2 (ja) | ||
| JPH10209408A (ja) | Ｓｏｉ基板の製造方法 | |
| JPS61152358A (ja) | 半導体ウエハの研削方法 | |
| JPH0837169A (ja) | 半導体基板の研削方法及び研削装置及び半導体装置の製造方法 | |
| JP2001085453A (ja) | 半導体装置の製造方法 | |
| JP3964029B2 (ja) | 半導体基板の製造方法 | |
| JP2658135C (ja) | ||
| JPS59136926A (ja) | 半導体装置の製法 | |
| JP3422225B2 (ja) | 貼り合わせ半導体基板及びその製造方法 | |
| JPH05109678A (ja) | Ｓｏｉ基板の製造方法 | |
| JP2003124147A (ja) | 半導体装置の製造方法 | |
| JPH08107193A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH04199632A (ja) | Ｓｏｉウエハ及びその製造方法 | |
| JPH0387012A (ja) | 接合ウエハおよびその製造方法 | |
| JPS59188921A (ja) | 誘電体分離基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |