JP5976999B2 - 複合基板 - Google Patents

複合基板 Download PDF

Info

Publication number
JP5976999B2
JP5976999B2 JP2011120005A JP2011120005A JP5976999B2 JP 5976999 B2 JP5976999 B2 JP 5976999B2 JP 2011120005 A JP2011120005 A JP 2011120005A JP 2011120005 A JP2011120005 A JP 2011120005A JP 5976999 B2 JP5976999 B2 JP 5976999B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
composite substrate
support substrate
substrate
peripheral
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011120005A
Other languages
English (en)
Other versions
JP2012248719A (ja
Inventor
哲広 大崎
哲広 大崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2011120005A priority Critical patent/JP5976999B2/ja
Publication of JP2012248719A publication Critical patent/JP2012248719A/ja
Application granted granted Critical
Publication of JP5976999B2 publication Critical patent/JP5976999B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Recrystallisation Techniques (AREA)

Description

本発明は、半導体素子に用いられる、半導体層を含む複合基板に関する。
近年、半導体素子の性能向上を図るべく、放熱性を高めたり、素子の寄生容量を抑えたりする技術の開発が進められている。このような技術の一つとして、SOS(Silicon On
Sapphire)構造がある。このSOS構造を形成する方法として、例えば特許文献1に記
載された技術がある。特許文献1に記載された技術は、平板サファイア基板の全面にシリコン層をエピタキシャル成長させた複合基板を提供するものである。
特開平10−12547号公報
しかし、特許文献1に記載されたSOS構造の複合基板は、取扱いの際に破損しやすく、シリコン層に損傷が及び、生産性が低くなる恐れがあった。
本発明は、上述の事情のもとで考え出されたものであって、生産性の高い複合基板を提供することを目的とする。
本発明の複合基板は、絶縁性材料からなり、中央に位置する主部および周縁に位置する周縁部を有する支持基板と、前記主部の上面に位置する半導体層とを含み、前記周縁部の上面の算術平均粗さは、前記主部の上面の算術平均粗さに比べて大きいものである。
本発明によれば、外部衝撃からの半導体層の損傷を抑制することのできる、生産性の高い複合基板を提供することができる。
(a)は本発明に係る複合基板の1つの実施形態の概略構成を示す平面図であり、(b)は(a)に示したIb−Ib線に沿った断面図である。 (a)は本発明に係る複合基板の1つの実施形態の概略構成を示す平面図であり、(b)は(a)に示したIIb−IIb線に沿った断面図である。 (a)は本発明に係る複合基板の1つの実施形態の概略構成を示す平面図であり、(b)は(a)に示したIIIb−IIIb線に沿った断面図である。 (a)は本発明に係る複合基板の1つの実施形態の概略構成を示す平面図であり、(b)は(a)に示したIVb−IVb線に沿った断面図である。 図1に示す複合基板1の変形例の概略構成を示す平面図である。
<複合基板の第1の実施形態>
本発明の複合基板の実施形態の一例である複合基板1について図面を参照しつつ、説明する。図1に示した複合基板1は、支持基板10と、半導体層20とを含んで構成されている。
支持基板10は、絶縁性材料からなり、半導体層20の支持部材となるものである。本実施形態では、酸化アルミニウム単結晶(以下、「サファイア」とする)によって形成されている。
支持基板10は、中央に位置する主部11とその周縁に位置する周縁部12とを有する。そして、本実施形態において、周縁部12は主部11の周囲を囲むように配置されている。ここで、「中央」とは、主部11と周縁部12との相対的な位置関係を示すものであり、支持基板1全体に対する絶対的な位置関係を示すものではない。すなわち、支持基板1の「中心」と主部11の「中心」は必ずしも一致する必要はない。支持基板10を平面視したときに、周縁部12が主部11の周縁(外縁)に位置すればよい。
なお、図1(b)において、主部11と周縁部12との境界を明確にするために、両者の境界部に破線を付した。以下の図面においても、同様の目的で破線を付すことある。
ここで、周縁部12の上面12aの算術平均粗さは、主部11の上面11aの算術平均粗さに比べて大きくしている。
主部11の上面11aは、支持基板10と後述する半導体層20とを接合する観点からもその算術平均粗さは小さいことが好ましく、例えば、算術平均粗さを10nm未満とすることが好ましい。これに対して、周縁部12の上面12aは、その算術平均粗さを主部11の上面11aに比べ大きくすればよい。具体的には、例えば、主部11の上面11aの算術平均粗さを1nmとしたときに、周縁部12の上面12aの算術平均粗さを5nm以上とすればよい。
このように主部11と周縁部12とで上面(11a,12a)の算術平均粗さを変えるためには、例えば、周縁部12の上面12aにおいてスパッタリング等の物理的手法を用いて加工したり、ウェットエッチング等の化学的手法を用いて上面12aを荒らすように加工したり、ブラスト加工のように機械的な手法を用いて加工を加えたりすればよい。
この支持基板10の主部11の上面11aには、半導体層20が支持されて、貼り合わされている。この例では、半導体層20は、主部11の上面11a全面を被覆するように配置されている。この半導体層20の厚みとしては、例えば50〜300〔nm〕の範囲が挙げられる。
半導体層20は、半導体素子として機能する素子機能部を一部に形成するものである。本例では、半導体層20としてシリコン単結晶を採用している。
そして、支持基板10と半導体層20とを貼り合わせることで、支持基板10上に半導体層20を配置させる。支持基板10と半導体層20とを貼り合わせる方法としては、貼り合わせる面の表面を活性化して接合する方法、および静電気力を利用して接合する方法が挙げられる。表面を活性化する方法としては、例えば真空中でイオンビームを照射して表面をエッチングして活性化する方法などが挙げられる。この接合は常温で行うことが好ましい。この接合に際しては、樹脂系などの接着剤を使用しない方法が採用され、原子間力などを利用した固相接合(Solid State Bonding)によって接合される。
ここで、支持基板10および半導体層20は、接合する面の面粗さが小さいことが好ましく、例えば算術平均粗さRaが10nm未満の範囲が挙げられる。平均面粗さを小さくすることによって、互いに接合する際に加える圧力を小さくすることができる。特に、Raを1nm以下とすることによって、極めて小さい加圧で接合することができる。
なお、この貼り合せ工程は、主部11と周縁部12とを有する支持基板10を半導体層20に貼り合せてもよいし、支持基板10となる平板状の支持基体と半導体層20とを貼り合わせた後に、半導体層20と接合されている側の主面(上面)の周縁において算術平均粗さを大きくするように表面を荒らすことで、支持基体を主部11と周縁部12とを有する支持基板10に加工してもよい。
このように、支持基板10と半導体層20とを貼り合わせることにより、支持基板10と半導体層20との間において不純物の介在を抑制することができ、高品質な複合基板1とすることができる。また、半導体層20に熱伝導率の高いサファイアからなる支持基板10が直接接合されていることにより、放熱性の高い複合基板1とすることができる。さらに、半導体層20として高い結晶性を有するシリコン単結晶を用いることができるので、支持基板10上に格子定数の異なる半導体層を成長させる場合に比べ、半導体層20Aの品質を高めることができる。また、半導体層20の直下に位置する支持基板10が絶縁性を有しており、半導体層20の厚みに対して少なくとも同等以上の厚みを有していることから、半導体層20に半導体素子を作りこんだときに絶縁性を確保することができるので寄生容量を抑制することができる。
支持基体に周縁部12を形成する方法としては、マスクを利用して所望の部分をエッチングしたり、機械的に荒らしたりする方法が挙げられる。エッチングとしては、化学的な方法、およびイオンビームなどの物理的な方法が挙げられる。また、マスクとしては、例えばメタルマスクおよびフォトマスクなどがあり、エッチングの方法に応じて適宜選択される。
このようにして、支持基板10の主部11の上面11a上に半導体層20が被覆する複合基板1を製造することができる。
上述の複合基板1は、半導体素子として機能する素子機能部が形成される半導体層20が配置されている主部11に比べ、周縁部12の上面12aの算術平均粗さが大きくなっている。このような構成により、複合基板1に外部から衝撃が加えられたとしても、周縁部12が衝撃を緩和し、半導体層20へ衝撃による応力が加わることを抑制することができ、その結果、生産性の高いものとすることができる。言い換えると、半導体層20が配置されている主部11に比べ、敢えて強度の低い半導体層20が配置されていない周縁部12を設けることにより、例え外部からの衝撃により周縁部12が破損したとしても、半導体素子が形成される半導体層20を外部衝撃によるダメージから守ることができる。
また、複合基板1は、周縁部12が主部11の周囲を全て囲うように配置されているので、支持基板10の厚み方向を除く全ての方向からの衝撃に対応できる。
さらに、支持基板10の両主面のうち、半導体層20が配置されている側の主面(上側の面)において、周縁部12の上面12aの算術平均粗さを大きくしている。これにより、複合基板1に周囲から衝撃が加わったときに主部11の上面11aに比べ周縁部12の上面12aに破壊起点を集めることができる。周縁部12の上面12aを破壊起点とすることにより、破壊を周縁部12の下面12b側に進行させるよう制御することができ、周縁部12より平面視で内側にある半導体層20へのダメージを抑制することができる。
なお、支持基板10の主部11の上面11aと半導体層20とは直接接合されている。この場合には、支持基板10と半導体層20の間に緩衝層が存在しないため、特に外部からの衝撃による応力から半導体層20だけでなく支持基板10をも保護する必要性が高まる。このような事情により、周縁部12が重要となる。
また、本例において、支持基板10は親水性材料であるサファイアからなり、半導体層20は撥水性材料(疎水性材料)であるシリコンからなる。疎水性材料からなる半導体層20を、例えば純水や水溶液で洗浄したり、エッチング等の目的により水溶液を接触させたりすることは困難である。これに対して、本実施形態の構成によれば、このような半導体層20の周囲に半導体層20に比べ濡れ性の高い周縁部12を配置することにより、半導体層20がはじいた純粋や水溶液を周縁部12において保持し、半導体層20の周囲に純水等の「壁」を形成することができる。この壁により半導体層20に純水等を接触させることができる。
<複合基板の第2の実施形態>
本発明の複合基板の他の実施形態である複合基板1Aについて図2を用いて説明する。
図2に示す複合基板1Aは、支持基板10Aと半導体層20Aとを有する。図1に示す複合基板1の支持基板10が平板状であるのに対して、複合基板1Aの支持基板10Aは、周縁部12Aにおける厚みが主部11Aにおける厚みに比べ薄くなっており、周縁部12Aの上面12Aaが主部11Aの上面11Aaよりも下側に位置している点で異なる。
周縁部12Aは、その上面12Aaが主部11Aの上面11Aaに比べて下側に位置している。この例では、主部11Aの下面11Abと周縁部12Aの下面12Abとは揃えて配置され、同一平面に位置している。また、周縁部12Aにおける支持基板10Aの厚みd2は、主部11Aにおける厚みd1に比べて薄くなっている。主部11Aにおける厚みd1は、上部に位置する半導体層20Aを支持できれば特に限定はされないが、例えば600μm〜650μm程度とすればよい。周縁部12Aにおける厚みd2は、例えばd1−d2>10μm程度とすればよい。なお、支持基板10Aは欠けを防ぐために外周部が面取りされていることがある。その場合には、周縁部12Aの厚みd2としては、互いに平行な上面12Aaと下面12Abとの間で測定するものとする。
この支持基板10Aの主部11Aの上面11Aaには、半導体層20Aが支持されて、貼り合わされている。この例では、半導体層20Aは、主部11Aの上面11Aa全面を被覆するように配置されている。言い換えると、主部11Aの側面と半導体層20Aの側面とは揃えて配置され、段差のない同一平面に位置している。
このような周縁部12Aにおける厚みを調整するには、例えば、支持基板10Aとなる平板状の支持基体の周縁において、物理的,化学的,または機械的手法により、上面側の一部を除去して形成すればよい。このような、周縁部12Aにおける厚みを調整する工程は、支持基板10Aと半導体層20Aとの接続前後のどちらにおいて設けてもよい。また、周縁部12Aにおいて上面12Aaの算術平均粗さを大きくするときと同時に、エッチング条件等を適宜調整して、周縁部12Aにおける厚みを調整してもよい。
上述の複合基板1Aは、半導体素子として機能する素子機能部が形成される半導体層20が配置されている主部11Aに比べ、周縁部12Aの厚みを薄くしている。このような構成により、複合基板1よりもさらに周縁部12Aと主部11Aとの強度の差を大きくすることができる。したがって、複合基板1Aに外部から衝撃が加えられたとしても、確実に周縁部12Aが衝撃を緩和し、半導体層20Aへ衝撃による応力が加わることを抑制することができ、その結果、生産性の高いものとすることができる。
特に、周縁部12Aの上面12Aaが主部11Aの上面11Aaよりも下側に位置することから、外部からの衝撃により周縁部12Aの上面12Aaが破壊起点となりが破損したとしても、破壊は上面12Aa側から下面12Ab側に進行するため、周縁部12の上
面12aよりも上側に位置する半導体層20を外部衝撃によるダメージから守ることができる。
さらに、複合基板1Aは、主部11Aと周縁部12Aとの下面(11Ab,12Ab)が段差なく同一面に配置されているので、通常のウエハと同等の取り扱いが可能となり、ハンドリングの容易なものとすることができる。
<複合基板の第3の実施形態>
本発明の複合基板の実施形態の他の例である複合基板1Bについて、図3を用いて説明する。複合基板1Bは、主部11Bおよび周縁部12Bを有する支持基板10Bと半導体層20Bとを備える。支持基板10Bの主部11Bの上面11Baは、半導体層20Bが位置している被覆領域11Bxと、半導体層20Bから露出する露出領域11Byとを有する。なお、この例では、周縁部12Bは、平面視で主部11Bの周囲を囲むように配置されており、主部11Bの露出領域11Byは被覆領域11Bxの周囲を囲むように配置されている。
露出領域11Byは、例えば、支持基板10B上に半導体層20Bを配置した後に、半導体層20Bの外周部を除去して形成してもよいし、予め主部11Bに比べ小さい半導体層20Bを用意して主部11B上の中央付近に配置することで形成してもよい。
なお、主部11Bの露出領域11Byは、主部11Bの上面11Baの一領域であるため、周縁部12Bの上面12Baの算術平均粗さは、主部11Bの露出領域11Byの算術平均粗さに比べて大きくなっている。
このような構成とすることで、破壊起点となる可能性のある周縁部12Bの上面12Baと主部11Bの被覆領域11Bxとを、露出領域11Byにより隔てることができる。これにより、周縁部12Bの上面12Baに集中する応力の影響を半導体層20Bへ及ぶことを抑制することができる。
また、本実施形態の例では、支持基板11Bは親水性材料からなり、半導体層20Bは疎水性材料からなる。そして、支持基板11Bの上面の中でも、周縁部12Bの上面12Baの算術平均粗さは、主部11Bの露出領域11Byの算術平均粗さに比べて大きいため、上面12Baの濡れ性は露出領域11Byの濡れ性に比べ高くなっている。すなわち、支持基板11Bを上面から平面視したときに、半導体層20Bが位置する領域から外周側(外側)に離れるに従い、支持基板10Bの表面の濡れ性が高いものとなっている。
このような構成により、複合基板1Bを形成する様々な工程や複合基板1Bを用いて半導体素子を形成する様々な工程において水溶液を用いる場合に、水溶液が支持基板10Bの外周側(周縁部12Bの上面12Ba)に移動しやすくしている。このため、水溶液を用いる工程において発生する残渣や水滴等を半導体層20Bに留めることなく、速やかに周縁部12Bの上面12Baに移動させることができる。また、一度周縁部12Bの上面12Baに移動した残渣や水滴が半導体層20Bに戻ることを抑制することができる。これにより、高品質な半導体層20を有する複合基板1Bとすることができる。なお、水溶液を用いる工程としては、例えば洗浄、ウェットエッチング等が例示できる。ここで、水溶液を用いる工程において、半導体層20Bを水溶液に接触させた後、支持基板10Bごとスピンさせることで、より確実に残渣や水滴を半導体層20Bから周縁部12Bの上面12Baに移動させることができる。
さらに、複合基板1Bを形成する様々な工程で半導体層20Bの周縁領域(外周部)はダメージを受ける恐れがある。そこで、半導体層20Bの外周部を除去することで露出領
域11Byを形成すれば、ダメージを受けた恐れのある領域を除去することができるので、半導体層20Bの品質を高めることとなる。
<複合基板の第4の実施形態>
本発明の複合基板の実施形態の一例である複合基板1Cについて、図4を用いて説明する。複合基板1Cは、主部11Cおよび周縁部12Cを有する支持基板10Cと半導体層20Cとを備える。支持基板10Cの主部11Cの上面11Caは、半導体層20Cが位置している被覆領域11Cxと、半導体層20Cから露出する露出領域11Cyとを有する。そして、半導体層20Cの側面は傾斜面となっている。
このような構成とすることにより、半導体層20Cの上面周縁部は他の物体と接触しにくくなるとともに、接触した場合であっても鈍角となっているため、欠けが生じにくい構成とすることができる。
この例では、半導体層20Cの側面と主部11Cの上面11Caとが成す角度は鋭角となっている。このような構成により、複合基板1Bを用いて半導体素子を製造する際に、半導体層20C上にレジスト等を形成する工程において、レジスト膜の厚みが周縁(端部)において厚くなることを抑制し、均一とすることができる。これにより正確な加工を容易に行なうことのできる、生産性に優れた複合基板1Cを提供することができる。
なお、本発明は上記の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更を施すことは何等差し支えない。
例えば、図1〜4に示す複合基板(1,1A,1B,1C)は、主部(11,11A,11B,11C)と周縁部(12,12A,12B,12C)の下面が揃っており、段差のない状態となっているが、下面が揃っていなくてもよい。例えば、主部11Aの厚み方向における中心と、周縁部12Aの厚み方向における中心とを揃えるように配置されていてもよい。
また、図1〜4に示す複合基板(1,1A,1B,1C)は、周縁部(12,12A,12B,12C)は、主部(11,11A,11B,11C)を囲うように配置されているが、図5に示す複合基板11Dのように、主部11Dの周縁領域の一部分に配置されていてもよい。
同様に、露出領域11Byは被覆領域11Bxを囲うように配置されているが、被覆領域11Bxの周縁領域の一部分に配置されていてもよい。
また、複合基板1Aの支持基板11Bに代えて、支持基板11Cを用いたり、複合基板1A,1Bの半導体層20A,20Bに代えて、半導体層20Cを用いたりしてもよい。
なお、上述の例では、支持基板(10,10A,10B,10C)に直接半導体層(20,20A,20B,20C)を貼り合わせた例について説明したが、酸化物層等を介して接合してもよいし、支持基板(10,10A,10B,10C)上に半導体層(20,20A,20B,20C)をエピタキシャル成長させてもよい。
また、支持基板(10,10A,10B,10C)に直接半導体基板を貼り合わせ、半導体基板を所望の厚さになるように薄く加工することで半導体層(20,20A,20B,20C)としてもよい。薄く加工する方法としては、砥粒研磨、化学エッチング、イオンビームエッチングなど種々のものが採用でき、複数の方法を組み合わせてもよい。
この薄く加工するのと併せて、精密エッチングによって、半導体基板の表面を平らにする加工を採用してもよい。この精密エッチングに用いるエッチング手段としては、例えばドライエッチングが挙げられる。このドライエッチングには、化学的な反応によるものと、物理的な衝突によるものとが含まれる。化学的な反応を利用するものとしては、反応性の気体(ガス)、イオンおよびイオンビーム、ならびにラジカルを利用するものなどが挙げられる。この反応性イオンに使われるエッチングガスとしては、六フッ化硫黄(SF)、四フッ化炭素(CF)などが挙げられる。また、物理的な衝突によるものとしては、イオンビームを利用するものが挙げられる。このイオンビームを利用するものには、ガス・クラスタ・イオンビーム(Gas Cluster Ion Beam;GCIB)を用いた方法が含まれている。これらのエッチング手段を用いて狭い領域をエッチングしながら、可動ステージで半導体基板を走査することで、大面積の素材基板であっても良好に精密エッチングをすることができる。さらにウェットエッチングや機械的研磨,メカノケミカル研磨を行なってもよい。
1,1A〜D・・・複合基板
10,10A〜10D・・・支持基板
10a・・・上面
11,11A〜11D・・・主部
11Cx・・・露出領域
11Cy・・・被覆領域
12,12A〜12D・・・周縁部
20,20A〜D・・・半導体層

Claims (5)

  1. 絶縁性材料からなり、中央に位置する主部および周縁に位置する周縁部を有する支持基板と、
    前記主部の上面に位置する半導体層とを含み、
    前記周縁部の上面と前記主部の上面とは同一面となっており、
    前記周縁部の上面の算術平均粗さは、前記主部の上面の算術平均粗さに比べて大きく、
    前記主部の上面は、前記半導体層が位置している被覆領域と、前記被覆領域の周縁に位置するとともに前記半導体層から露出している露出領域とを有する複合基板。
  2. 前記支持基板は、親水性の材料からなり、前記半導体層は疎水性の材料からなる、請求項1記載の複合基板。
  3. 前記周縁部は、前記主部の周囲の全体を囲むように位置している請求項1または2に記載の複合基板。
  4. 前記支持基板はサファイアからなり、前記半導体層はシリコンからなる請求項1乃至のいずれかに記載の複合基板。
  5. 前記半導体層の側面は傾斜面となっている請求項1乃至のいずれかに記載の複合基板。
JP2011120005A 2011-05-30 2011-05-30 複合基板 Active JP5976999B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011120005A JP5976999B2 (ja) 2011-05-30 2011-05-30 複合基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011120005A JP5976999B2 (ja) 2011-05-30 2011-05-30 複合基板

Publications (2)

Publication Number Publication Date
JP2012248719A JP2012248719A (ja) 2012-12-13
JP5976999B2 true JP5976999B2 (ja) 2016-08-24

Family

ID=47468899

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011120005A Active JP5976999B2 (ja) 2011-05-30 2011-05-30 複合基板

Country Status (1)

Country Link
JP (1) JP5976999B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6154290B2 (ja) * 2013-10-31 2017-06-28 京セラ株式会社 複合基板

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2658135B2 (ja) * 1988-03-08 1997-09-30 ソニー株式会社 半導体基板
JP3352129B2 (ja) * 1992-12-04 2002-12-03 株式会社東芝 半導体基板の製造方法
US5937312A (en) * 1995-03-23 1999-08-10 Sibond L.L.C. Single-etch stop process for the manufacture of silicon-on-insulator wafers
JPH10242439A (ja) * 1997-02-27 1998-09-11 Mitsubishi Materials Shilicon Corp 張り合わせシリコンウェーハおよびその製造方法
JP3496508B2 (ja) * 1998-03-02 2004-02-16 三菱住友シリコン株式会社 張り合わせシリコンウェーハおよびその製造方法
JP4529036B2 (ja) * 1999-09-24 2010-08-25 Sumco Techxiv株式会社 半導体用薄膜ウェハの製造方法
FR2852445B1 (fr) * 2003-03-14 2005-05-20 Soitec Silicon On Insulator Procede de realisation de substrats ou composants sur substrats avec transfert de couche utile, pour la microelectronique, l'optoelectronique ou l'optique
JP2006173425A (ja) * 2004-12-17 2006-06-29 Hitachi Cable Ltd 半導体結晶ウェハ
FR2920912B1 (fr) * 2007-09-12 2010-08-27 S O I Tec Silicon On Insulator Tech Procede de fabrication d'une structure par transfert de couche
FR2935536B1 (fr) * 2008-09-02 2010-09-24 Soitec Silicon On Insulator Procede de detourage progressif
JP2010108988A (ja) * 2008-10-28 2010-05-13 Citizen Holdings Co Ltd 接合構造体およびその製造方法
FR2938975B1 (fr) * 2008-11-24 2010-12-31 Soitec Silicon On Insulator Procede de realisation d'une heterostructure de type silicium sur saphir
JP2010263084A (ja) * 2009-05-07 2010-11-18 Sumco Corp Soiウェーハの製造方法
JP2011101290A (ja) * 2009-11-09 2011-05-19 Samsung Electronics Co Ltd 情報処理装置、情報処理方法、プログラム及び情報処理システム

Also Published As

Publication number Publication date
JP2012248719A (ja) 2012-12-13

Similar Documents

Publication Publication Date Title
KR101299719B1 (ko) 열적-기계적 효과들을 사용하여 트리밍을 수반한 다중층 구조체의 제조 프로세스
US7514286B2 (en) Method for forming individual semi-conductor devices
US8030180B2 (en) Method of manufacturing a semiconductor device
US11041755B2 (en) Production method for Fabry-Perot interference filter
JP2009277720A (ja) 半導体装置の製造方法及びエッチング装置
JP2017055012A (ja) デバイスの製造方法
US7745308B2 (en) Method of fabricating micro-vertical structure
US20110129999A1 (en) Method for manufacturing semiconductor device
US20100330506A1 (en) Method for transferring an epitaxial layer from a donor wafer to a system wafer appertaining to microsystems technology
JP5976999B2 (ja) 複合基板
US20070261490A1 (en) Acceleration sensor and method of producing the same
JP2009020001A (ja) 加速度センサ
JP5446107B2 (ja) 素子ウェハおよび素子ウェハの製造方法
JP5568824B2 (ja) 半導体装置の製造方法
JP5859742B2 (ja) 複合基板
JP6154290B2 (ja) 複合基板
JP4401691B2 (ja) 電子ビーム照射管の電子ビーム透過窓の製造方法
JP4654811B2 (ja) エッチングマスクおよびドライエッチング方法
TW201002610A (en) Manufacturing method of microstructure for an integral semiconductor process
JP2013145154A (ja) 半導体圧力センサおよびその製造方法
JP6591240B2 (ja) デバイスの製造方法
JP5444648B2 (ja) 半導体装置の製造方法
JP2013077700A (ja) 複合基板
US9245942B2 (en) Composite substrate, electronic component, and method of manufacturing composite substrate and electronic component
JP2012234911A (ja) 複合基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150303

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A132

Effective date: 20151117

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160621

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160721

R150 Certificate of patent or registration of utility model

Ref document number: 5976999

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150