JP2012248719A - 複合基板 - Google Patents
複合基板 Download PDFInfo
- Publication number
- JP2012248719A JP2012248719A JP2011120005A JP2011120005A JP2012248719A JP 2012248719 A JP2012248719 A JP 2012248719A JP 2011120005 A JP2011120005 A JP 2011120005A JP 2011120005 A JP2011120005 A JP 2011120005A JP 2012248719 A JP2012248719 A JP 2012248719A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- composite substrate
- support substrate
- substrate
- peripheral
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
【解決手段】 複合基板1は、絶縁性材料からなり、中央に位置する主部11および周縁に位置する周縁部12を有する支持基板10と、前記主部11の上面11aに位置する半導体層20とを含み、周縁部12の上面12aの算術平均粗さは、主部11の上面11aの算術平均粗さに比べて大きくなっている。
【選択図】 図1
Description
Sapphire)構造がある。このSOS構造を形成する方法として、例えば特許文献1に記
載された技術がある。特許文献1に記載された技術は、平板サファイア基板の全面にシリコン層をエピタキシャル成長させた複合基板を提供するものである。
本発明の複合基板の実施形態の一例である複合基板1について図面を参照しつつ、説明する。図1に示した複合基板1は、支持基板10と、半導体層20とを含んで構成されている。
本発明の複合基板の他の実施形態である複合基板1Aについて図2を用いて説明する。
面12aよりも上側に位置する半導体層20を外部衝撃によるダメージから守ることができる。
本発明の複合基板の実施形態の他の例である複合基板1Bについて、図3を用いて説明する。複合基板1Bは、主部11Bおよび周縁部12Bを有する支持基板10Bと半導体層20Bとを備える。支持基板10Bの主部11Bの上面11Baは、半導体層20Bが位置している被覆領域11Bxと、半導体層20Bから露出する露出領域11Byとを有する。なお、この例では、周縁部12Bは、平面視で主部11Bの周囲を囲むように配置されており、主部11Bの露出領域11Byは被覆領域11Bxの周囲を囲むように配置されている。
域11Byを形成すれば、ダメージを受けた恐れのある領域を除去することができるので、半導体層20Bの品質を高めることとなる。
本発明の複合基板の実施形態の一例である複合基板1Cについて、図4を用いて説明する。複合基板1Cは、主部11Cおよび周縁部12Cを有する支持基板10Cと半導体層20Cとを備える。支持基板10Cの主部11Cの上面11Caは、半導体層20Cが位置している被覆領域11Cxと、半導体層20Cから露出する露出領域11Cyとを有する。そして、半導体層20Cの側面は傾斜面となっている。
10,10A〜10D・・・支持基板
10a・・・上面
11,11A〜11D・・・主部
11Cx・・・露出領域
11Cy・・・被覆領域
12,12A〜12D・・・周縁部
20,20A〜D・・・半導体層
Claims (6)
- 絶縁性材料からなり、中央に位置する主部および周縁に位置する周縁部を有する支持基板と、
前記主部の上面に位置する半導体層とを含み、
前記周縁部の上面の算術平均粗さは、前記主部の上面の算術平均粗さに比べて大きい複合基板。 - 前記周縁部は、側面視したときに上面が前記主部の上面よりも下側に位置して厚みが前記主部に比べて薄くなっている請求項1記載の複合基板。
- 前記周縁部は、前記主部の周囲の全体を囲むように位置している請求項1または2に記載の複合基板。
- 前記主部の上面は、前記半導体層が位置している被覆領域と、前記被覆領域の周縁に位置するとともに前記半導体層から露出している露出領域とを有する請求項1乃至3のいずれかに記載の複合基板。
- 前記支持基板はサファイアからなり、前記半導体層はシリコンからなる請求項1乃至4のいずれかに記載の複合基板。
- 前記半導体層の側面は傾斜面となっている請求項1乃至5のいずれかに記載の複合基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011120005A JP5976999B2 (ja) | 2011-05-30 | 2011-05-30 | 複合基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011120005A JP5976999B2 (ja) | 2011-05-30 | 2011-05-30 | 複合基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012248719A true JP2012248719A (ja) | 2012-12-13 |
JP5976999B2 JP5976999B2 (ja) | 2016-08-24 |
Family
ID=47468899
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011120005A Active JP5976999B2 (ja) | 2011-05-30 | 2011-05-30 | 複合基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5976999B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015088637A (ja) * | 2013-10-31 | 2015-05-07 | 京セラ株式会社 | 複合基板 |
Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01227441A (ja) * | 1988-03-08 | 1989-09-11 | Sony Corp | 半導体基板 |
JPH06176993A (ja) * | 1992-12-04 | 1994-06-24 | Toshiba Corp | 半導体基板の製造方法 |
JPH10242439A (ja) * | 1997-02-27 | 1998-09-11 | Mitsubishi Materials Shilicon Corp | 張り合わせシリコンウェーハおよびその製造方法 |
JPH11502674A (ja) * | 1995-03-23 | 1999-03-02 | シボンド・リミテッド・ライアビリテイ・カンパニー | 絶縁体上シリコンウエハの製造のための単一エッチングストップ方法 |
JPH11251277A (ja) * | 1998-03-02 | 1999-09-17 | Mitsubishi Materials Silicon Corp | 張り合わせシリコンウェーハおよびその製造方法 |
JP2001094080A (ja) * | 1999-09-24 | 2001-04-06 | Komatsu Electronic Metals Co Ltd | 半導体用薄膜ウェハの製造方法 |
JP2006173425A (ja) * | 2004-12-17 | 2006-06-29 | Hitachi Cable Ltd | 半導体結晶ウェハ |
JP2006520539A (ja) * | 2003-03-14 | 2006-09-07 | エス.オー.アイ.テック、シリコン、オン、インシュレター、テクノロジーズ | 有用層の転写を含む、マイクロ電子、光電子、もしくは光学用の基板又は基板上の部品を製造する方法 |
WO2010026007A1 (en) * | 2008-09-02 | 2010-03-11 | S.O.I. Tec Silicon On Insulator Technologies | A progressive trimming method |
JP2010108988A (ja) * | 2008-10-28 | 2010-05-13 | Citizen Holdings Co Ltd | 接合構造体およびその製造方法 |
JP2010263084A (ja) * | 2009-05-07 | 2010-11-18 | Sumco Corp | Soiウェーハの製造方法 |
JP2010539696A (ja) * | 2007-09-12 | 2010-12-16 | エス.オー.アイ.テック、シリコン、オン、インシュレター、テクノロジーズ | 層転写により構造を製造する方法 |
JP2011101290A (ja) * | 2009-11-09 | 2011-05-19 | Samsung Electronics Co Ltd | 情報処理装置、情報処理方法、プログラム及び情報処理システム |
US20110195560A1 (en) * | 2008-11-24 | 2011-08-11 | S.O.I.Tec Silicon On Insulator Technologies | Method of producing a silicon-on-sapphire type heterostructure |
-
2011
- 2011-05-30 JP JP2011120005A patent/JP5976999B2/ja active Active
Patent Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01227441A (ja) * | 1988-03-08 | 1989-09-11 | Sony Corp | 半導体基板 |
JPH06176993A (ja) * | 1992-12-04 | 1994-06-24 | Toshiba Corp | 半導体基板の製造方法 |
JPH11502674A (ja) * | 1995-03-23 | 1999-03-02 | シボンド・リミテッド・ライアビリテイ・カンパニー | 絶縁体上シリコンウエハの製造のための単一エッチングストップ方法 |
JPH10242439A (ja) * | 1997-02-27 | 1998-09-11 | Mitsubishi Materials Shilicon Corp | 張り合わせシリコンウェーハおよびその製造方法 |
JPH11251277A (ja) * | 1998-03-02 | 1999-09-17 | Mitsubishi Materials Silicon Corp | 張り合わせシリコンウェーハおよびその製造方法 |
JP2001094080A (ja) * | 1999-09-24 | 2001-04-06 | Komatsu Electronic Metals Co Ltd | 半導体用薄膜ウェハの製造方法 |
JP2006520539A (ja) * | 2003-03-14 | 2006-09-07 | エス.オー.アイ.テック、シリコン、オン、インシュレター、テクノロジーズ | 有用層の転写を含む、マイクロ電子、光電子、もしくは光学用の基板又は基板上の部品を製造する方法 |
JP2006173425A (ja) * | 2004-12-17 | 2006-06-29 | Hitachi Cable Ltd | 半導体結晶ウェハ |
JP2010539696A (ja) * | 2007-09-12 | 2010-12-16 | エス.オー.アイ.テック、シリコン、オン、インシュレター、テクノロジーズ | 層転写により構造を製造する方法 |
WO2010026007A1 (en) * | 2008-09-02 | 2010-03-11 | S.O.I. Tec Silicon On Insulator Technologies | A progressive trimming method |
JP2010108988A (ja) * | 2008-10-28 | 2010-05-13 | Citizen Holdings Co Ltd | 接合構造体およびその製造方法 |
US20110195560A1 (en) * | 2008-11-24 | 2011-08-11 | S.O.I.Tec Silicon On Insulator Technologies | Method of producing a silicon-on-sapphire type heterostructure |
JP2010263084A (ja) * | 2009-05-07 | 2010-11-18 | Sumco Corp | Soiウェーハの製造方法 |
JP2011101290A (ja) * | 2009-11-09 | 2011-05-19 | Samsung Electronics Co Ltd | 情報処理装置、情報処理方法、プログラム及び情報処理システム |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015088637A (ja) * | 2013-10-31 | 2015-05-07 | 京セラ株式会社 | 複合基板 |
Also Published As
Publication number | Publication date |
---|---|
JP5976999B2 (ja) | 2016-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101299719B1 (ko) | 열적-기계적 효과들을 사용하여 트리밍을 수반한 다중층 구조체의 제조 프로세스 | |
US7514286B2 (en) | Method for forming individual semi-conductor devices | |
JP5419923B2 (ja) | センサー素子 | |
US20110230003A1 (en) | Process for fabricating a multilayer structure with post-grinding trimming | |
US11041755B2 (en) | Production method for Fabry-Perot interference filter | |
US20060160273A1 (en) | Method for wafer level packaging | |
JP2009277720A (ja) | 半導体装置の製造方法及びエッチング装置 | |
US8030180B2 (en) | Method of manufacturing a semiconductor device | |
JP2017055012A (ja) | デバイスの製造方法 | |
US20110129999A1 (en) | Method for manufacturing semiconductor device | |
US20100330506A1 (en) | Method for transferring an epitaxial layer from a donor wafer to a system wafer appertaining to microsystems technology | |
US7745308B2 (en) | Method of fabricating micro-vertical structure | |
JP5976999B2 (ja) | 複合基板 | |
US20070261490A1 (en) | Acceleration sensor and method of producing the same | |
JP5859742B2 (ja) | 複合基板 | |
KR101198288B1 (ko) | 소자 웨이퍼 및 소자 웨이퍼의 제조방법 | |
JP4654811B2 (ja) | エッチングマスクおよびドライエッチング方法 | |
TW201002610A (en) | Manufacturing method of microstructure for an integral semiconductor process | |
US9277656B2 (en) | Method to fabricate a substrate including a material disposed on the edge of one or more non through hole formed in the substrate | |
JP2013145154A (ja) | 半導体圧力センサおよびその製造方法 | |
JP6154290B2 (ja) | 複合基板 | |
JP5444648B2 (ja) | 半導体装置の製造方法 | |
JP6591240B2 (ja) | デバイスの製造方法 | |
JP2012234911A (ja) | 複合基板の製造方法 | |
JP2013077700A (ja) | 複合基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150109 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150303 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150421 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A132 Effective date: 20151117 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151203 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160621 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160721 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5976999 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |