JPH01227441A - 半導体基板 - Google Patents
半導体基板Info
- Publication number
- JPH01227441A JPH01227441A JP5438388A JP5438388A JPH01227441A JP H01227441 A JPH01227441 A JP H01227441A JP 5438388 A JP5438388 A JP 5438388A JP 5438388 A JP5438388 A JP 5438388A JP H01227441 A JPH01227441 A JP H01227441A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wafer
- semiconductor layer
- semiconductor substrate
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 61
- 239000000758 substrate Substances 0.000 title claims abstract description 29
- 230000002093 peripheral effect Effects 0.000 claims description 19
- 235000012431 wafers Nutrition 0.000 abstract description 41
- 238000004519 manufacturing process Methods 0.000 abstract description 8
- 239000000853 adhesive Substances 0.000 abstract description 4
- 230000001070 adhesive effect Effects 0.000 abstract description 4
- 238000000034 method Methods 0.000 abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 6
- 229910052681 coesite Inorganic materials 0.000 abstract 3
- 229910052906 cristobalite Inorganic materials 0.000 abstract 3
- 239000000377 silicon dioxide Substances 0.000 abstract 3
- 235000012239 silicon dioxide Nutrition 0.000 abstract 3
- 229910052682 stishovite Inorganic materials 0.000 abstract 3
- 229910052905 tridymite Inorganic materials 0.000 abstract 3
- 229910003460 diamond Inorganic materials 0.000 description 4
- 239000010432 diamond Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 239000012634 fragment Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、支持体上に半導体層を有する半導体基板に関
するものである。
するものである。
本発明は、上記の様な半導体基板において、少なくとも
半導体層の外周端を支持体の外周端よりも内側に位置さ
せ、且つ半導体層のうちで少なくとも支持体とは反対側
の面の周縁を面取りすることによって、高品質の半導体
装置を高歩留りで製造することができる様にしたもので
ある。
半導体層の外周端を支持体の外周端よりも内側に位置さ
せ、且つ半導体層のうちで少なくとも支持体とは反対側
の面の周縁を面取りすることによって、高品質の半導体
装置を高歩留りで製造することができる様にしたもので
ある。
ＳＯＩ形の半導体装置等の製造には、支持体上に半導体
層を有する半導体基板が使用されることがある。
層を有する半導体基板が使用されることがある。
第４図は、この様な半導体基板を示している。
この半導体基板１１では、夫々が表面にＳｉＯ□層１２
を有するＳｉウェハ１３．１４が、接着剤を用いない周
知の方法で、５ｉＣｈ層１２同士を対向させて一体に接
合されている。
を有するＳｉウェハ１３．１４が、接着剤を用いない周
知の方法で、５ｉＣｈ層１２同士を対向させて一体に接
合されている。
この第４図の状態から研削等によってＳｉウェハ１４を
薄くして、ＳｉＯ□層１２上に薄膜状のＳｉ層を形成す
れば、このＳｉ層にＳＯＩ形の半導体装置を製造するこ
とができる。つまり、表面にＳｉＯ□層１２を有するＳ
ｉウェハ１３が、薄膜状のＳｉ層に対する支持体となっ
ている。
薄くして、ＳｉＯ□層１２上に薄膜状のＳｉ層を形成す
れば、このＳｉ層にＳＯＩ形の半導体装置を製造するこ
とができる。つまり、表面にＳｉＯ□層１２を有するＳ
ｉウェハ１３が、薄膜状のＳｉ層に対する支持体となっ
ている。
ところが、第４図からも明らかな様に、Ｓｉウェハ１３
．１４には通常は面取り加工が施されている。また、Ｓ
ｉウェハ１３．１４の外周部には、ダレ等があるのが通
常である。これらのために、Ｓｉウェハ１３１．１４の
外周から２〜３鶴の範囲は、非接着部となり易い。
．１４には通常は面取り加工が施されている。また、Ｓ
ｉウェハ１３．１４の外周部には、ダレ等があるのが通
常である。これらのために、Ｓｉウェハ１３１．１４の
外周から２〜３鶴の範囲は、非接着部となり易い。
この様に半導体基板１１に非接着部があると、Ｓｉウェ
ハ１４の研削時や半導体装置の製造時等に、この非接着
部でチッピングが生じ易い。チッピングが生じると、Ｓ
ｉウェハ１４の破片でＳｉウェハ１４の表面が損傷され
、高品質の半導体装置を高歩留りで製造することができ
ない。
ハ１４の研削時や半導体装置の製造時等に、この非接着
部でチッピングが生じ易い。チッピングが生じると、Ｓ
ｉウェハ１４の破片でＳｉウェハ１４の表面が損傷され
、高品質の半導体装置を高歩留りで製造することができ
ない。
そこで本願の出願人は、少なくともＳｉウェハ１４の外
周端がＳｉウェハ１３の外周端よりも内側にある様にす
ることによって非接着部を除去した半導体基板を、特願
昭６２−２４５０１４号として既に提案した。
周端がＳｉウェハ１３の外周端よりも内側にある様にす
ることによって非接着部を除去した半導体基板を、特願
昭６２−２４５０１４号として既に提案した。
しかし上述の先願の半導体基板でも、非接着部でチッピ
ングが生じるのを防止できるとしても、Ｓｉウェハ１４
の研削時や半導体装置の製造時等にこのＳｉウェハ１４
自体の周縁でチッピングが生じるのを防止することはで
きない。
ングが生じるのを防止できるとしても、Ｓｉウェハ１４
の研削時や半導体装置の製造時等にこのＳｉウェハ１４
自体の周縁でチッピングが生じるのを防止することはで
きない。
本発明による半導体基板１１では、少なくとも半導体層
１４の外周端が支持体１３の外周端よりも内側に位置し
ており、且つ前記半導体層１４のうちで少なくとも前記
支持体１３とは反対側の面の周縁が面取りされている。
１４の外周端が支持体１３の外周端よりも内側に位置し
ており、且つ前記半導体層１４のうちで少なくとも前記
支持体１３とは反対側の面の周縁が面取りされている。
本発明による半導体基板１１では、少なくとも半導体層
１４の外周端が支持体１３の外周端よりも内側に位置し
ているので、半導体基板１１全体の大きさを保持したま
まで半導体層１４と支持体１３との非接着部を除去する
ことができ、半導体基板１１の加工時に非接着部でチッ
ピングが生じるのを防止することができる。
１４の外周端が支持体１３の外周端よりも内側に位置し
ているので、半導体基板１１全体の大きさを保持したま
まで半導体層１４と支持体１３との非接着部を除去する
ことができ、半導体基板１１の加工時に非接着部でチッ
ピングが生じるのを防止することができる。
また、半導体層１４のうちで少なくとも支持体１３とは
反対側の面の周縁が面取りされているので、半導体基板
１１の加工時に半導体層１４の周縁でチッピングが生じ
るのを防止することができる。
反対側の面の周縁が面取りされているので、半導体基板
１１の加工時に半導体層１４の周縁でチッピングが生じ
るのを防止することができる。
以下、本発明の第１及び第２実施例を、第１図〜第３図
を参照しながら説明する。
を参照しながら説明する。
第１図が、第１実施例を示している。。この第１実施例
の半導体基板１１では、ＳｉＯ□層１２を含むＳｉウェ
ハ１４とＳｉウェハ１３のＳｉＯ□層１２側の部分との
夫々の外周端が、Ｓｉウェハ１３のＳｉＯ□層１２とは
反対側の部分の外周端よりも内側に位置している。
の半導体基板１１では、ＳｉＯ□層１２を含むＳｉウェ
ハ１４とＳｉウェハ１３のＳｉＯ□層１２側の部分との
夫々の外周端が、Ｓｉウェハ１３のＳｉＯ□層１２とは
反対側の部分の外周端よりも内側に位置している。
また更に、ＳｉＯ□層１２を含むＳｉウェハ１４とＳｉ
ウェハ１３のＳｉＯ□層１２側の部分との夫々の外周面
の全面に面取り加工が施されており、Ｓｉウェハ１３の
うちで上記の外周面よりも外側に位置している部分の周
縁にも面取り加工が施されている。
ウェハ１３のＳｉＯ□層１２側の部分との夫々の外周面
の全面に面取り加工が施されており、Ｓｉウェハ１３の
うちで上記の外周面よりも外側に位置している部分の周
縁にも面取り加工が施されている。
第２図は、第４図に示した半導体基板１１から第１実施
例の半導体基板１１を加工するための装置を示している
。この装置は、回転軸１５に固定されているウェハクラ
ンプ台１６とダイヤ電着面１７ａ〜１７ｅが形成されて
いるホイール１７とを有している。
例の半導体基板１１を加工するための装置を示している
。この装置は、回転軸１５に固定されているウェハクラ
ンプ台１６とダイヤ電着面１７ａ〜１７ｅが形成されて
いるホイール１７とを有している。
この装置を用いて加工を行うには、まず、第４図に示し
た半導体基板１１をウェハクランプ台１６でクランプし
、回転軸１５を回転させる。
た半導体基板１１をウェハクランプ台１６でクランプし
、回転軸１５を回転させる。
次に、ホイール１７を半導体基板１１へ接近させる。こ
のとき、Ｓｉウェハ１３．１４が規格サイズのウェハで
なければ、これらのＳｉウェハ１３．１４の外周面２１
をダイヤ電着面１７ｄで研削し、規格サイズのウェハで
あれば、この研削は行わない。
のとき、Ｓｉウェハ１３．１４が規格サイズのウェハで
なければ、これらのＳｉウェハ１３．１４の外周面２１
をダイヤ電着面１７ｄで研削し、規格サイズのウェハで
あれば、この研削は行わない。
次に、ウェハクランプ台１６を下降させて、Ｓｉウェハ
１３に面２２を形成するための研削をダイヤ電着面１７
ｅによって行うが、この場合も、既に面取りされている
ＳｉウェハをＳｉウェハ１３として用いていれば、この
研削は行わない。
１３に面２２を形成するための研削をダイヤ電着面１７
ｅによって行うが、この場合も、既に面取りされている
ＳｉウェハをＳｉウェハ１３として用いていれば、この
研削は行わない。
最後に、ウェハクランプ台１６を上昇させて、Ｓｉウェ
ハ１３．１４に面２３〜２５を形成するための研削を夫
々ダイヤ電着面１７ａ〜１７ｃによって同時に行う。
ハ１３．１４に面２３〜２５を形成するための研削を夫
々ダイヤ電着面１７ａ〜１７ｃによって同時に行う。
この様な第１実施例の半導体基板１１では、Ｓｉウェハ
１４を゛薄膜状にするために第１図中で一点鎖線の状態
から実線の状態までＳｉウェハ１４を研削したり、この
Ｓｉウェハ１４に半導体装置を製造したりしても、Ｓｉ
ウェハ１３とＳｉウェハ１４との接合面やＳｉウェハ１
４の周縁でチア ’Ｊソング生じることはない。
。
１４を゛薄膜状にするために第１図中で一点鎖線の状態
から実線の状態までＳｉウェハ１４を研削したり、この
Ｓｉウェハ１４に半導体装置を製造したりしても、Ｓｉ
ウェハ１３とＳｉウェハ１４との接合面やＳｉウェハ１
４の周縁でチア ’Ｊソング生じることはない。
。
第３図は、第２実施例を示している。この第２実施例の
半導体基板１１は、ＳｉＯ□層１２とＳｉウェハ１３の
５ｉ０２層１２側の部分との夫々の外周面には面取り加
工が施されておらず、Ｓｉウェハ１４の外周面もＳｉＯ
□層１２とは反対側の部分にのみ面取り加工が施されて
いることを除いて、第１図に示した第１実施例の半導体
基板１１と実質的に同様の構成を有している。
半導体基板１１は、ＳｉＯ□層１２とＳｉウェハ１３の
５ｉ０２層１２側の部分との夫々の外周面には面取り加
工が施されておらず、Ｓｉウェハ１４の外周面もＳｉＯ
□層１２とは反対側の部分にのみ面取り加工が施されて
いることを除いて、第１図に示した第１実施例の半導体
基板１１と実質的に同様の構成を有している。
この様な第２実施例の半導体基板１１を加工するには、
第２図に示したホイール１７とはダイヤ電着面の形状が
異なるホイールをこの加工装置に取り付ければよい。
第２図に示したホイール１７とはダイヤ電着面の形状が
異なるホイールをこの加工装置に取り付ければよい。
この様な第２実施例の半導体基板１１でも、第２図中で
一点鎖線の状態から実線の状態までＳｉウェハ１４を研
削したり、このウェハ１４に半導体装置を製造したりし
ても、Ｓｉウェハ１３とＳｉウェハ１４との接合面やＳ
ｉウェハ１４の周縁でチッピングが生じることはない。
一点鎖線の状態から実線の状態までＳｉウェハ１４を研
削したり、このウェハ１４に半導体装置を製造したりし
ても、Ｓｉウェハ１３とＳｉウェハ１４との接合面やＳ
ｉウェハ１４の周縁でチッピングが生じることはない。
本発明による半導体基板では、加工時に半導体層と支持
体との非接着部や半導体層の周縁でチッピングが生じる
のを防止することができるので、高品質の半導体装置を
高歩留りで製造することかで゛きる。
体との非接着部や半導体層の周縁でチッピングが生じる
のを防止することができるので、高品質の半導体装置を
高歩留りで製造することかで゛きる。
第１図は本発明の第１実施例の部分側断面図、第２図は
第１実施例の加工装置の概略的な側面図、第３図は本発
明の第２実施例の部分側断面図、第４図は第１及び第２
実施例の加工前の状態の部分側断面図である。 なお図面に用いた符号において、 １１・−・・−・−・・−・・−半導体基板１２・・・
−・・−・−・−−−−−−−−５ｉ Ｏｚ層１３、１
４・−・・・・・・−・・Ｓｉウェハである。
第１実施例の加工装置の概略的な側面図、第３図は本発
明の第２実施例の部分側断面図、第４図は第１及び第２
実施例の加工前の状態の部分側断面図である。 なお図面に用いた符号において、 １１・−・・−・−・・−・・−半導体基板１２・・・
−・・−・−・−−−−−−−−５ｉ Ｏｚ層１３、１
４・−・・・・・・−・・Ｓｉウェハである。
Claims (1)
- 【特許請求の範囲】 支持体上に半導体層を有する半導体基板において、 少なくとも前記半導体層の外周端が前記支持体の外周端
よりも内側に位置しており、 且つ前記半導体層のうちで少なくとも前記支持体とは反
対側の面の周縁が面取りされていることを特徴とする半
導体基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5438388A JP2658135B2 (ja) | 1988-03-08 | 1988-03-08 | 半導体基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5438388A JP2658135B2 (ja) | 1988-03-08 | 1988-03-08 | 半導体基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01227441A true JPH01227441A (ja) | 1989-09-11 |
| JP2658135B2 JP2658135B2 (ja) | 1997-09-30 |
Family
ID=12969163
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5438388A Expired - Fee Related JP2658135B2 (ja) | 1988-03-08 | 1988-03-08 | 半導体基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2658135B2 (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0860862A2 (en) * | 1997-02-21 | 1998-08-26 | Shin-Etsu Handotai Company Limited | Method of manufacturing a bonding substrate |
| WO2006134905A1 (ja) * | 2005-06-14 | 2006-12-21 | Calsonic Kansei Corporation | 車両用空調ユニット |
| JP2010171955A (ja) * | 2008-12-24 | 2010-08-05 | Ngk Insulators Ltd | 複合基板の製造方法及び複合基板 |
| JP2011135535A (ja) * | 2009-12-25 | 2011-07-07 | Ngk Insulators Ltd | 複合基板及びその製造方法 |
| JP2011524083A (ja) * | 2008-09-02 | 2011-08-25 | エス．オー．アイ．テック シリコン オン インシュレータ テクノロジーズ | 漸進トリミング法 |
| JP2011181919A (ja) * | 2010-03-02 | 2011-09-15 | Soitec Silicon On Insulator Technologies | 熱−機械的効果を使用したトリミングにより多層構造を製造するための方法 |
| WO2012014138A1 (en) | 2010-07-30 | 2012-02-02 | Memc Electronic Materials, Inc. | Semiconductor and solar wafers |
| WO2012014136A1 (en) | 2010-07-30 | 2012-02-02 | Memc Electronic Materials, Inc. | Semiconductor and solar wafers and method for processing same |
| WO2012014137A2 (en) | 2010-07-30 | 2012-02-02 | Memc Electronic Materials, Inc. | Grinding tool for trapezoid grinding of a wafer |
| JP2012234912A (ja) * | 2011-04-28 | 2012-11-29 | Kyocera Corp | 複合基板 |
| JP2012248719A (ja) * | 2011-05-30 | 2012-12-13 | Kyocera Corp | 複合基板 |
| US10559471B2 (en) | 2018-01-18 | 2020-02-11 | Sumco Corporation | Method of manufacturing bonded wafer |
-
1988
- 1988-03-08 JP JP5438388A patent/JP2658135B2/ja not_active Expired - Fee Related
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0860862A3 (en) * | 1997-02-21 | 2000-08-09 | Shin-Etsu Handotai Company Limited | Method of manufacturing a bonding substrate |
| EP0860862A2 (en) * | 1997-02-21 | 1998-08-26 | Shin-Etsu Handotai Company Limited | Method of manufacturing a bonding substrate |
| WO2006134905A1 (ja) * | 2005-06-14 | 2006-12-21 | Calsonic Kansei Corporation | 車両用空調ユニット |
| JP2011524083A (ja) * | 2008-09-02 | 2011-08-25 | エス．オー．アイ．テック シリコン オン インシュレータ テクノロジーズ | 漸進トリミング法 |
| US8585847B2 (en) | 2008-12-24 | 2013-11-19 | Ngk Insulators, Ltd. | Composite substrate and manufacturing method thereof |
| JP2010171955A (ja) * | 2008-12-24 | 2010-08-05 | Ngk Insulators Ltd | 複合基板の製造方法及び複合基板 |
| JP2011135535A (ja) * | 2009-12-25 | 2011-07-07 | Ngk Insulators Ltd | 複合基板及びその製造方法 |
| JP2011181919A (ja) * | 2010-03-02 | 2011-09-15 | Soitec Silicon On Insulator Technologies | 熱−機械的効果を使用したトリミングにより多層構造を製造するための方法 |
| WO2012014136A1 (en) | 2010-07-30 | 2012-02-02 | Memc Electronic Materials, Inc. | Semiconductor and solar wafers and method for processing same |
| WO2012014137A2 (en) | 2010-07-30 | 2012-02-02 | Memc Electronic Materials, Inc. | Grinding tool for trapezoid grinding of a wafer |
| US8310031B2 (en) | 2010-07-30 | 2012-11-13 | Memc Electronic Materials, Inc. | Semiconductor and solar wafers |
| WO2012014138A1 (en) | 2010-07-30 | 2012-02-02 | Memc Electronic Materials, Inc. | Semiconductor and solar wafers |
| JP2012234912A (ja) * | 2011-04-28 | 2012-11-29 | Kyocera Corp | 複合基板 |
| JP2012248719A (ja) * | 2011-05-30 | 2012-12-13 | Kyocera Corp | 複合基板 |
| US10559471B2 (en) | 2018-01-18 | 2020-02-11 | Sumco Corporation | Method of manufacturing bonded wafer |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2658135B2 (ja) | 1997-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0854500A1 (en) | Method of manufacturing a bonding substrate | |
| JPH01227441A (ja) | 半導体基板 | |
| JPS5958827A (ja) | 半導体ウエ−ハ、半導体ウエ−ハの製造方法及び半導体ウエ−ハの製造装置 | |
| JPS62154614A (ja) | 接合型半導体基板の製造方法 | |
| JPH1022184A (ja) | 基板張り合わせ装置 | |
| US6090688A (en) | Method for fabricating an SOI substrate | |
| JPH08274285A (ja) | Ｓｏｉ基板及びその製造方法 | |
| JPH05226305A (ja) | 張合せウェハの製造方法 | |
| JPH044742B2 (ja) | ||
| JPH10209408A (ja) | Ｓｏｉ基板の製造方法 | |
| JP3553196B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP2001085453A (ja) | 半導体装置の製造方法 | |
| JP3996557B2 (ja) | 半導体接合ウエーハの製造方法 | |
| JPH0837169A (ja) | 半導体基板の研削方法及び研削装置及び半導体装置の製造方法 | |
| JP2863980B2 (ja) | ウエハの製作方法 | |
| JPH0387012A (ja) | 接合ウエハおよびその製造方法 | |
| JPS59188921A (ja) | 誘電体分離基板の製造方法 | |
| JPH02273923A (ja) | 半導体基板の製造方法 | |
| CN116072533B (zh) | 一种晶圆及其晶圆减薄制程加工工艺 | |
| JP2658135C (ja) | ||
| JPH08107193A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH11214368A (ja) | ウェーハの平坦化方法とその装置 | |
| JPH09213593A (ja) | 接着基板及びその製造方法 | |
| JPH0562951A (ja) | 接着型ｓｏｉ基板用支持基板 | |
| JPH01288102A (ja) | 水晶振動子用水晶ウエハ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |