JP2658135C - - Google Patents
Info
- Publication number
- JP2658135C JP2658135C JP2658135C JP 2658135 C JP2658135 C JP 2658135C JP 2658135 C JP2658135 C JP 2658135C
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wafer
- sio
- semiconductor substrate
- support
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims description 49
- 239000000758 substrate Substances 0.000 claims description 27
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 24
- 230000002093 peripheral Effects 0.000 claims description 20
- 235000012431 wafers Nutrition 0.000 description 42
- 229910003460 diamond Inorganic materials 0.000 description 5
- 239000010432 diamond Substances 0.000 description 5
- 238000004070 electrodeposition Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000007665 sagging Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、支持体上にＳｉＯ2層を介して半導体層を有する半導体基板に関す
るものである。 〔発明の概要〕 本発明は、上記の様な半導体基板において、支持体のうちでＳｉＯ2層側の部
分とＳｉＯ2層と半導体層との夫々の外周端を支持体のうちでＳｉＯ2層とは反対
側の部分の外周端よりも内側に位置させ、且つ半導体層のうちで少なくとも支持
体とは反対側の面の周縁を面取りすることによって、高品質の半導体装置を高歩
留りで製造することができる様にしたものである。 〔従来の技術〕 ＳＯＩ形の半導体装置等の製造には、支持体上に半導体層を有する半導体基板
が使用されることがある。 第４図は、この様な半導体基板を示している。この半導体基板１１では、夫々
が表面にＳｉＯ2層１２を有するＳｉウエハ１３、１４が、接着剤を用いない周
知の方法で、ＳｉＯ2層１２同士を対向させて一体に接合されている。 この第４図の状態から研削等によってＳｉウエハ１４を薄くして、ＳｉＯ2層
１２上に薄膜状のＳｉ層を形成すれば、このＳｉ層にＳＯＩ形の半導体装置を製
造することができる。つまり、表面にＳｉＯ2層１２を有するＳｉウエハ１３が
、 薄膜状のＳｉ層に対する支持体となっている。 ところが、第４図からも明らかな様に、Ｓｉウエハ１３、１４には通常は面取
り加工が施されている。また、Ｓｉウエハ１３、１４の外周部には、ダレ等があ
るのが通常である。これらのために、Ｓｉウエハ１３、１４の外周から２〜３ｍ
ｍの範囲は、非接着部となり易い。 この様に半導体基板１１に非接着部があると、Ｓｉウエハ１４の研削時や半導
体装置の製造時等に、この非接着部でチッピングが生じ易い。チッピングが生じ
ると、Ｓｉウエハ１４の破片でＳｉウエハ１４の表面が損傷され、高品質の半導
体装置を高歩留りで製造することができない。 そこで本願の出願人は、少なくともＳｉウエハ１４の外周端がＳｉウエハ１３
の外周端よりも内側にある様にすることによって非接着部を除去した半導体基板
を、特願昭６２−２４５０１４号として既に提案した。 〔発明が解決しようとする課題〕 しかし上述の先願の半導体基板でも、非接着部でチッピングが生じるのを防止
できるとしても、Ｓｉウエハ１４の研削時や半導体装置の製造時等にこのＳｉウ
エハ１４自体の周縁でチッピングが生じるのを防止することはできない。 〔課題を解決するための手段〕 本発明による半導体基板１１では、支持体１３のうちでＳｉＯ2層１２側の部
分と前記ＳｉＯ2層１２と半導体層１４との夫々の外周端が前記支持体１３のう
ちで前記ＳｉＯ2層１２とは反対側の部分の外周端よりも内側に位置しており、
且つ前記半導体層１４のうちで少なくとも前記支持体１３とは反対側の面の周縁
が面取りされている。 〔作用〕 本発明による半導体基板１１では、支持体１３のうちでＳｉＯ2層１２側の部
分とＳｉＯ2層１２と半導体層１４との夫々の外周端が支持体１３のうちでＳｉ
Ｏ2層１２とは反対側の部分の外周端よりも内側に位置しているので、半導体基
板１１全体の大きさを保持したままで半導体層１４と支持体１３との非接着部を
除去することができ、半導体基板１１の加工時に非接着部でチッピングが生じる
のを防止することができる。 また、半導体層１４のうちで少なくとも支持体１３とは反対側の面の周縁が面
取りされているので、半導体基板１１の加工時に半導体層１４の周縁でチッピン
グが生じるのを防止することができる。 〔実施例〕 以下、本発明の第１及び第２実施例を、第１図〜第３図を参照しながら説明す
る。 第１図が、第１実施例を示している。この第１実施例の半導体基板１１では、
ＳｉＯ2層１２を含むＳｉウエハ１４とＳｉウエハ１３のＳｉＯ2層１２側の部分
との夫々の外周端が、Ｓｉウエハ１３のＳｉＯ2層１２とは反対側の部分の外周
端よりも内側に位置している。 また更に、ＳｉＯ2層１２を含むＳｉウエハ１４とＳｉウエハ１３のＳｉＯ2層
１２側の部分との夫々の外周面の全面に面取り加工が施されており、Ｓｉウエハ
１３のうちで上記の外周面よりも外側に位置している部分の周縁にも面取り加工
が施されている。 第２図は、第４図に示した半導体基板１１から第１実施例の半導体基板１１を
加工するための装置を示している。この装置は、回転軸１５に固定されているウ
エハクランプ台１６とダイヤ電着面１７ａ〜１７ｅが形成されているホイール１
７とを有している。 この装置を用いて加工を行うには、まず、第４図に示した半導体基板１１をウ
エハクランプ台１６でクランプし、回転軸１５を回転させる。 次に、ホイール１７を半導体基板１１へ接近させる。このとき、Ｓｉウエハ１
３、１４が規格サイズのウエハでなければ、これらのＳｉウエハ１３、１４の外
周面２１をダイヤ電着面１７ｄで研削し、規格サイズのウエハであれば、この研
削は行わない。 次に、ウエハクランプ台１６を下降させて、Ｓｉウエハ１３に面２２を形成す
るための研削をダイヤ電着面１７ｅによって行うが、この場合も、既に面取りさ
れているＳｉウエハをＳｉウエハ１３として用いていれば、この研削は行わない
。 最後に、ウエハクランプ台１６を上昇させて、Ｓｉウエハ１３、１４に面２３
〜２５を形成するための研削を夫々ダイヤ電着面１７ａ〜１７ｃによって同時に 行う。 この様な第１実施例の半導体基板１１では、Ｓｉウエハ１４を薄膜状にするた
めに第１図中で一点鎖線の状態から実線の状態までＳｉウエハ１４を研削したり
、このＳｉウエハ１４に半導体装置を製造したりしても、Ｓｉウエハ１３とＳｉ
ウエハ１４との接合面やＳｉウエハ１４の周縁でチッピングが生じることはない
。 第３図は、第２実施例を示している。この第２実施例の半導体基板１１は、Ｓ
ｉＯ2層１２とＳｉウエハ１３のＳｉＯ2層１２側の部分との夫々の外周面には面
取り加工が施されておらず、Ｓｉウエハ１４の外周面もＳｉＯ2層１２とは反対
側の部分にのみ面取り加工が施されていることを除いて、第１図に示した第１実
施例の半導体基板１１と実質的に同様の構成を有している。 この様な第２実施例の半導体基板１１を加工するには、第２図に示したホイー
ル１７とはダイヤ電着面の形状が異なるホイールをこの加工装置に取り付ければ
よい。 この様な第２実施例の半導体基板１１でも、第２図中で一点鎖線の状態から実
線の状態までＳｉウエハ１４を研削したり、このウエハ１４に半導体装置を製造
したりしても、Ｓｉウエハ１３とＳｉウエハ１４との接合面やＳｉウエハ１４の
周縁でチッピングが生じることはない。 〔発明の効果〕 本発明による半導体基板では、加工時に半導体層と支持体との非接着部や半導
体層の周縁でチッピングが生じるのを防止することができるので、高品質の半導
体装置を高歩留りで製造することができる。
るものである。 〔発明の概要〕 本発明は、上記の様な半導体基板において、支持体のうちでＳｉＯ2層側の部
分とＳｉＯ2層と半導体層との夫々の外周端を支持体のうちでＳｉＯ2層とは反対
側の部分の外周端よりも内側に位置させ、且つ半導体層のうちで少なくとも支持
体とは反対側の面の周縁を面取りすることによって、高品質の半導体装置を高歩
留りで製造することができる様にしたものである。 〔従来の技術〕 ＳＯＩ形の半導体装置等の製造には、支持体上に半導体層を有する半導体基板
が使用されることがある。 第４図は、この様な半導体基板を示している。この半導体基板１１では、夫々
が表面にＳｉＯ2層１２を有するＳｉウエハ１３、１４が、接着剤を用いない周
知の方法で、ＳｉＯ2層１２同士を対向させて一体に接合されている。 この第４図の状態から研削等によってＳｉウエハ１４を薄くして、ＳｉＯ2層
１２上に薄膜状のＳｉ層を形成すれば、このＳｉ層にＳＯＩ形の半導体装置を製
造することができる。つまり、表面にＳｉＯ2層１２を有するＳｉウエハ１３が
、 薄膜状のＳｉ層に対する支持体となっている。 ところが、第４図からも明らかな様に、Ｓｉウエハ１３、１４には通常は面取
り加工が施されている。また、Ｓｉウエハ１３、１４の外周部には、ダレ等があ
るのが通常である。これらのために、Ｓｉウエハ１３、１４の外周から２〜３ｍ
ｍの範囲は、非接着部となり易い。 この様に半導体基板１１に非接着部があると、Ｓｉウエハ１４の研削時や半導
体装置の製造時等に、この非接着部でチッピングが生じ易い。チッピングが生じ
ると、Ｓｉウエハ１４の破片でＳｉウエハ１４の表面が損傷され、高品質の半導
体装置を高歩留りで製造することができない。 そこで本願の出願人は、少なくともＳｉウエハ１４の外周端がＳｉウエハ１３
の外周端よりも内側にある様にすることによって非接着部を除去した半導体基板
を、特願昭６２−２４５０１４号として既に提案した。 〔発明が解決しようとする課題〕 しかし上述の先願の半導体基板でも、非接着部でチッピングが生じるのを防止
できるとしても、Ｓｉウエハ１４の研削時や半導体装置の製造時等にこのＳｉウ
エハ１４自体の周縁でチッピングが生じるのを防止することはできない。 〔課題を解決するための手段〕 本発明による半導体基板１１では、支持体１３のうちでＳｉＯ2層１２側の部
分と前記ＳｉＯ2層１２と半導体層１４との夫々の外周端が前記支持体１３のう
ちで前記ＳｉＯ2層１２とは反対側の部分の外周端よりも内側に位置しており、
且つ前記半導体層１４のうちで少なくとも前記支持体１３とは反対側の面の周縁
が面取りされている。 〔作用〕 本発明による半導体基板１１では、支持体１３のうちでＳｉＯ2層１２側の部
分とＳｉＯ2層１２と半導体層１４との夫々の外周端が支持体１３のうちでＳｉ
Ｏ2層１２とは反対側の部分の外周端よりも内側に位置しているので、半導体基
板１１全体の大きさを保持したままで半導体層１４と支持体１３との非接着部を
除去することができ、半導体基板１１の加工時に非接着部でチッピングが生じる
のを防止することができる。 また、半導体層１４のうちで少なくとも支持体１３とは反対側の面の周縁が面
取りされているので、半導体基板１１の加工時に半導体層１４の周縁でチッピン
グが生じるのを防止することができる。 〔実施例〕 以下、本発明の第１及び第２実施例を、第１図〜第３図を参照しながら説明す
る。 第１図が、第１実施例を示している。この第１実施例の半導体基板１１では、
ＳｉＯ2層１２を含むＳｉウエハ１４とＳｉウエハ１３のＳｉＯ2層１２側の部分
との夫々の外周端が、Ｓｉウエハ１３のＳｉＯ2層１２とは反対側の部分の外周
端よりも内側に位置している。 また更に、ＳｉＯ2層１２を含むＳｉウエハ１４とＳｉウエハ１３のＳｉＯ2層
１２側の部分との夫々の外周面の全面に面取り加工が施されており、Ｓｉウエハ
１３のうちで上記の外周面よりも外側に位置している部分の周縁にも面取り加工
が施されている。 第２図は、第４図に示した半導体基板１１から第１実施例の半導体基板１１を
加工するための装置を示している。この装置は、回転軸１５に固定されているウ
エハクランプ台１６とダイヤ電着面１７ａ〜１７ｅが形成されているホイール１
７とを有している。 この装置を用いて加工を行うには、まず、第４図に示した半導体基板１１をウ
エハクランプ台１６でクランプし、回転軸１５を回転させる。 次に、ホイール１７を半導体基板１１へ接近させる。このとき、Ｓｉウエハ１
３、１４が規格サイズのウエハでなければ、これらのＳｉウエハ１３、１４の外
周面２１をダイヤ電着面１７ｄで研削し、規格サイズのウエハであれば、この研
削は行わない。 次に、ウエハクランプ台１６を下降させて、Ｓｉウエハ１３に面２２を形成す
るための研削をダイヤ電着面１７ｅによって行うが、この場合も、既に面取りさ
れているＳｉウエハをＳｉウエハ１３として用いていれば、この研削は行わない
。 最後に、ウエハクランプ台１６を上昇させて、Ｓｉウエハ１３、１４に面２３
〜２５を形成するための研削を夫々ダイヤ電着面１７ａ〜１７ｃによって同時に 行う。 この様な第１実施例の半導体基板１１では、Ｓｉウエハ１４を薄膜状にするた
めに第１図中で一点鎖線の状態から実線の状態までＳｉウエハ１４を研削したり
、このＳｉウエハ１４に半導体装置を製造したりしても、Ｓｉウエハ１３とＳｉ
ウエハ１４との接合面やＳｉウエハ１４の周縁でチッピングが生じることはない
。 第３図は、第２実施例を示している。この第２実施例の半導体基板１１は、Ｓ
ｉＯ2層１２とＳｉウエハ１３のＳｉＯ2層１２側の部分との夫々の外周面には面
取り加工が施されておらず、Ｓｉウエハ１４の外周面もＳｉＯ2層１２とは反対
側の部分にのみ面取り加工が施されていることを除いて、第１図に示した第１実
施例の半導体基板１１と実質的に同様の構成を有している。 この様な第２実施例の半導体基板１１を加工するには、第２図に示したホイー
ル１７とはダイヤ電着面の形状が異なるホイールをこの加工装置に取り付ければ
よい。 この様な第２実施例の半導体基板１１でも、第２図中で一点鎖線の状態から実
線の状態までＳｉウエハ１４を研削したり、このウエハ１４に半導体装置を製造
したりしても、Ｓｉウエハ１３とＳｉウエハ１４との接合面やＳｉウエハ１４の
周縁でチッピングが生じることはない。 〔発明の効果〕 本発明による半導体基板では、加工時に半導体層と支持体との非接着部や半導
体層の周縁でチッピングが生じるのを防止することができるので、高品質の半導
体装置を高歩留りで製造することができる。
【図面の簡単な説明】
第１図は本発明の第１実施例の部分側断面図、第２図は第１実施例の加工装置
の概略的な側面図、第３図は本発明の第２実施例の部分側断面図、第４図は第１
及び第２実施例の加工前の状態の部分側断面図である。 なお図面に用いた符号において、 である。
の概略的な側面図、第３図は本発明の第２実施例の部分側断面図、第４図は第１
及び第２実施例の加工前の状態の部分側断面図である。 なお図面に用いた符号において、 である。
Claims (1)
- 【特許請求の範囲】 支持体上にＳｉＯ2層を介して半導体層を有する半導体基板において、 前記支持体のうちで前記ＳｉＯ2層側の部分と前記ＳｉＯ2層と前記半導体層と
の夫々の外周端が前記支持体のうちで前記ＳｉＯ2層とは反対側の部分の外周端
よりも内側に位置しており、 且つ前記半導体層のうちで少なくとも前記支持体とは反対側の面の周縁が面取
りされていることを特徴とする半導体基板。
Family
ID=
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5727990A (en) | Method for mirror-polishing chamfered portion of wafer and mirror-polishing apparatus | |
| US8507362B2 (en) | Process of forming ultra thin wafers having an edge support ring | |
| TWI353009B (en) | Method for holding semiconductor wafer | |
| US7622328B2 (en) | Processing method of wafer | |
| KR100542850B1 (ko) | 반도체 장치의 제조 방법 | |
| US6113721A (en) | Method of bonding a semiconductor wafer | |
| JP4731050B2 (ja) | 半導体ウエーハの加工方法 | |
| JP2658135B2 (ja) | 半導体基板 | |
| JPH044744B2 (ja) | ||
| JP4741331B2 (ja) | ウエーハの加工方法 | |
| JP2005086074A (ja) | 半導体ウェーハの移し替え方法 | |
| US6869830B2 (en) | Method of processing a semiconductor wafer | |
| JPH05226305A (ja) | 張合せウェハの製造方法 | |
| JPH10209408A (ja) | Ｓｏｉ基板の製造方法 | |
| JP2658135C (ja) | ||
| JPH044742B2 (ja) | ||
| JPH0837169A (ja) | 半導体基板の研削方法及び研削装置及び半導体装置の製造方法 | |
| JP2001085453A (ja) | 半導体装置の製造方法 | |
| JP3964029B2 (ja) | 半導体基板の製造方法 | |
| JP2003124147A (ja) | 半導体装置の製造方法 | |
| JPH08107193A (ja) | Ｓｏｉ基板の製造方法 | |
| US9831127B2 (en) | Method of processing a semiconductor substrate and semiconductor chip | |
| JP3996557B2 (ja) | 半導体接合ウエーハの製造方法 | |
| JP2004111799A (ja) | 半導体チップの製造方法 | |
| JPH1187203A (ja) | 基板の貼り合わせ方法 |