JPS59188921A - 誘電体分離基板の製造方法 - Google Patents
誘電体分離基板の製造方法Info
- Publication number
- JPS59188921A JPS59188921A JP6406883A JP6406883A JPS59188921A JP S59188921 A JPS59188921 A JP S59188921A JP 6406883 A JP6406883 A JP 6406883A JP 6406883 A JP6406883 A JP 6406883A JP S59188921 A JPS59188921 A JP S59188921A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- outer periphery
- wafer
- poly
- dielectric isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体集積回路に用いられる誘電体分離基板の
製造方法に関するものである。
製造方法に関するものである。
誘電体分離基板の製造工程は大略、単結晶ウェーハの分
離領域エツチング工程とポリシリコン成長工程と、研摩
工程よりなるポリシリコン成長工程では、単結晶ウェー
／・の側面および裏面にもポリシリコンがまわり込むた
め１．従来とのまわシ込んだポリシリコンの部分を液体
ホーニングで切り落としていた。しかし、これではウェ
ーハ外径が、切シ落とす分だけ小さくなるため取り扱い
が面倒であシ、また、ウェーハ周囲が、液体ホーニング
で鋭角に仕上げられるため欠は易いという欠点があった
。
離領域エツチング工程とポリシリコン成長工程と、研摩
工程よりなるポリシリコン成長工程では、単結晶ウェー
／・の側面および裏面にもポリシリコンがまわり込むた
め１．従来とのまわシ込んだポリシリコンの部分を液体
ホーニングで切り落としていた。しかし、これではウェ
ーハ外径が、切シ落とす分だけ小さくなるため取り扱い
が面倒であシ、また、ウェーハ周囲が、液体ホーニング
で鋭角に仕上げられるため欠は易いという欠点があった
。
本発明の目的はかかる欠点を除去した誘電体分離基板の
製造方法を提供することにある。
製造方法を提供することにある。
本発明による製造方法を説明することに先立ちまず従来
の製造方法の概要と技術上の問題点について述べる。
の製造方法の概要と技術上の問題点について述べる。
第１図は従来の゛誘電体分離基板の製造方法を示すウェ
ーハの断面形状図面である。同図（ａ）は単結晶基板１
の表面に分離領域エツチングを行い■溝２を製作した後
、分離酸化膜３を形成し、■溝２の表面にポリシリコン
４を成長させたものであシ、単結晶基板１の側面および
裏面にもポリシリコンがまわり込んで成長している。同
図（ｂ）は厚いガラス板５の面上に、加熱溶融型ワック
ス６を用いてポリシリコン成長面とガラス板５とを接着
した状態を示す。同図（ｃ）は単結晶基板１の裏面上に
加熱溶融型ワックス６′を用いて、単結晶基板１と同一
形状で直径寸法の小さな鋼板７を接着した状態を示す。
ーハの断面形状図面である。同図（ａ）は単結晶基板１
の表面に分離領域エツチングを行い■溝２を製作した後
、分離酸化膜３を形成し、■溝２の表面にポリシリコン
４を成長させたものであシ、単結晶基板１の側面および
裏面にもポリシリコンがまわり込んで成長している。同
図（ｂ）は厚いガラス板５の面上に、加熱溶融型ワック
ス６を用いてポリシリコン成長面とガラス板５とを接着
した状態を示す。同図（ｃ）は単結晶基板１の裏面上に
加熱溶融型ワックス６′を用いて、単結晶基板１と同一
形状で直径寸法の小さな鋼板７を接着した状態を示す。
同図（ｄ）は鋼板７をマスクとしてポリシリコン成長基
板を液体ホーニング加工した後の形状を示す。液体ホー
ニング加工では基板は鋼板７の形状と全く同一に加工さ
れるが断面形状は台形状になる欠点がある。同図（ｅ）
は液体ホーニング加工後の基板を再加熱してガラス板５
および鋼板７を除去した後、ラッピング１だはボリシン
グで代表される研摩加工技術によって余分なポリシリコ
ンおよび単結晶を除去して得られた従来の誘電体分離基
板の、断面形状を示す。
板を液体ホーニング加工した後の形状を示す。液体ホー
ニング加工では基板は鋼板７の形状と全く同一に加工さ
れるが断面形状は台形状になる欠点がある。同図（ｅ）
は液体ホーニング加工後の基板を再加熱してガラス板５
および鋼板７を除去した後、ラッピング１だはボリシン
グで代表される研摩加工技術によって余分なポリシリコ
ンおよび単結晶を除去して得られた従来の誘電体分離基
板の、断面形状を示す。
以上説明し７た如く、従来の製造方法では完成した誘電
体分離基板の直径が初期の単結晶基板１の直径よりも小
さくなるため、このあとの工程では標準の大きさのウニ
ｊ容器からウェーハが脱落し、標準の製造工程を施せな
いという極めて太き々欠点があった。さらにガラス板や
鋼板の接着工程や剥離工程およびワックス除去のだめの
有機洗浄工程が必要なこと、完成した誘電体分離基板の
外周が鋭角であるため欠は易いこと、などのため作業能
率が悪く、歩留シが著しく低下するという欠点があった
。
体分離基板の直径が初期の単結晶基板１の直径よりも小
さくなるため、このあとの工程では標準の大きさのウニ
ｊ容器からウェーハが脱落し、標準の製造工程を施せな
いという極めて太き々欠点があった。さらにガラス板や
鋼板の接着工程や剥離工程およびワックス除去のだめの
有機洗浄工程が必要なこと、完成した誘電体分離基板の
外周が鋭角であるため欠は易いこと、などのため作業能
率が悪く、歩留シが著しく低下するという欠点があった
。
本発明はかかる点に鑑み、研削砥石を用いて、ポリシリ
コン成長基板外周および側面の面取り加工を行うことに
よって、初期の単結晶基板１と同じ直径に加工し、後工
程の作業性を向上せしめると同時に工程短縮によるコス
トダウンを可能とする誘電体分離基板の製造方法を提供
することにある。
コン成長基板外周および側面の面取り加工を行うことに
よって、初期の単結晶基板１と同じ直径に加工し、後工
程の作業性を向上せしめると同時に工程短縮によるコス
トダウンを可能とする誘電体分離基板の製造方法を提供
することにある。
以下、本発明を図面を参照して詳細に説明する。
第２図は本発明による誘電体分離基板の製造方法を説明
する図面である。同図（ａ）はポリシリコン成長後の基
板外周側面を研削砥石８を用いて面取り加工している状
態を示している。研削砥石８の断面形状は中央部がＶ溝
状の円弧面をしており、ポリシリコン成長基板の外周側
面に研削砥石８を回転させながら押付けることによって
面取りを行う。
する図面である。同図（ａ）はポリシリコン成長後の基
板外周側面を研削砥石８を用いて面取り加工している状
態を示している。研削砥石８の断面形状は中央部がＶ溝
状の円弧面をしており、ポリシリコン成長基板の外周側
面に研削砥石８を回転させながら押付けることによって
面取りを行う。
斜線９の部分が面取り加工によって除去された領域であ
シ、ウェーハ外周側面および裏面に付着したポリシリコ
ンが完全に除去され、凸面の円孤状に加工できる。ウェ
ーハの直径は研削砥石８の切込み量を制御することによ
って単結晶基板１と同一寸法に仕上げることが可能であ
る。同図（ｂ）は従来の研摩技術によｐ余分なポリシリ
コンおよび単結晶を除去して得られた誘電体分離基板の
断面を示している。この誘電体分離基板の外周断面は一
般のウェーハと同等の大きさと形状に加工されているた
めウェーハ周囲の欠けは発生せずまた取扱いも通常の製
造工程に使われるウェーハ容器を使用できるので従来の
誘電体分離ウエーノ・に比較して極めて容易であり、従
来技術の欠点であったウェーハ容器からの脱落事故が完
全に解消される０さらに研削砥石による製造方法は従来
の液体ホーニング加工にくらべて加工時間を大幅に短縮
できるため製造納期の短縮と歩留り向上が達成でき、誘
電体分離基板の製造にとって極めて有効な方法である。
シ、ウェーハ外周側面および裏面に付着したポリシリコ
ンが完全に除去され、凸面の円孤状に加工できる。ウェ
ーハの直径は研削砥石８の切込み量を制御することによ
って単結晶基板１と同一寸法に仕上げることが可能であ
る。同図（ｂ）は従来の研摩技術によｐ余分なポリシリ
コンおよび単結晶を除去して得られた誘電体分離基板の
断面を示している。この誘電体分離基板の外周断面は一
般のウェーハと同等の大きさと形状に加工されているた
めウェーハ周囲の欠けは発生せずまた取扱いも通常の製
造工程に使われるウェーハ容器を使用できるので従来の
誘電体分離ウエーノ・に比較して極めて容易であり、従
来技術の欠点であったウェーハ容器からの脱落事故が完
全に解消される０さらに研削砥石による製造方法は従来
の液体ホーニング加工にくらべて加工時間を大幅に短縮
できるため製造納期の短縮と歩留り向上が達成でき、誘
電体分離基板の製造にとって極めて有効な方法である。
第１図は従来の誘電体分離基板の製造方法を示すウェー
ハの断面形状図面であり、同図（ａ）はポリシリコン成
長後、同図（ｂ）はガラス板接着後、同図（ｃ）は鋼板
接着後、同図（ｄ）は液体ホーニング加工後、同図（ｅ
）は完成した誘電体分離基板である。 第２図は、本発明の製造方法を説明する図面であり、同
図（ａ）は研削砥石により面取９加工している図、同図
（ｂ）は完成した誘電体分離基板である。 １・・・・・・単結晶基板、２・・・・・・Ｖ溝、３・
・・・・・分離酸化膜、４・・・・・・ポリシリコン、
５・・・・・・ガラス板、６・・・・・・ワックス、７
・・・・・・鋼板、８・・・・・・研削砥石、９筋
１ 面 第 １ 図
ハの断面形状図面であり、同図（ａ）はポリシリコン成
長後、同図（ｂ）はガラス板接着後、同図（ｃ）は鋼板
接着後、同図（ｄ）は液体ホーニング加工後、同図（ｅ
）は完成した誘電体分離基板である。 第２図は、本発明の製造方法を説明する図面であり、同
図（ａ）は研削砥石により面取９加工している図、同図
（ｂ）は完成した誘電体分離基板である。 １・・・・・・単結晶基板、２・・・・・・Ｖ溝、３・
・・・・・分離酸化膜、４・・・・・・ポリシリコン、
５・・・・・・ガラス板、６・・・・・・ワックス、７
・・・・・・鋼板、８・・・・・・研削砥石、９筋
１ 面 第 １ 図
Claims (1)
- 誘電体分離基板のポリシリコン成長後における基板加工
工程において、■溝状の研削砥石を用いて、基板外周の
面取シ加工および基板裏面外周に付着したポリシリコン
を除去することを特徴とする誘電体分離基板の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6406883A JPS59188921A (ja) | 1983-04-12 | 1983-04-12 | 誘電体分離基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6406883A JPS59188921A (ja) | 1983-04-12 | 1983-04-12 | 誘電体分離基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59188921A true JPS59188921A (ja) | 1984-10-26 |
Family
ID=13247400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6406883A Pending JPS59188921A (ja) | 1983-04-12 | 1983-04-12 | 誘電体分離基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59188921A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60208841A (ja) * | 1984-04-02 | 1985-10-21 | Oki Electric Ind Co Ltd | 誘電体分離基板の製造方法 |
| JPS61146799A (ja) * | 1984-12-19 | 1986-07-04 | Shin Etsu Chem Co Ltd | タンタル酸リチウム単結晶ウエーハの製造方法 |
| EP0362838A2 (en) * | 1988-10-07 | 1990-04-11 | Fujitsu Limited | A method of fabricating semiconductor devices |
| JP2002110593A (ja) * | 2000-09-27 | 2002-04-12 | Sony Corp | ウエハエッジ部の残膜除去方法及び除去装置 |
| WO2007107176A1 (en) * | 2006-03-17 | 2007-09-27 | Freescale Semiconductor, Inc. | Method of reducing risk of delamination of a layer of a semiconductor device |
-
1983
- 1983-04-12 JP JP6406883A patent/JPS59188921A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60208841A (ja) * | 1984-04-02 | 1985-10-21 | Oki Electric Ind Co Ltd | 誘電体分離基板の製造方法 |
| JPH0312774B2 (ja) * | 1984-04-02 | 1991-02-21 | Oki Electric Ind Co Ltd | |
| JPS61146799A (ja) * | 1984-12-19 | 1986-07-04 | Shin Etsu Chem Co Ltd | タンタル酸リチウム単結晶ウエーハの製造方法 |
| JPH053438B2 (ja) * | 1984-12-19 | 1993-01-14 | Shinetsu Chem Ind Co | |
| EP0362838A2 (en) * | 1988-10-07 | 1990-04-11 | Fujitsu Limited | A method of fabricating semiconductor devices |
| US5426073A (en) * | 1988-10-07 | 1995-06-20 | Fujitsu Limited | Method of fabricating semiconductor devices using an intermediate grinding step |
| JP2002110593A (ja) * | 2000-09-27 | 2002-04-12 | Sony Corp | ウエハエッジ部の残膜除去方法及び除去装置 |
| WO2007107176A1 (en) * | 2006-03-17 | 2007-09-27 | Freescale Semiconductor, Inc. | Method of reducing risk of delamination of a layer of a semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5727990A (en) | Method for mirror-polishing chamfered portion of wafer and mirror-polishing apparatus | |
| US5087307A (en) | Method of manufacturing semiconductor substrate | |
| EP0444942B1 (en) | A bonded wafer and a method of manufacturing it | |
| EP0413547B1 (en) | Process for producing semiconductor device substrate | |
| EP0854500B1 (en) | Method of manufacturing a bonded substrate | |
| US20010039119A1 (en) | Semiconductor wafer and method for fabrication thereof | |
| US6113721A (en) | Method of bonding a semiconductor wafer | |
| EP0396326B1 (en) | Method of processing substrate for semiconductor device | |
| JP3328193B2 (ja) | 半導体ウエーハの製造方法 | |
| US6753256B2 (en) | Method of manufacturing semiconductor wafer | |
| JP2662495B2 (ja) | 接着半導体基板の製造方法 | |
| JPS59188921A (ja) | 誘電体分離基板の製造方法 | |
| JP4224871B2 (ja) | 半導体基板の製造方法 | |
| JPH10209408A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH044742B2 (ja) | ||
| JPH03183130A (ja) | 半導体基板の製造方法 | |
| JPS61152358A (ja) | 半導体ウエハの研削方法 | |
| JP2003151939A (ja) | Ｓｏｉ基板の製造方法 | |
| JP2011071283A (ja) | 貼合せｓｏｉウェーハ及びその製造方法 | |
| CN116072533B (zh) | 一种晶圆及其晶圆减薄制程加工工艺 | |
| JP4154683B2 (ja) | 高平坦度裏面梨地ウェーハの製造方法および該製造方法に用いられる表面研削裏面ラップ装置 | |
| JP3514108B2 (ja) | ラッピング装置及び方法 | |
| JPH09213593A (ja) | 接着基板及びその製造方法 | |
| JPH1131670A (ja) | 半導体基板の製造方法 | |
| JPH08107193A (ja) | Ｓｏｉ基板の製造方法 |