JP5859742B2 - 複合基板 - Google Patents

Description

本発明は、半導体素子に用いられる、半導体層を含む複合基板に関する。

近年、半導体素子の性能向上を図るべく、放熱性を高めたり、素子の寄生容量を抑えたりする技術の開発が進められている。このような技術の一つとして、ＳＯＳ（Silicon On
Sapphire）構造がある。このＳＯＳ構造を形成する方法として、例えば特許文献１に記
載された技術がある。特許文献１に記載された技術は、平板サファイア基板の全面にシリコン層をエピタキシャル成長させた複合基板を提供するものである。

特開平１０−１２５４７号公報

しかし、特許文献１に記載されたＳＯＳ構造の複合基板は、取扱いの際に破損しやすく、シリコン層に損傷が及び、生産性が低くなる恐れがあった。

本発明は、上述の事情のもとで考え出されたものであって、生産性の高い複合基板を提供することを目的とする。

本発明の複合基板は、絶縁性材料からなり、中央に位置する主部および周縁に位置する周縁部を有する支持基板と、前記主部の上面に位置する半導体層とを含み、前記周縁部は、上面が前記主部の上面よりも下側に位置して厚みが前記主部に比べて薄くなっている。

本発明によれば、外部衝撃からの半導体層の損傷を抑制することのできる、生産性の高い複合基板を提供することができる。

（ａ）は本発明に係る複合基板の１つの実施形態の概略構成を示す平面図であり、（ｂ）は（ａ）に示したＩｂ−Ｉｂ線に沿った断面図である。 （ａ）は本発明に係る複合基板の１つの実施形態の概略構成を示す平面図であり、（ｂ）は（ａ）に示したＩＩｂ−ＩＩｂ線に沿った断面図である。 （ａ）は本発明に係る複合基板の１つの実施形態の概略構成を示す平面図であり、（ｂ）は（ａ）に示したＩＩＩｂ−ＩＩＩｂ線に沿った断面図である。 図１に示す複合基板１の変形例の概略構成を示す平面図である。

＜複合基板の第１の実施形態＞
本発明の複合基板の実施形態の一例である複合基板１について図面を参照しつつ、説明する。図１に示した複合基板１は、支持基板１０と、半導体層２０とを含んで構成されている。

支持基板１０は、絶縁性材料からなり、半導体層２０の支持部材となるものである。本
実施形態では、酸化アルミニウム単結晶（以下、「サファイア」とする）によって形成されている。

支持基板１０は、中央に位置する主部１１とその周縁に位置する周縁部１２とを有する。そして、周縁部１２は主部１１の周囲を囲むように配置されている。ここで、「中央」とは、主部１１と周縁部１２との相対的な位置関係を示すものであり、支持基板１全体に対する絶対的な位置関係を示すものではない。すなわち、支持基板１の「中心」と主部１１の「中心」は必ずしも一致する必要はない。

周縁部１２は、その上面１２ａが主部１１の上面１１ａに比べて下側に位置している。この例では、主部１１の下面１１ｂと周縁部１２の下面１２ｂとは揃えて配置され、同一平面に位置している。また、周縁部１２における支持基板１０の厚みｄ２は、主部１１における厚みｄ１に比べて薄くなっている。主部１１における厚みｄ１は、上部に位置する半導体層２０を支持できれば特に限定はされないが、例えば６００μｍ〜６５０μｍ程度とすればよい。周縁部１２における厚みｄ２は、例えばｄ１−ｄ２＞１０μｍ程度とすればよい。なお、支持基板１０は欠けを防ぐために外周部が面取りされていることがある。その場合には、周縁部１２の厚みｄ２としては、互いに平行な上面１２ａと下面１２ｂとの間で測定するものとする。

この支持基板１０の主部１１の上面１１ａには、半導体層２０が支持されて、貼り合わされている。この例では、半導体層２０は、主部１１の上面１１ａ全面を被覆するように配置されている。言い換えると、主部１１の側面と半導体層２０の側面とは揃えて配置され、段差のない同一平面に位置している。この半導体層２０の厚みとしては、例えば５０〜３００〔ｎｍ〕の範囲が挙げられる。

半導体層２０は、半導体素子として機能する素子機能部を一部に形成するものである。本例では、半導体層２０としてシリコン単結晶を採用している。

そして、支持基板１０と半導体層２０とを貼り合わせることで、支持基板１０上に半導体層２０を配置させる。支持基板１０と半導体層２０とを貼り合わせる方法としては、貼り合わせる面の表面を活性化して接合する方法、および静電気力を利用して接合する方法が挙げられる。表面を活性化する方法としては、例えば真空中でイオンビームを照射して表面をエッチングして活性化する方法などが挙げられる。この接合は常温で行うことが好ましい。この接合に際しては、樹脂系などの接着剤を使用しない方法が採用され、原子間力などを利用した固相接合（Solid State Bonding）によって接合される。

ここで、支持基板１０および半導体層２０は、接合する面の面粗さが小さいことが好ましく、例えば平均面粗さＲａが１０ｎｍ未満の範囲が挙げられる。平均面粗さを小さくすることによって、互いに接合する際に加える圧力を小さくすることができる。特に、Ｒａを１ｎｍ以下とすることによって、極めて小さい加圧で接合することができる。

なお、この貼り合せ工程は、主部１１と周縁部１２とを有する支持基板１０と半導体層２０とを貼り合せてもよいし、支持基板１０となる平板状の支持基体と半導体層２０とを貼り合わせた後に、半導体層２０と接合されている側の主面（上面）の周縁において厚みを薄くすることで、支持基体を主部１１と周縁部１２とを有する支持基板１０に加工してもよい。

このように、支持基板１０と半導体層２０とを貼り合わせることにより、支持基板１０と半導体層２０との間において不純物の介在を抑制することができ、高品質な複合基板１とすることができる。また、半導体層２０に熱伝導率の高いサファイアからなる支持基板
１０が直接接合されていることにより、放熱性の高い複合基板１とすることができる。さらに、半導体層２０として高い結晶性を有するシリコン単結晶を用いることができるので、支持基板１０上に格子定数の異なる半導体層を成長させる場合に比べ、半導体層２０Ａの品質を高めることができる。

支持基体に周縁部１２を形成する方法としては、例えば、フォトマスクを利用して部分的に除去したり、マスクを利用して所望の部分をエッチングしたり、機械的に除去したりする方法が挙げられる。エッチングとしては、化学的な方法、およびイオンビームなどの物理的な方法が挙げられる。また、マスクとしては、例えばメタルマスクおよびフォトマスクなどがあり、エッチングの方法に応じて適宜選択される。

このようにして、支持基板１０の主部１１の上面１１ａ上に半導体層２０が被覆する複合基板１を製造することができる。

上述の複合基板１は、半導体素子として機能する素子機能部が形成される半導体層２０が配置されている主部１１に比べ、周縁部１２の厚みを薄くしている。このような構成により、複合基板１に外部から衝撃が加えられたとしても、周縁部１２が衝撃を緩和し、半導体層２０へ衝撃による応力が加わることを抑制することができ、その結果、生産性の高いものとすることができる。言い換えると、半導体層２０が配置されている主部１１に比べ、敢えて強度の低い半導体層２０が配置されていない周縁部１２を設けることにより、例え外部からの衝撃により周縁部１２が破損したとしても、半導体素子が形成される半導体層２０を外部衝撃によるダメージから守ることができる。

また、複合基板１は、周縁部１２が主部１１の周囲を全て囲うように配置されているので、支持基板１０の厚み方向を除く全ての方向からの衝撃に対応できる。

さらに、複合基板１は、主部１１と周縁部１２との下面（１１ｂ，１２ｂ）が段差なく同一面に配置されているので、通常のウエハと同等の取り扱いが可能となり、ハンドリングの容易なものとすることができる。

なお、支持基板１０の主部１１の上面１１ａと半導体層２０とが直接接合されている。この場合には、支持基板１０と半導体層２０の間に緩衝層が存在しないため、特に外部からの衝撃による応力から半導体層２０だけでなく支持基板１０をも保護する必要性が高まる。このような事情により、周縁部１２が重要となる。

また、本例において、支持基板１０は親水性材料であるサファイアからなり、半導体層２０は撥水性材料であるシリコンからなる。このような構成によれば、例えば純水や水溶液で半導体層２０を洗浄したり、エッチング等の目的により水溶液を半導体層２０に接触させたりする場合に、周縁部１２において純水や水溶液を保持し半導体層２０に接触させることができる。

＜複合基板の第１の実施形態の変形例＞
本発明の複合基板の実施形態の一例である複合基板１の変形例について説明する。

図１に示す複合基板１において、周縁部１２の上面１２ａの算術平均粗さを、主部１１の上面１１ａの算術平均粗さに比べて大きくすることが好ましい。主部１１の上面１１ａとは、半導体層２０が被覆された領域をさすものとする。

このような構成にすることにより、外部からの衝撃による応力を周縁部１２の上面１２ａで緩和することができる。すなわち、周縁部１２の上面１２ａを破壊起点とすることに
より、半導体層２０が被覆する主部１１の上面１１ａに外部からの衝撃による応力が集中することを抑制することができ、半導体層２０を外部衝撃から保護することができる。

主部１１の上面１１ａは、支持基板１０と半導体層２０とを接合する観点からもその算術平均粗さは小さいことが好ましく、前述の通り、例えば、算術平均粗さを１０ｎｍ未満とすることが好ましい。これに対して、周縁部１２の上面１２ａは、その算術平均粗さを主部１１の上面１１ａに比べ大きくすればよい。具体的には、例えば、主部１１の上面１１ａの算術平均粗さを１ｎｍとしたときに、周縁部１２の上面１２ａの算術平均粗さを５ｎｍ以上とすればよい。

このような構成とすることにより、複合基板１に周囲から衝撃が加わったときに主部１１の上面１１ａに比べ周縁部１２の上面１２ａに破壊起点を集めることができる。周縁部１２の上面１２ａを破壊起点とすることにより、破壊を周縁部１２の下面１２ｂ側に進行させるよう制御することができ、周縁部１２より平面視で内側にあり、かつ、周縁部１２の上面１２ａよりも上側に位置する半導体層２０へのダメージを抑制することができる。

このように主部１１と周縁部１２とで上面（１１ａ，１２ａ）の算術平均粗さを変えるためには、例えば、周縁部１２の上面１２ａにおいてスパッタリングを行なったり、ブラスト加工のように機械的な加工を加えたりすればよい。支持基体を加工して周縁部１２を形成する際にエッチング等の条件を適宜調整して、周縁部１２の形成と同時にその表面１２ａを荒らすように加工してもよい。

＜複合基板の第２の実施形態＞
本発明の複合基板の実施形態の一例である複合基板１Ａについて、図２を用いて説明する。複合基板１Ａは、主部１１Ａおよび周縁部１２Ａを有する支持基板１０Ａと半導体層２０Ａとを備える。支持基板１０Ａの主部１１Ａの上面１１Ａａは、半導体層２０Ａが位置している被覆領域１１ｘと、半導体層２０Ａから露出する露出領域１１ｙとを有する。すなわち、厚み方向における断面視において、主部１１Ａの側面と半導体層２０Ａの側面とをずらして配置している。なお、この例では、周縁部１２Ａは、平面視で主部１１Ａの周囲を囲むように配置されており、主部１１Ａの露出領域１１ｙは被覆領域１１ｘの周囲を囲むように配置されている。

このように、平面視で被覆領域１１ｘの周囲に露出領域１１ｙを配置することにより、主部１１Ａの側面と半導体層２０Ａの側面とをずらして配置できるので、外部からの応力による、主部１１Ａの被覆領域１１ｘと半導体層２０Ａとの剥離を抑制することができる。

このような露出領域１１ｙは、例えば、支持基板１０Ａ上に半導体層２０Ａを配置した後に、半導体層２０Ａの外周部を除去して形成してもよいし、予め主部１１Ａに比べ小さい半導体層２０Ａを用意して主部１１Ａ上の中央付近に配置することで形成してもよい。

なお、複合基板１１Ａを形成する様々な工程で半導体層２０Ａの周縁領域（外周部）はダメージを受ける恐れがある。そこで、半導体層２０Ａの外周部を除去することで露出領域１１ｘを形成すれば、ダメージを受けた恐れのある領域を除去することができるので、半導体層２０Ａの品質を高めることとなる。

＜複合基板の第２の実施形態の変形例＞
次に、本発明の第２の実施形態に係る複合基板１Ａの変形例について説明する。

図２に示す複合基板１Ａにおいて、周縁部１２Ａの上面１２Ａａの算術平均粗さを、主
部１１Ａの露出領域１１ｙの算術平均粗さに比べて大きくすることが好ましい。

このような構成とすることで、外部からの衝撃による応力を周縁部１２Ａの上面１２Ａａで緩和することができる。すなわち、周縁部１２Ａの上面１２Ａａを破壊起点とすることにより、半導体層２０Ａが被覆する主部１１Ａの被覆領域１１ｘに外部からの衝撃による応力が集中することを抑制することができ、半導体層２０Ａを外部衝撃から保護することができる。

なお、このように主部１１Ａの露出領域１１ｙと周縁部１２Ａの上面１２Ａａとの算術平均粗さを変えるためには、例えば、周縁部１２Ａの上面１２Ａａにおいてスパッタリングを行なったり、ブラスト加工のような機械的な加工を加えたりすればよい。その際に、露出領域１１ｙにマスク等を配置して保護してもよい。また、支持基体を加工して周縁部１２Ａを形成する場合には、エッチング等の条件を適宜調整して、周縁部１２の形成と同時にその表面１２ａを荒らすように加工してもよい。

＜複合基板の第３の実施形態＞
本発明の複合基板の実施形態の一例である複合基板１Ｂについて、図３を用いて説明する。複合基板１Ｂは、主部１１Ｂおよび周縁部１２Ｂを有する支持基板１０Ｂと半導体層２０Ｂとを備える。支持基板１０Ｂの主部１１Ｂの上面１１Ｂａは、半導体層２０Ｂが位置している被覆領域１１Ｂｘと、半導体層２０Ｂから露出する露出領域１１Ｂｙとを有する。そして、半導体層２０Ｂの側面は傾斜面となっている。

このような構成とすることにより、半導体層２０Ｂの上面周縁部は他の物体と接触しにくくなるとともに、接触した場合であっても鈍角となっているため、欠けが生じにくい構成とすることができる。

この例では、半導体層２０Ｂの側面と主部１１Ｂの上面１１Ｂａとが成す角度は鋭角となっている。このような構成により、複合基板１Ｂを用いて半導体素子を製造する際に、半導体層２０Ｂ上にレジスト等を形成する工程において、レジスト膜の厚みが周縁（端部）において厚くなることを抑制し、均一とすることができる。これにより正確な加工を容易に行なうことのできる、生産性に優れた複合基板１Ｂを提供することができる。

なお、本発明は上記の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更を施すことは何等差し支えない。

例えば、図１〜３に示す複合基板（１，１Ａ，１Ｂ）は、主部（１１，１１Ａ，１１Ｂ）と周縁部（１２，１２Ａ，１２Ｂ）の下面が揃っており、段差のない状態となっているが、下面が揃っていなくてもよい。すなわち、主部（１１，１１Ａ，１１Ｂ）の厚み方向における中心と、周縁部（１２，１２Ａ，１２Ｂ）の厚み方向における中心とを揃えるように配置されていてもよい。

また、図１〜３に示す複合基板（１，１Ａ，１Ｂ）は、周縁部（１２，１２Ａ，１２Ｂ）は主部（１１，１１Ａ，１１Ｂ）を囲うように配置されているが、図４に示す複合基板１１Ｃのように、主部１１Ｃの周縁領域の一部分に配置されていてもよい。

同様に、露出領域１１ｙは被覆領域１１ｘを囲うように配置されているが、被覆領域１１ｘの周縁領域の一部分に配置されていてもよい。

なお、上述の例では、支持基板（１０，１０Ａ，１０Ｂ）に直接半導体層（２０，２０Ａ，２０Ｂ）を貼り合わせた例について説明したが、酸化物層等を介して接合してもよい
し、支持基板（１０，１０Ａ，１０Ｂ）上に半導体層（２０，２０Ａ，２０Ｂ）をエピタキシャル成長させてもよい。

また、支持基板（１０，１０Ａ，１０Ｂ）に直接半導体基板を貼り合わせ、半導体基板を所望の厚さになるように薄く加工することで半導体層（２０，２０Ａ，２０Ｂ）としてもよい。薄く加工する方法としては、砥粒研磨、化学エッチング、イオンビームエッチングなど種々のものが採用でき、複数の方法を組み合わせてもよい。

この薄く加工するのと併せて、精密エッチングによって、半導体基板の表面を平らにする加工を採用してもよい。この精密エッチングに用いるエッチング手段としては、例えばドライエッチングが挙げられる。このドライエッチングには、化学的な反応によるものと、物理的な衝突によるものとが含まれる。化学的な反応を利用するものとしては、反応性の気体（ガス）、イオンおよびイオンビーム、ならびにラジカルを利用するものなどが挙げられる。この反応性イオンに使われるエッチングガスとしては、六フッ化硫黄（ＳＦ_６）、四フッ化炭素（ＣＦ_４）などが挙げられる。また、物理的な衝突によるものとしては、イオンビームを利用するものが挙げられる。このイオンビームを利用するものには、ガス・クラスタ・イオンビーム（Gas Cluster Ion Beam；ＧＣＩＢ）を用いた方法が含まれている。これらのエッチング手段を用いて狭い領域をエッチングしながら、可動ステージで半導体基板を走査することで、大面積の素材基板であっても良好に精密エッチングをすることができる。さらにウェットエッチングや機械的研磨，メカノケミカル研磨を行なってもよい。

１，１Ａ〜Ｃ・・・複合基板
１０，１０Ａ〜１０Ｃ・・・支持基板
１０ａ・・・上面
１１，１１Ａ〜１１Ｃ・・・主部
１１ｘ・・・露出領域
１１ｙ・・・被覆領域
１２，１２Ａ〜１２Ｃ・・・周縁部
２０，２０Ａ〜Ｃ・・・半導体層

Claims (6)

1. 絶縁性材料からなり、中央に位置する主部および周縁に位置する周縁部を有する支持基板と、
   前記主部の上面に位置する半導体層とを含み、
   前記周縁部は、上面が前記主部の上面よりも下側に位置して厚みが前記主部に比べて薄くなっており、
   前記主部の上面は、前記半導体層が位置している被覆領域と、前記半導体層から露出している露出領域とを有する複合基板。
2. 前記周縁部の上面の算術平均粗さは、前記主部の上面の算術平均粗さに比べて大きい請求項１に記載の複合基板。
3. 前記周縁部は、前記主部の周囲の全体を囲むように位置している請求項１または２に記載の複合基板。
4. 前記半導体層の側面は傾斜面となっている請求項１乃至３のいずれかに記載の複合基板。
5. 前記露出領域の算術平均粗さは、前記周縁部の上面の算術平均粗さに比べて小さい請求項１乃至４のいずれかに記載の複合基板。
6. 前記支持基板はサファイアからなり、前記半導体層はシリコンからなる請求項１乃至５のいずれかに記載の複合基板。

Images