JP2006173425A - 半導体結晶ウェハ - Google Patents
半導体結晶ウェハ Download PDFInfo
- Publication number
- JP2006173425A JP2006173425A JP2004365427A JP2004365427A JP2006173425A JP 2006173425 A JP2006173425 A JP 2006173425A JP 2004365427 A JP2004365427 A JP 2004365427A JP 2004365427 A JP2004365427 A JP 2004365427A JP 2006173425 A JP2006173425 A JP 2006173425A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- semiconductor crystal
- back surface
- outer peripheral
- peripheral portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】 エピタキシャル成長時の面内温度分布がウェハ外周部まで均一であり、キャリア濃度や混晶比について均一性の高いエピタキシャル結晶膜を得ることのできる半導体結晶ウェハを提供することにある。
【解決手段】 ウェハ裏面12の平均粗さ(Ra)を、ウェハ中心部からウェハ外周方向に向かって徐々に大きくするか、又はウェハ裏面12の外周部のみを荒らして、ウェハ裏面のウェハ外周部の平均粗さ(Ra)をウェハ中心部よりも大きくした構造とする。
【選択図】 図1
【解決手段】 ウェハ裏面12の平均粗さ(Ra)を、ウェハ中心部からウェハ外周方向に向かって徐々に大きくするか、又はウェハ裏面12の外周部のみを荒らして、ウェハ裏面のウェハ外周部の平均粗さ(Ra)をウェハ中心部よりも大きくした構造とする。
【選択図】 図1
Description
本発明は、半導体結晶ウェハに関するものである。
化合物半導体は、ショットキーゲート電界効果トランジスタ(MESFET)、高移動度トランジスタ(HEMT)、ヘテロ接合バイポーラトランジスタ(HBT)等、種々の受発光デバイスの作製に用いられている。これらの素子の能動層は、鏡面ウェハの表面に、分子線エピタキシャル成長(MBE)法や有機金属気相エピタキシャル成長(MOVPE)法などにより作成される。
鏡面ウェハは次の手順で作成される。結晶インゴットを所定の厚さでスライスし、ウェハを切り出す。このスライスウェハは、面取り機で周辺部を面取りした後、#800〜#3000のアルミナ砥粒を用いたラッピング加工で両面を粗研磨し平坦性を高めた後、エッチング液による化学エッチングによって、加工歪みを除去する。
次に、研磨液として次亜塩素酸系水溶液、臭素−メタノール溶液やコロイダルシリカを用い、また研磨布として表面に多孔質層を有するものを用い、セラミックス板にウェハ裏面を貼り、表面を下にし、ポリッシャーの研磨布を貼った回転研磨テーブルにあて、研磨液を上から滴下しながらメカノケミカル研磨により鏡面に仕上げる。
次に、脱脂洗浄、ごくわずかなエッチング作用を持つ洗浄液での洗浄及び超純水洗浄を行なう。最後にウェハをイソプロピルアルコール蒸気乾燥法またはスピン乾燥法により乾燥する。
かくして得られた鏡面ウェハ上に、MOVPE法やMBE法などによって、エピタキシャル結晶を成長する。
一般に、ウェハの表面、すなわち所望の半導体結晶の成長面は、平坦性に優れた成長層を得るために、平坦に精密研磨されている。これに対しウェハの裏面側は、表面側ほど平滑には研磨を施されていない。一般的には研磨と粒によるラッピング後、エッチング処理する程度の加工に留まっている。例えば、表面の平均粗さは10nm、裏面側の粗さは100nm前後である。両面研磨と称して表裏面共に鏡面状の加工を施す場合もあるが、この場合にあっても加工時の基板結晶のハンドリングの関係で表裏面共に同一の粗度とすることはない。両面研磨の場合は、粗さの少ない側の面を表面(オモテ面)として利用し、エピタキシャル層を成長させている。
なお、本発明とは直接に関係がないが、積極的にウェハの裏面の粗さを粗くする技術として、例えばInP単結晶基板の裏面の平均粗さを1000nm〜8000nmと粗くしておき、エピタキシャル成長工程の熱によって結晶中の不純物を粗面部分にゲッタリングした後、裏面を一部除去して不純物の影響を排除することが知られている(例えば、特許文献1参照)。
特許第03456254号公報(段落番号0011)
しかしながら、上記の方法で得られた基板を用いて、MOVPE(有機金属気相成長)法でエピタキシャル結晶を成長する場合、ウェハ自公転のエピタキシャル成長炉を用い、更に原料ガスの流れやヒータ温度分布を最適化したとしても、エピタキシャル結晶のキャリア濃度や混晶比が、ウェハ中心部から外周部にかけて分布を持つという問題があった。
ここでMOVPE装置が採用しているフェイスダウン式の横型エピタキシャル成長炉の構成を図2に示す。
図2において、2は横型の反応管(反応炉)であり、気相エピタキシャル成長装置1の上下方向の中間部に配置されており、その片側には原料ガス供給口2aが、反対側にはガス排気口2bが設けられている。また、その反応管2の中心部には、半導体基板(ウェハ)を保持するサセプタ3が縦軸線(回転軸8)のまわりに回転可能に配設されている。上記サセプタ3は、この回転軸8に接続されたモータにより回転される。
サセプタ3はカーボン製で円板形をしており、その円板面内にはサセプタ3の縦軸線のまわりに同一円周上に均等に4つの円形の開口部5がサセプタ3を上下に貫通して設けられ、各々の開口部5内には、エピタキシャル成長の対象である結晶成長用のウェハ4がその表面を下(フェイスダウン式)にして収納配置される。
このウェハ4を開口部5内に載置し支持する構造を得るため、開口部5の下面周縁部又は開口部5内に回転(自転)可能に収納された自転ホルダ(図示せず)の下面周縁部には、図3に示すように開口部5の中心方向に一部が張り出した金属製の爪等から成る基板支持部(内向フランジ)6が設けられており、この基板支持部6にウェハ4の外周部が支えられ、ウェハ4の下面(表面)が開口部5の下面から露出する。
図2に示すように、上記ウェハ4及びサセプタ3は、その上方に配設された輻射型ヒータ9により加熱される。そして、MOVPE法による例えばIII−V族化合物半導体結晶の成長では、III族有機金属原料ガスとV族原料ガスが、高純度水素キャリアガスとの混合ガスとして反応炉内に導入され、反応炉内で加熱されたウェハ付近で原料が熱分解され、ウェハ4上に化合物半導体結晶がエピタキシャル成長する。
上記のように、サセプタ3又は自転ホルダの基板支持部6にウェハ4の外周部が支えられていることから、その表面に成長するエピタキシャル結晶のキャリア濃度や混晶比が、ウェハ中心部から外周部にかけて分布を持つという問題があった。
そこで、本発明の目的は、上記課題を解決し、エピタキシャル成長時の面内温度分布がウェハ外周部まで均一であり、キャリア濃度や混晶比について均一性の高いエピタキシャル結晶膜を得ることのできる半導体結晶ウェハを提供することにある。
上記目的を達成するため、本発明は、次のように構成したものである。
請求項1の発明に係る半導体結晶ウェハは、ウェハ裏面の平均粗さ(Ra)を、ウェハ中心部からウェハ外周方向に向かって徐々に大きくしたことを特徴とする。
請求項2の発明に係る半導体結晶ウェハは、ウェハ裏面の外周部のみを荒らして、ウェハ裏面のウェハ外周部の平均粗さ(Ra)をウェハ中心部よりも大きくしたことを特徴とする。
請求項3の発明は、請求項1又は2記載の半導体結晶ウェハにおいて、上記ウェハ裏面の外周部の平均粗さ(Ra)を、ウェハ裏面の中心部の平均粗さ(Ra)の3倍以上としたことを特徴とする。
請求項4の発明は、請求項1〜3のいずれかに記載の半導体結晶ウェハにおいて、上記半導体結晶がIII−V族化合物半導体結晶又はII−VI族化合物半導体結晶であることを特徴とする。
請求項5の発明は、請求項4記載の半導体結晶ウェハにおいて、上記III−V族化合物半導体結晶が、GaAs、InP又はGaNのいずれかであることを特徴とする。
<発明の要点>
均一性を悪化させている原因は、ウェハの温度が均一でないことにある。一般的に、エピタキシャル成長では、ウェハはサセプタに収納され、ウェハ外周部はサセプタに接触している。この状態でウェハは裏面から輻射加熱される。ウェハ外周部は、サセプタに接触しているために、ウェハ外周部の熱はサセプタに伝熱し、ウェハ外周部の温度は中心部に比較して低くなってしまう。従って、均一なウェハ面内の温度分布を得るためには、ウェハ外周部が中心部に比較して温度が高くなるウェハであればよい。
均一性を悪化させている原因は、ウェハの温度が均一でないことにある。一般的に、エピタキシャル成長では、ウェハはサセプタに収納され、ウェハ外周部はサセプタに接触している。この状態でウェハは裏面から輻射加熱される。ウェハ外周部は、サセプタに接触しているために、ウェハ外周部の熱はサセプタに伝熱し、ウェハ外周部の温度は中心部に比較して低くなってしまう。従って、均一なウェハ面内の温度分布を得るためには、ウェハ外周部が中心部に比較して温度が高くなるウェハであればよい。
ウェハが輻射加熱される場合、ウェハ裏面の表面粗さがウェハ温度に影響を与える。表面粗さが大きいほど、すなわち荒れているほど、ウェハ温度は高くなる。したがって、ウェハ外周部の表面粗さを中心部に比較して大きくしてやれば、均一な温度分布を得ることができる。
特許文献1には、このような粗さを変化させる考え方につき、これを示唆する記載はない。
本発明によれば、次のような優れた効果が得られる。
請求項1又は2に記載の発明によれば、ウェハ裏面の平均粗さ(Ra)を、ウェハ中心部からウェハ外周方向に向かって徐々に大きくした構造、又はウェハ裏面の外周部のみを荒らして、ウェハ裏面のウェハ外周部の平均粗さ(Ra)をウェハ中心部よりも大きくした構造としたので、ウェハ単独の特性として、加熱されたときウェハ外周部が中心部に比較して高温になる。他方、サセプタ又はホルダの基板支持部にウェハの外周部が支えられたときは、当該外周部が中心部に比較して低温になる。よって、実際にウェハが気相成長装置のサセプタ又はホルダにセットされて加熱されたときは、ウェハ単独の外周部の高温化特性と基板支持部への接触によるウェハ外周部の低温化特性とが相殺されて、中心部から外周部まで均一な温度分布となる。この結果として、ウェハの表面に成長するエピタキシャル結晶のキャリア濃度や混晶比が、ウェハ中心部から外周部まで均一になる。
よって、従来は使用できなかったウェハ外周部に作成した素子も使用することができるようになり、素子の良品歩留を大幅に向上することができる。
請求項3の発明によれば、上記ウェハ裏面の外周部の平均粗さ(Ra)を、ウェハ裏面の中心部の平均粗さ(Ra)の3倍以上としたので、上記中心部から外周部までの温度均一化の効果を顕著に得ることができる。ここで、数値の下限を3倍以上としているのは、ウェハ裏面の外周部の平均粗さ(Ra)が中心部の3倍未満の場合には、ウェハ面内の温度の均一化が、ウェハ外周部まで十分には達成できないためである。
本発明は、III−V族化合物半導体結晶又はII−VI族化合物半導体結晶のいずれにも適用することができ、特にGaAs、InP又はGaNの半導体結晶ウェハに適用して良品歩留の向上を図る点で有用な技術となる。
以下、本発明を図示の実施例に基づいて説明する。
図1は、GaAs、InP、GaN、InSb、InAs、又はGaP等のIII−V族化合物半導体結晶又はII−VI族化合物半導体結晶を切断して得られる化合物半導体ウェハ(面取り前ウェハ10a)に、ウェハの方位を識別するためのオリエンテーションフラット14を結晶の劈開面15により付け、さらに面取り加工により周縁を図1(b)の如く円形(面取り部分21)に研削加工してウェハ外周部20を形成した半導体結晶ウェハ10を示す。
この半導体結晶ウェハ10の特徴的なところは、劈開形成する加工工程の前の工程で、ウェハの裏面12に、面内温度分布を均一にするための粗面化処理が施された粗面化処理部13を形成している点にある。
このウェハの粗面化処理部13は、ウェハ外周部の表面粗さを中心部に比較して大きくして、均一な温度分布を得ることができるようにしたものである。
ウェハ裏面の粗さをウェハの半径方向に変化させるためには、次の2つの方法がある。
(1)ラッピング(粗研磨)後のエッチング(加工歪みを除去)時に、ウェハ裏面のエッチング量をウェハ中心部からウェハ外周方向に向かって徐々に大きくする。具体的には、エッチング時のウェハ裏面12にあたる光の量をウェハ面内で変化させる。エッチングは、光照射量に大きな影響を受け、光量が多いほどエッチング量が多くなる。したがって、ウェハ外周方向からウェハ中心部に向かって光量を徐々に多くすれば、ウェハ外周方向からウェハ中心部に向かってエッチング量は多くなる。
(2)ウェハ裏面12の外周部のみを荒して、ウェハ裏面12のウェハ外周部の粗さをウェハ中心部よりも大きくする。具体的には、次の2つの方法がある。
(a)エッチング前にウェハ裏面12のウェハ外周部にマスキングを行う。マスク材は、エッチング液に溶ける材質のものを選択する。マスクされたウェハ外周部はウェハ中心部に比較して、マスク材がエッチング液に溶けるまでの間エッチング時間が短くなり、それにより、ウェハ中心部はウェハ外周部に比べてエッチング量は多くなる。
(b)ラッピング後にウェハ裏面12のウェハ外周部のみ荒らし、エッチングを行う。
上記(1)(2)のようにウェハ裏面12の粗さを半径方向に変化させる処理は、従来装置、技術で十分に行うことができ、特別な装置を新たに作成する必要がないため、経済的に有利である。
また、本発明の方法で作成したウェハを用いることにより、均一性の高いエピタキシャル層が得られる。このエピタキシャルウェハに素子を作製すると、ウェハの素子作成有効領域の外周部までキャリア濃度や混晶比が均一なエピタキシャル結晶膜を得ることができる。すなわち、従来は使用できなかったウェハ外周部に形成した素子も使用することができることから、素子の良品歩留を大幅に向上することができる。
<実施例1>
#1500のアルミナ砥粒で両面をラッピングした100mm径のGaAsウェハにエッチングを施した後、メカノケミカル研磨により片面を鏡面に仕上げた。エッチング時にウェハの裏面にハロゲンランプで光を照射した。その際、ランプとウェハの間にフィルターを設け、光の投射スポットをウェハ中心部から外周部に向かって光量を徐々に弱くするように調整した。
#1500のアルミナ砥粒で両面をラッピングした100mm径のGaAsウェハにエッチングを施した後、メカノケミカル研磨により片面を鏡面に仕上げた。エッチング時にウェハの裏面にハロゲンランプで光を照射した。その際、ランプとウェハの間にフィルターを設け、光の投射スポットをウェハ中心部から外周部に向かって光量を徐々に弱くするように調整した。
この方法で、ウェハ面内のエッチング量を変化させ、裏面の粗さRaを半径方向に変化させた、つまり、図1(b)に示すように、ウェハの裏面12の粗さをウェハ中心部から外周部に向かって徐々に大きくしたウェハ(実施例1)を作製した。この時のウェハ中心部の粗さRaは0.1μm、また外周部は0.3μmであった。
この半導体結晶ウェハ10を、ウェハ4として図2のMOVPE装置にセットし、これにSiドープAlGaAsを成長し、キャリア濃度の面内均一性を評価した。
比較のために、フィルターを取り外し、エッチング時にウェハに照射する光を均一にし、面内のエッチング量を変化させないウェハ(比較例1)を作製した。この時の粗さRaは、中心部、外周部ともに0.1μmと裏面粗さは均一であった。
上記実施例1と比較例1のウェハについてキャリア濃度の均一性を評価したところ、裏面粗さを半径方向に変化させないウェハ(比較例1)の場合、ウェハ面内のキャリア濃度は、中心部が最も高く、外周方向にいくにしたがって低くなり、そのバラツキは±1%であった。一方、裏面粗さを半径方向に変化させたウェハ(実施例1)の場合、ウェハ面内のキャリア濃度のバラツキは±0.5%と非常に良好な均一性が得られた。
<実施例2>
100mm径のGaAsウェハに#1500のアルミナ砥粒で両面をラッピングした後、裏面の外周部を#800の研削布紙を用いて荒らした。次にエッチングを施した後、メカノケミカル研磨により片面を鏡面に仕上げた。
100mm径のGaAsウェハに#1500のアルミナ砥粒で両面をラッピングした後、裏面の外周部を#800の研削布紙を用いて荒らした。次にエッチングを施した後、メカノケミカル研磨により片面を鏡面に仕上げた。
この方法で、裏面の粗さRaを半径方向に変化させたウェハ(実施例2)を作製した。この時のウェハ中心部の粗さRaは0.1μm、外周部の粗さRaは0.3μmであった。
この半導体結晶ウェハ10を、ウェハ4として図2のMOVPE装置にセットし、これにSiドープAlGaAsを成長し、キャリア濃度の面内均一性を評価した。
比較のために、裏面の外周部を荒らさないウェハ(比較例2)を作製した。この時のRaは、中心、外周ともに0.1μmと裏面粗さは均一であった。
上記実施例2と比較例2のウェハについてキャリア濃度の均一性を評価したところ、裏面粗さを半径方向に変化させないウェハ(比較例2)の場合、ウェハ面内のキャリア濃度は中心部が最も高く、外周部にいくにしたがって低くなり、そのバラツキは±1%であった。一方、裏面粗さを半径方向に変化させたウェハ(実施例2)の場合、ウェハ面内のキャリア濃度半径方向において一定となりそのバラツキは±0.5%と非常に良好な均一性が得られた。
1 気相エピタキシャル成長装置
2 反応管
3 サセプタ
4 ウェハ
5 開口部
6 基板支持部
8 回転軸
9 ヒータ
10 半導体結晶ウェハ
11 表面
12 裏面
13 粗面化処理
2 反応管
3 サセプタ
4 ウェハ
5 開口部
6 基板支持部
8 回転軸
9 ヒータ
10 半導体結晶ウェハ
11 表面
12 裏面
13 粗面化処理
Claims (5)
- 半導体結晶ウェハにおいて、ウェハ裏面の平均粗さを、ウェハ中心部からウェハ外周方向に向かって徐々に大きくしたことを特徴とする半導体結晶ウェハ。
- 半導体結晶ウェハにおいて、ウェハ裏面の外周部のみを荒らして、ウェハ裏面のウェハ外周部の平均粗さをウェハ中心部よりも大きくしたことを特徴とする半導体結晶ウェハ。
- 請求項1又は2記載の半導体結晶ウェハにおいて、
上記ウェハ裏面の外周部の平均粗さを、ウェハ裏面の中心部の平均粗さの3倍以上としたことを特徴とする半導体結晶ウェハ。 - 請求項1〜3のいずれかに記載の半導体結晶ウェハにおいて、
上記半導体結晶がIII−V族化合物半導体結晶又はII−VI族化合物半導体結晶であることを特徴とする半導体結晶ウェハ。 - 請求項4記載の半導体結晶ウェハにおいて、
上記III−V族化合物半導体結晶が、GaAs、InP又はGaNのいずれかであることを特徴とする半導体結晶ウェハ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004365427A JP2006173425A (ja) | 2004-12-17 | 2004-12-17 | 半導体結晶ウェハ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004365427A JP2006173425A (ja) | 2004-12-17 | 2004-12-17 | 半導体結晶ウェハ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006173425A true JP2006173425A (ja) | 2006-06-29 |
Family
ID=36673828
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004365427A Pending JP2006173425A (ja) | 2004-12-17 | 2004-12-17 | 半導体結晶ウェハ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006173425A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012234912A (ja) * | 2011-04-28 | 2012-11-29 | Kyocera Corp | 複合基板 |
JP2012248719A (ja) * | 2011-05-30 | 2012-12-13 | Kyocera Corp | 複合基板 |
JPWO2013021902A1 (ja) * | 2011-08-05 | 2015-03-05 | 住友電気工業株式会社 | 基板、半導体装置およびこれらの製造方法 |
US9275868B2 (en) | 2013-07-19 | 2016-03-01 | Globalfoundries Inc. | Uniform roughness on backside of a wafer |
JPWO2016129172A1 (ja) * | 2015-02-09 | 2017-04-27 | 住友電気工業株式会社 | インジウムリン基板、インジウムリン基板の検査方法、およびインジウムリン基板の製造方法 |
-
2004
- 2004-12-17 JP JP2004365427A patent/JP2006173425A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012234912A (ja) * | 2011-04-28 | 2012-11-29 | Kyocera Corp | 複合基板 |
JP2012248719A (ja) * | 2011-05-30 | 2012-12-13 | Kyocera Corp | 複合基板 |
JPWO2013021902A1 (ja) * | 2011-08-05 | 2015-03-05 | 住友電気工業株式会社 | 基板、半導体装置およびこれらの製造方法 |
US9490132B2 (en) | 2011-08-05 | 2016-11-08 | Sumitomo Electric Industries, Ltd. | Substrate, semiconductor device, and method of manufacturing the same |
US9275868B2 (en) | 2013-07-19 | 2016-03-01 | Globalfoundries Inc. | Uniform roughness on backside of a wafer |
JPWO2016129172A1 (ja) * | 2015-02-09 | 2017-04-27 | 住友電気工業株式会社 | インジウムリン基板、インジウムリン基板の検査方法、およびインジウムリン基板の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6508373B2 (ja) | インジウムリン基板およびインジウムリン基板の製造方法 | |
KR20010021223A (ko) | 에피택셜코팅을 한 반도체웨이퍼 및 그 제조방법 | |
JP2007088473A (ja) | エピタキシャルシリコンウェハおよびエピタキシャルシリコンウェハの製造方法 | |
JP2007088469A (ja) | エピタキシャルシリコンウェハおよびエピタキシャルシリコンウェハの製造方法 | |
TWI502635B (zh) | Iii-v族化合物半導體基板之製造方法、磊晶晶圓之製造方法、iii-v族化合物半導體基板及磊晶晶圓 | |
JP5273150B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
JP4675749B2 (ja) | エピタキシャルウエーハの製造方法 | |
JP2006173425A (ja) | 半導体結晶ウェハ | |
TWI788399B (zh) | 磊晶晶圓之製造方法 | |
JP2010040876A (ja) | 半導体ウェーハの製造方法 | |
JP2006186312A (ja) | 内部ゲッタリングされたヘテロエピタキシャル半導体ウエハ及びその製造方法 | |
JP2003086553A (ja) | 半導体結晶ウェハ | |
CN111463109A (zh) | 抑制GaN衬底在外延生长过程中背面分解的方法 | |
JP2023108951A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
JP2003229391A (ja) | 半導体基板用研磨布のドレッシング方法 | |
JPH1079363A (ja) | 化合物半導体ウエハの表面処理方法 | |
JP2001144056A (ja) | 半導体結晶ウェハの研磨方法及びその方法で得られるウェハ | |
JP2023113512A (ja) | エピタキシャルウェーハの製造方法 | |
JP2004087666A (ja) | 半導体ウェハの洗浄方法 | |
JP2008182029A (ja) | 半導体ウェハの研磨方法 | |
KR20100024112A (ko) | 웨이퍼 제조 방법 및 그를 이용하여 제조된 웨이퍼 | |
JPH11111670A (ja) | 半導体ウエハの厚さ調整方法 | |
JP2004128178A (ja) | スピン乾燥装置 | |
JP2009182243A (ja) | 半導体結晶ウェハの面取部の鏡面加工方法およびその方法で得られるウェハ | |
JPH05291233A (ja) | 化合物半導体ウェーハの製造方法 |