JPH0719837B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0719837B2 JPH0719837B2 JP60021881A JP2188185A JPH0719837B2 JP H0719837 B2 JPH0719837 B2 JP H0719837B2 JP 60021881 A JP60021881 A JP 60021881A JP 2188185 A JP2188185 A JP 2188185A JP H0719837 B2 JPH0719837 B2 JP H0719837B2
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- substrate
- semiconductor device
- crystal substrate
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
Description
【発明の詳細な説明】 〔発明の技術分野〕 本発明は、半導体装置の製造方法に係り、特に誘電体を
用いた素子分離法に関する。
用いた素子分離法に関する。
従来ICやLSIなどで各素子間の分離を絶縁体で行なうい
わゆる誘電体分離法は、pn接合分離に比べて、（１）も
れ電流を極めて小さくすることができる、（２）耐圧を
大きくすることができる、（３）電圧印加の方向に気を
配る必要がない、等の利点を有する。
わゆる誘電体分離法は、pn接合分離に比べて、（１）も
れ電流を極めて小さくすることができる、（２）耐圧を
大きくすることができる、（３）電圧印加の方向に気を
配る必要がない、等の利点を有する。
理想的な誘電体分離は、各素子を電極接続部を除いて絶
縁体で完全に包み込むことで達成される。このような素
子は例えば、サファイア上にシリコンをエピタキシャル
成長させたSOS基板を用いて形成することができる。し
かしながら、サファイアは高価であり、またシリコンと
の結晶整合性も完全ではなく良質の単結晶膜が得られな
い、膜厚を充分厚くすることができない、などの理由
で、作製できる奏子の種類に制限がある。
縁体で完全に包み込むことで達成される。このような素
子は例えば、サファイア上にシリコンをエピタキシャル
成長させたSOS基板を用いて形成することができる。し
かしながら、サファイアは高価であり、またシリコンと
の結晶整合性も完全ではなく良質の単結晶膜が得られな
い、膜厚を充分厚くすることができない、などの理由
で、作製できる奏子の種類に制限がある。
サファイアのような絶縁体基板を用いない誘電体分離法
も、これまで数多く提案されている。その一例を第２図
（ａ）〜（ｅ）で説明する。まず第２図（ａ）に示すよ
うに、シリコン単結晶基板41の上にエピタキシャル法に
より形成したシリコン単結晶層42（421,422）に所望の
拡散層43（431,432）を形成した素子を作製し、更にメ
サエッチングにより各素子間を分離して全面をSiO2等の
絶縁膜44で覆う。この後第２図（ｂ）に示すように、こ
れら素子の上部に多結晶シリコン支持体層45を堆積し、
次いて第２図（ｃ）に示すようにシリコン基板41を研磨
やエッチング等により各素子が完全に分離されるまで削
り落してその表面を絶縁膜46で覆う。この後第２図
（ｄ）に示すように、絶縁膜46側に再度多結晶シリコン
支持体層47を堆積する。そして第２図（ｅ）に示すよう
に、支持体層45をエッチング除去して誘電体分離された
素子を得る。
も、これまで数多く提案されている。その一例を第２図
（ａ）〜（ｅ）で説明する。まず第２図（ａ）に示すよ
うに、シリコン単結晶基板41の上にエピタキシャル法に
より形成したシリコン単結晶層42（421,422）に所望の
拡散層43（431,432）を形成した素子を作製し、更にメ
サエッチングにより各素子間を分離して全面をSiO2等の
絶縁膜44で覆う。この後第２図（ｂ）に示すように、こ
れら素子の上部に多結晶シリコン支持体層45を堆積し、
次いて第２図（ｃ）に示すようにシリコン基板41を研磨
やエッチング等により各素子が完全に分離されるまで削
り落してその表面を絶縁膜46で覆う。この後第２図
（ｄ）に示すように、絶縁膜46側に再度多結晶シリコン
支持体層47を堆積する。そして第２図（ｅ）に示すよう
に、支持体層45をエッチング除去して誘電体分離された
素子を得る。
この様な従来の方法での最大の問題は、支持体層の形成
が必須である点にある。支持体層の堆積や除去等の余分
な工程が必要なだけでなく、例えば良く使われる多結晶
シリコンの場合でも、堆積速度が遅いために、研磨等の
工程に耐え得る充分な厚さを得るために非常に長い時間
を要する。支持体層の堆積工程を省略する目的で、例え
ば第２図（ｃ）の工程で素子分離を終了し、素子の裏面
から配線を取り出すことも提案されている。しかしこの
方法は、配線構造が複雑になり種々の制約条件が新たに
加わる。また支持体としてシリコン基板等を酸化物やガ
ラスなどの接着層を介して張付ける方法も提案されてい
るが、この方法では、1300℃を超える温度と数10kg/cm2
以上の高い圧力が必要であった。この様な条件では、ク
リープなどにより基板に変形を生じたり、素子領域に形
成された拡散層の不純物分布が変化する等の不都合が生
じる。
が必須である点にある。支持体層の堆積や除去等の余分
な工程が必要なだけでなく、例えば良く使われる多結晶
シリコンの場合でも、堆積速度が遅いために、研磨等の
工程に耐え得る充分な厚さを得るために非常に長い時間
を要する。支持体層の堆積工程を省略する目的で、例え
ば第２図（ｃ）の工程で素子分離を終了し、素子の裏面
から配線を取り出すことも提案されている。しかしこの
方法は、配線構造が複雑になり種々の制約条件が新たに
加わる。また支持体としてシリコン基板等を酸化物やガ
ラスなどの接着層を介して張付ける方法も提案されてい
るが、この方法では、1300℃を超える温度と数10kg/cm2
以上の高い圧力が必要であった。この様な条件では、ク
リープなどにより基板に変形を生じたり、素子領域に形
成された拡散層の不純物分布が変化する等の不都合が生
じる。
本発明は、上記した点に鑑みなされたもので、簡便な工
程で信頼性の高い誘電体分離を可能とした半導体装置の
製造方法を提供することを目的とする。
程で信頼性の高い誘電体分離を可能とした半導体装置の
製造方法を提供することを目的とする。
本発明は、二枚の半導体単結晶基板の表面が充分平滑に
鏡面研磨されれている時、そ研磨面同士を充分に清浄な
雰囲気下で直接密着させることにより強固な基板接合体
が得られるという知見に基き、この技術を誘電体分離に
適用する。本発明の骨子は、少なくとも一方の接合すべ
き面をエッチングによって段差を形成し、さらに絶縁膜
で覆われたこれらの二枚の半導体単結晶基板を清浄な雰
囲気下で密着させ、200℃以上の温度で熱処理して接合
し、一方の半導体単結晶基板を所望の厚さまで研磨す
る。次に半導体結晶基板表面より段差に設けた絶縁膜に
達する溝を形成し、絶縁物を埋込んだ誘電体分離構造と
した後島状に構成した半導体単結晶内に能動素子を形成
することである。
鏡面研磨されれている時、そ研磨面同士を充分に清浄な
雰囲気下で直接密着させることにより強固な基板接合体
が得られるという知見に基き、この技術を誘電体分離に
適用する。本発明の骨子は、少なくとも一方の接合すべ
き面をエッチングによって段差を形成し、さらに絶縁膜
で覆われたこれらの二枚の半導体単結晶基板を清浄な雰
囲気下で密着させ、200℃以上の温度で熱処理して接合
し、一方の半導体単結晶基板を所望の厚さまで研磨す
る。次に半導体結晶基板表面より段差に設けた絶縁膜に
達する溝を形成し、絶縁物を埋込んだ誘電体分離構造と
した後島状に構成した半導体単結晶内に能動素子を形成
することである。
本発明によれば、絶縁膜を介して直接接合した単結晶の
不純物濃度を任意に選ぶ事ができる為、極めて簡単に高
耐圧の半導体装置を得ることができる。
不純物濃度を任意に選ぶ事ができる為、極めて簡単に高
耐圧の半導体装置を得ることができる。
又、エッチングによる段差を大きくする事によって島状
に構成する半導体単結晶の厚みを大きくすることができ
る。さらに基板表面が平坦化しているので、電極の配線
が容易でかつ信頼性の高い誘電体分離構造とすることが
できる。
に構成する半導体単結晶の厚みを大きくすることができ
る。さらに基板表面が平坦化しているので、電極の配線
が容易でかつ信頼性の高い誘電体分離構造とすることが
できる。
以下本発明の実施例を図を参照して説明する。第１図
（ａ）〜（ｉ）は、本発明を用いたフォトダイオードア
レイの一実施例である。面指数100,抵抗率10〜20Ω−cm
のＮ型シリコン単結晶基板を初めにアルカリ性エッチン
グ液を用いて異方性エッチングを行ない、メサ構造とし
て段差を有したシリコン単結晶基板11を第１図（ａ）の
如く形成する。メサの頂部の幅や谷の幅はパターン寸法
を変える事によって任意に変えることができる。又メサ
エッチングの深さは、エッチング時間を調整することで
これも又同じ様に所望の深さを得ることができる。この
シリコン単結晶基板11の段差側にイオン注入等でＮ型の
不純物であるリンやヒ素を導入し、高濃度のＮ型層12を
形成した第１のシリコン単結晶基板11と、第２のシリコ
ン単結晶基板14を第１図（ｂ）の如く用意する。この例
では、第１のシリコン基板の高濃度のＮ型層12の表面に
酸化膜等の第１の絶縁膜13が形成されている。これらの
基板の相対向する面は、鏡面研磨されている。これらの
基板11及び14を第１図（ｃ）に示すように密着させ200
℃以上の温度で熱処理して接合させる。室温で密着させ
るだけでもかなりの接合強度が得られるが、200℃以上
で熱処理することにより接合強度が著しく改善される。
このように形成された基板接合体の一方の基板11を必要
な厚さになるまで研磨，エッチング等により削り取る。
この場合基板11の周辺部の一部（図示していない）を、
第１図（ａ）で説明したエッチング工程において中央部
よりたとえば30μｍ深くエッチングしておく事により上
記研磨工程では、この深く形成された溝が現われた所で
研磨を終了することにより、第１図（ｄ）に示すような
研磨精度の高い基板接合体を得ることができる。
（ａ）〜（ｉ）は、本発明を用いたフォトダイオードア
レイの一実施例である。面指数100,抵抗率10〜20Ω−cm
のＮ型シリコン単結晶基板を初めにアルカリ性エッチン
グ液を用いて異方性エッチングを行ない、メサ構造とし
て段差を有したシリコン単結晶基板11を第１図（ａ）の
如く形成する。メサの頂部の幅や谷の幅はパターン寸法
を変える事によって任意に変えることができる。又メサ
エッチングの深さは、エッチング時間を調整することで
これも又同じ様に所望の深さを得ることができる。この
シリコン単結晶基板11の段差側にイオン注入等でＮ型の
不純物であるリンやヒ素を導入し、高濃度のＮ型層12を
形成した第１のシリコン単結晶基板11と、第２のシリコ
ン単結晶基板14を第１図（ｂ）の如く用意する。この例
では、第１のシリコン基板の高濃度のＮ型層12の表面に
酸化膜等の第１の絶縁膜13が形成されている。これらの
基板の相対向する面は、鏡面研磨されている。これらの
基板11及び14を第１図（ｃ）に示すように密着させ200
℃以上の温度で熱処理して接合させる。室温で密着させ
るだけでもかなりの接合強度が得られるが、200℃以上
で熱処理することにより接合強度が著しく改善される。
このように形成された基板接合体の一方の基板11を必要
な厚さになるまで研磨，エッチング等により削り取る。
この場合基板11の周辺部の一部（図示していない）を、
第１図（ａ）で説明したエッチング工程において中央部
よりたとえば30μｍ深くエッチングしておく事により上
記研磨工程では、この深く形成された溝が現われた所で
研磨を終了することにより、第１図（ｄ）に示すような
研磨精度の高い基板接合体を得ることができる。
次にこの研磨された基板11の表面から第１図（ｅ）に示
したように基板11の薄い領域にＮ型の不純物であるリン
15を高濃度Ｎ型層12に達するまで選択的に導入する。
したように基板11の薄い領域にＮ型の不純物であるリン
15を高濃度Ｎ型層12に達するまで選択的に導入する。
さらに第１図（ｆ）に示すように基板11の薄い領域の真
上から異方向性エッチングによって幅１〜２μｍの溝を
第１の絶縁膜13に達するまで形成し、この後第１図
（ｇ）に示すように溝が第２の絶縁膜で埋まるように酸
化膜16を形成する。この様に誘電体分離された基板11の
内部にＰ型の不純物であるたとえばボロンを選択的に導
入し、Ｐ層17を得る。さらにＮ型不純物層15の上に形成
されている酸化膜の一部にコンタクトホール18を形成
し、第１図（ｈ）に示したフォトダイオードを作製する
ことができる。この様に構成されたフォトダイオードを
直列接続させる為にアルミニウムを約10μｍの厚さで蒸
着し、配線19を形成して所望の半導体装置第１図（ｉ）
が完成する。
上から異方向性エッチングによって幅１〜２μｍの溝を
第１の絶縁膜13に達するまで形成し、この後第１図
（ｇ）に示すように溝が第２の絶縁膜で埋まるように酸
化膜16を形成する。この様に誘電体分離された基板11の
内部にＰ型の不純物であるたとえばボロンを選択的に導
入し、Ｐ層17を得る。さらにＮ型不純物層15の上に形成
されている酸化膜の一部にコンタクトホール18を形成
し、第１図（ｈ）に示したフォトダイオードを作製する
ことができる。この様に構成されたフォトダイオードを
直列接続させる為にアルミニウムを約10μｍの厚さで蒸
着し、配線19を形成して所望の半導体装置第１図（ｉ）
が完成する。
以上のようにして本実施例によれば、信頼性の高い誘電
体分離構造の半導体装置を簡単に作ることができる。
体分離構造の半導体装置を簡単に作ることができる。
本発明の最大の特徴は絶縁膜を介して直接接合した半導
体単結晶の不純物濃度と厚みを任意に変えることができ
る。又半導体単結晶基板の一部に溝が形成されているの
で、基板との貼り合わせの際に空気等が入りにくい為、
絶縁膜を介した直接接合が容易に行なえる。さらにこの
誘電体分離構造は、表面を平坦化する事ができるため、
配線が容易でかつ配線形状を変えることによって分離さ
れた素子の直列接続や並列接続が可能である。
体単結晶の不純物濃度と厚みを任意に変えることができ
る。又半導体単結晶基板の一部に溝が形成されているの
で、基板との貼り合わせの際に空気等が入りにくい為、
絶縁膜を介した直接接合が容易に行なえる。さらにこの
誘電体分離構造は、表面を平坦化する事ができるため、
配線が容易でかつ配線形状を変えることによって分離さ
れた素子の直列接続や並列接続が可能である。
本発明の上記実施例では、フォトダイオードについて説
明したが、トランジスタやサイリスタ,MOS FET等も形
成する事ができる。又エッチングによって形成され絶縁
膜で覆われた溝の中にあらかじめ補強材としてたとえば
ポリシリコンを埋めて強度を上げた構造としても良い。
明したが、トランジスタやサイリスタ,MOS FET等も形
成する事ができる。又エッチングによって形成され絶縁
膜で覆われた溝の中にあらかじめ補強材としてたとえば
ポリシリコンを埋めて強度を上げた構造としても良い。
第１図は本発明の一実施例の素子製造工程を示す図、第
２図は従来の誘電体分離法による素子製造工程を示す図
である。 11……第１のシリコン単結晶基板 12……高濃度Ｎ型拡散層 13……第１の絶縁膜 14……第２のシリコン単結晶基板 15……Ｎ型拡散層 16……第２の絶縁膜 17……Ｐ型拡散層 18……コンタクトホール 19……配線電極
２図は従来の誘電体分離法による素子製造工程を示す図
である。 11……第１のシリコン単結晶基板 12……高濃度Ｎ型拡散層 13……第１の絶縁膜 14……第２のシリコン単結晶基板 15……Ｎ型拡散層 16……第２の絶縁膜 17……Ｐ型拡散層 18……コンタクトホール 19……配線電極
Claims (3)
- 【請求項１】少なくとも一方の接合面は酸化膜で被覆さ
れかつ段差部を有する第１の半導体単結晶基板と第２の
半導体単結晶基板との鏡面研磨面同士を清浄な雰囲気下
で直接密着させることによって接合する工程と；その接
合強度を向上する200℃以上の温度の加熱工程と；段差
部を有する半導体単結晶基板の表面を研磨除去する工程
と；この研磨された表面から前記段差部に形成された酸
化膜に到達する溝を形成する工程と；この溝中に絶縁体
を充填する工程と；前記溝により分離された領域に少な
くとも１つ以上のPN接合を形成する工程とを有すること
を特徴とする半導体装置の製造方法。 - 【請求項２】接合工程前に前記段差部内に補強材を埋め
込むことを特徴とする特許請求の範囲第１項記載の半導
体装置の製造方法。 - 【請求項３】段差部が形成された半導体単結晶基板に前
記段差部より深い段差を形成しておき、研磨除去の際に
この段差が現れたところで研磨除去を終了することを特
徴とする特許請求の範囲第１項記載の半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60021881A JPH0719837B2 (ja) | 1985-02-08 | 1985-02-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60021881A JPH0719837B2 (ja) | 1985-02-08 | 1985-02-08 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61182242A JPS61182242A (ja) | 1986-08-14 |
| JPH0719837B2 true JPH0719837B2 (ja) | 1995-03-06 |
Family
ID=12067460
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60021881A Expired - Lifetime JPH0719837B2 (ja) | 1985-02-08 | 1985-02-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0719837B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2794702B2 (ja) * | 1987-11-30 | 1998-09-10 | 株式会社デンソー | 半導体装置の製造方法 |
| JP2685244B2 (ja) * | 1988-09-30 | 1997-12-03 | 株式会社日本自動車部品総合研究所 | 半導体装置の製造方法 |
| JPH02119161A (ja) * | 1988-10-28 | 1990-05-07 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JPH03283636A (ja) * | 1990-03-30 | 1991-12-13 | Nippon Soken Inc | 半導体基板の製造方法 |
| DE19816449C2 (de) * | 1998-04-14 | 2000-10-26 | Siemens Ag | Verfahren zum Herstellen eines SOI-Wafers für niederohmige Hochvolt-Halbleiterbauelemente |
| JP5151012B2 (ja) * | 2005-05-30 | 2013-02-27 | 富士電機株式会社 | 半導体装置の製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53114361A (en) * | 1977-03-16 | 1978-10-05 | Hitachi Ltd | Insulating separation substrate |
| JPS5882532A (ja) * | 1981-11-11 | 1983-05-18 | Toshiba Corp | 素子分離方法 |
-
1985
- 1985-02-08 JP JP60021881A patent/JPH0719837B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61182242A (ja) | 1986-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2980497B2 (ja) | 誘電体分離型バイポーラトランジスタの製造方法 | |
| JPH04106932A (ja) | バイポーラトランジスタの製造方法 | |
| JPS6159853A (ja) | シリコン結晶体構造 | |
| JPS6159852A (ja) | 半導体装置の製造方法 | |
| JPH0312775B2 (ja) | ||
| JPH04180648A (ja) | 誘電体分離基板の製造方法 | |
| JP2794702B2 (ja) | 半導体装置の製造方法 | |
| JPH0682753B2 (ja) | 半導体装置の製造方法 | |
| JPH0719837B2 (ja) | 半導体装置の製造方法 | |
| JPH0715942B2 (ja) | 集積回路基板の製造方法 | |
| JPH0754826B2 (ja) | 半導体装置の製造方法 | |
| JPH01251635A (ja) | 誘電体分離型半導体装置 | |
| JPH0719836B2 (ja) | 誘電体分離形半導体装置の製造方法 | |
| JPS6358817A (ja) | 複合半導体結晶体構造 | |
| JPS6362252A (ja) | 誘電体絶縁分離基板の製造方法 | |
| JPH01289124A (ja) | 半導体装置の製造方法 | |
| JP2933509B2 (ja) | 半導体装置 | |
| JP3465765B2 (ja) | Ｉｇｂｔ用半導体基板の作製方法 | |
| JPS61144036A (ja) | 半導体装置およびその製造方法 | |
| JPH02177454A (ja) | 誘電体分離基板、誘電体分離型半導体装置およびその製造方法 | |
| JPH01238033A (ja) | 誘電体分離型半導体基板及びその製造方法 | |
| JPS63107161A (ja) | 半導体素子製造方法 | |
| JPH02126650A (ja) | 誘電体分離半導体装置の製造方法 | |
| JPS60106165A (ja) | 半導体装置の製造方法 | |
| EP0824271A1 (en) | Dielectric isolation substrate and method for manufacturing the same |