JPH01128513A - 半導体基板の製造方法 - Google Patents

半導体基板の製造方法

Info

Publication number
JPH01128513A
JPH01128513A JP28547487A JP28547487A JPH01128513A JP H01128513 A JPH01128513 A JP H01128513A JP 28547487 A JP28547487 A JP 28547487A JP 28547487 A JP28547487 A JP 28547487A JP H01128513 A JPH01128513 A JP H01128513A
Authority
JP
Japan
Prior art keywords
film
hours
amorphous silicon
crystal
wafers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP28547487A
Other languages
English (en)
Other versions
JP2500806B2 (ja
Inventor
Makoto Uchiyama
誠 内山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP28547487A priority Critical patent/JP2500806B2/ja
Publication of JPH01128513A publication Critical patent/JPH01128513A/ja
Application granted granted Critical
Publication of JP2500806B2 publication Critical patent/JP2500806B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 この発明は、単結晶−多結晶−単結晶構造の半導体基板
を製造する方法に関する。
〔従来技術〕
従来の半導体プロセスにおいては、単結晶基板上に多結
晶を堆積し、更にその上に単結晶を形成する単結晶−多
結晶−単結晶のいわゆるサンドイタチ構造を製造するこ
とにより、第2図に示すような電導度変調型MO8FE
Tを製造することが出来る。
第2図の構造においては、多結晶層からなるポリシリコ
ン再結合領域3が多量のキャリア再結合中心を含むので
、ラッチアップ防止に絶大な効果がある。また層間ポリ
シリコン構造は0MO8・ICのラッチアップ防止にも
多大な効果を有する。
従って、信頼性の高いMOS−ICデバイス製造の基礎
として単結晶−多結品一単結晶構造の半導体基板を製造
することは極めて重要である。
〔発明が解決しようとする問題点〕
上記のごとき単結晶−多結晶−単結晶構造の半導体基板
を製造する方法としては、第1の単結晶半導体基板の接
合面に多結晶層を形成したものを鏡面研磨し、それに接
合面を鏡面研磨した第2の乍結晶半導体基板を接合する
方法が考えられる。
しかし、多結晶膜、例えばポリシリコン膜の殆どが数1
000人程度までの結晶粒子(グレインGrain )
から構成され、その表面に粗い凹凸を有するため、鏡面
研磨に多くの手数を有すること、及び鏡面研磨した後も
結晶粒子と結晶粒界(グレインバウンダリイ Grai
n Boundary)との結晶性の差異ニヨって平坦
な面が得られにくいこと、等の問題があり、単結晶−多
結晶−単結晶構造の半導体基板を量産することは困難で
あった。
本発明は、上記のごとき従来技術の問題を解決するため
になされたものであり、単結晶−多結晶−単結晶構造の
半導体基板を安価に、歩留り良く。
量産することの出来る半導体基板の製造方法を提供する
ことを目的とする。
【問題を解決するための手段〕
上記の目的を達成するため、本発明においては、二つの
単結晶半導体基板の各接合面をそれぞれ鏡面研磨し、該
二つの半導体基板の少なくとも一方の接合面に非晶質半
導体膜を形成した後、該二つの半導体基板の接合面を密
着させ、熱処理を加えることによって、上記二つの半導
体基板を相互に接合すると共に上記非晶質半導体膜を再
結晶化させることにより、単結晶−多結品一単結晶構造
の半導体基板を製造するように構成している。
すなわち1本発明においては、多結晶膜(ポリシリコン
膜)のようにグレインを多数持たず、その平坦性が良好
な非晶質膜(アモルファス・シリコン膜)を接合前駆体
として用い、その後、熱処理によって再結晶化させて多
結晶膜を得ることにより、前記の問題点を解決したもの
である。
〔発明の実施例〕
(A)第1の実施例 本実施例においては1表面が鏡面研磨された市販のシリ
コンウェハを用い、まず2枚のシリコンウェハの鏡面に
厚さ約1000人のアモルファス・シリコン膜を堆積し
た。堆積はLPGVDにより。
560℃、0.6Torrの条件下において、S i 
H4とHeの混合ガスによって行なった。
次に、上記のようにして形成したアモルファス・シリコ
ン膜面同志、或いはアモルファス・シリコン膜面と鏡面
研磨した単結晶シリコン面とをメタノールの薄膜を介し
て密着させた。その方法は、0.3−粒子でクラス10
0設定のクリーンルーム内で2枚のウェハの接合面全体
をメタノールで濡らした。メタノールによってアモルフ
ァス・シリコン面またはシリコン面は容易に濡れた。こ
うして。
メタノールに濡れたままの表面同志を気泡の混入を防ぎ
ながら密着させた。密着させた直後は両ウェハは水平方
向に相互に動き易いが、少し押えながら何度か相互に水
平にスライドさせてから所望の位置に2枚を位置決めし
、数100g/cm3以下の加圧下で一定時間静置する
か、更に何度か相互にスライドさせることにより1両ウ
ェハは所望の相対的位置で強固に一体化し、容易に引き
はがすことができなくなった。なお、以上の操作は全て
常温にて行なった。
また、メタノールを滴下して合わせた2枚のウェハを約
50℃に加熱したヒータ上に水平に静置しておくと、ウ
ェハのオリエンテーション・フラットを自然に揃えて精
度良好に重なり合い、数時間以上経過すると強固に密着
した。
また、上記の液体としては、メタノールの代わすに酢酸
、ギ酸、エタノール、アンモニア水、水等のように会合
性を有し構造性の大きな液体を含む液体を用いた場合に
も行なえることが確認された。ただし、この際に用いる
液体としては、同相の析出に寄与する溶質を含まないも
の、すなわち通常の接着剤のように乾燥したとき固体の
析出するものではない液体を用いる必要がある。
次に、密着したウェハを空気中で約100℃で30分加
熱処理し、更にN2ガス雰囲気に晒しながら560℃で
7時間、更に580℃で5時間、更に600℃で5時間
、そして1000℃で5時間加熱処理を加えた。この熱
処理により眉間のアモルファス・シリコン膜はポリシリ
コンに再結晶化した。
第1図は、上記の工程を示す断面図であり。
(a)はアモルファス・シリコン膜面と鏡面研磨した単
結晶シリコン面とを接合する場合、(b)はアモルファ
ス・シリコン膜面同志を接合する場合、(C)は接合し
た後、アモルファス・シリコンがポリ−シリコンに再結
晶した状態を示す。
第1図において、21および22は接合面を鏡面研磨し
た単結晶シリコンウェハ、23および24は堆積したア
モルファス・シリコン膜、25は熱処理によって再結晶
化したポリシリコン膜を示す。
こうして得られた接合体を無理に引きはがすと、アモル
ファス・シリコン膜とシリコン研磨面との接合の場合(
第1図のa)は、アモルファス・シリコン膜がアニール
によって多結晶化したポリシリコン膜の多くの部分が元
々形成されていた方のウェハ部より剥がれて、接合した
方のシリコン研磨面に付着した。
また、アモルファス・シリコン膜同志の接合の場合(第
1図のb)は、一方のウェハ部からアニールによってア
モルファス・シリコンが多結晶化したポリシリコン膜が
一体化されたまま剥がれて他方のウェハに付着した。
これらのことから、堆積したポリシリコン膜表面−シリ
コン表面の界面の強度と接合によるポリシリコン膜表面
−シリコン表面の界面の強度とはほぼ同一であることが
確認された。
なお、接合したウェハをダイシングソーによって一辺5
■1の正方形に切り出し、圧縮せん断テストを行なった
ところ、20〜40kg/am”の破壊強度が得られた
。また、殆どの場合、接合面が破壊すると同時に接合面
以外の部位でも破壊が生じた。
また、p型車結晶基板とn型単結晶基板との間にn型の
アモルファス・シリコン層を本方法によって挾み込んで
、p型車結晶−n型多結晶−n型単結晶構造の基板を製
造し、その電気特性を測定したところ、整流性は良好で
降伏電圧は充分高く、リーク電流は充分に低いことが確
認された。
(B)第2の実施例 表面が鏡面研磨された市販のシリコンウェハの研磨面に
、LPGVDによって厚さ約1000人のアモルファス
・シリコン膜を560℃、0.6Torrの条件下にお
いてSiH4とHeの混合ガスにより堆積した。
このようにして形成したアモルファス・シリコン膜面同
志、或いはアモルファス・シリコン膜面と研磨単結晶シ
リコン面とを密着させた。その方法は0.3−粒子でク
ラス10G設定の常温のクリーンルーム内で2枚のウェ
ハを双方の表を合わせて密着させればよい。それだけで
がなりの一体性を持った。次に密着したウェハを約10
0℃で30分間空気中で加熱処理し、更にN2ガス雰囲
気に晒しながら560℃で7時間、更に580℃で5時
間、更に600℃で5時間、そして1000℃で5時間
加熱処理を加えた。この熱処理により層間のアモルファ
ス・シリコン膜はポリシリコンに再結晶化した。
こうして得られた接合体は、前記(A)の実施例と同程
度の強度並びに電気特性を示すことが確認された。
更に、前記(A)及び(B)の実施例において、堆積し
たアモルファス・シリコン膜を化学研磨してから接合さ
せたところ、歩留まりが若干向上した。
〔発明の効果〕
以上説明してきたように、この発明によれば、二つの半
導体基板の少なくとも一方の接合面に非晶質半導体膜を
形成した後、該二つの半導体基板の接合面を密着させ、
熱処理を加えることによって、上記二つの半導体基板を
相互に接合すると共に上記非晶質半導体膜を再結晶化さ
せることにより、単結晶−多結晶−単結晶構造の半導体
基板を製造するように構成しているので、単結晶−多結
晶−単結晶構造の半導体基板を容易に、しかも歩留まり
良く、大量生産することが出来る、という効果が得られ
る。
また、第1の実施例においては、液体の薄膜を介して接
合するので、合わせたのちにウェハ相互の位置を容易に
移動させることができるため、ウェハ同志の表面あるい
はその上に堆積したアモルファス膜を傷つけることなく
、極めて容易に位置合わせが可能である。また1通常、
接合前処理としてウェハ洗浄を行なう場合は、その後に
ウェハ乾燥という最もゴミ等によって汚染され易い工程
が必要であるが、本発明の場合はウェットのままで接合
工程に入れるので上記の乾燥工程が不要であり、そのた
め接合表面の清浄を保ちやすい。また、密着に用いるも
のが液体で非圧縮性であるためウェハ間に均−j1メみ
で薄膜を形成することが容易であり、大量生産に適して
いる1等の効果が得られる。
【図面の簡単な説明】
第1図は本発明の工程説明図、第2図は本発明を適用す
るのに好適なMOSFETの一例の断面図である。 〈符号の説明〉 21.22・・・・・・接合面を鏡面研磨した単結晶シ
リコンウェハ 23.24・・・・・・堆積したアモルファス・シリコ
ン膜25・・・・・・熱処理によって再結晶化したポリ
シリコン膜

Claims (1)

    【特許請求の範囲】
  1.  二つの単結晶半導体基板の各接合面をそれぞれ鏡面研
    磨し、該二つの半導体基板の少なくとも一方の接合面に
    非晶質半導体膜を形成した後、該二つの半導体基板の接
    合面を密着させ、熱処理を加えることによって、上記二
    つの半導体基板を相互に接合すると共に上記非晶質半導
    体膜を再結晶化させることにより、単結晶−多結晶−単
    結晶構造の半導体基板を製造することを特徴とする半導
    体基板の製造方法。
JP28547487A 1987-11-13 1987-11-13 半導体基板の製造方法 Expired - Fee Related JP2500806B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28547487A JP2500806B2 (ja) 1987-11-13 1987-11-13 半導体基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28547487A JP2500806B2 (ja) 1987-11-13 1987-11-13 半導体基板の製造方法

Publications (2)

Publication Number Publication Date
JPH01128513A true JPH01128513A (ja) 1989-05-22
JP2500806B2 JP2500806B2 (ja) 1996-05-29

Family

ID=17691987

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28547487A Expired - Fee Related JP2500806B2 (ja) 1987-11-13 1987-11-13 半導体基板の製造方法

Country Status (1)

Country Link
JP (1) JP2500806B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1012628A (ja) * 1996-06-20 1998-01-16 Nec Corp 半導体基板およびその製造方法、並びに半導体素子
JP2010186822A (ja) * 2009-02-10 2010-08-26 National Institute Of Advanced Industrial Science & Technology 光電変換素子およびその製造方法
JP2017208376A (ja) * 2016-05-16 2017-11-24 日本放送協会 固体撮像素子及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1012628A (ja) * 1996-06-20 1998-01-16 Nec Corp 半導体基板およびその製造方法、並びに半導体素子
JP2010186822A (ja) * 2009-02-10 2010-08-26 National Institute Of Advanced Industrial Science & Technology 光電変換素子およびその製造方法
JP2017208376A (ja) * 2016-05-16 2017-11-24 日本放送協会 固体撮像素子及びその製造方法

Also Published As

Publication number Publication date
JP2500806B2 (ja) 1996-05-29

Similar Documents

Publication Publication Date Title
JP2812405B2 (ja) 半導体基板の製造方法
EP0372412B1 (en) A method for fabricating a semiconductor film which is electrically isolated from substrate
JPH044744B2 (ja)
JPH01128513A (ja) 半導体基板の製造方法
JPH06275525A (ja) Soi基板及びその製造方法
JPH0613456A (ja) 半導体装置の製造方法
CN109065508B (zh) 一种反向台面复合结构超薄晶片及其制备方法
JPH1187799A (ja) 磁気抵抗素子とその製造方法
JPH01133341A (ja) 半導体基板の製造方法及び半導体装置の製造方法
JPS61158145A (ja) 半導体基板の加工方法
JPS60149146A (ja) 半導体装置の製造方法
JP3846657B2 (ja) 貼り合わせ基板およびその製造方法
JP3165735B2 (ja) 半導体基板の製造方法
JPH05304062A (ja) 接合ウェーハ及びその製造方法
JPH05226464A (ja) 貼り合わせ誘電体分離ウェーハの製造方法
JPS6314449A (ja) 誘電体分離基板の製造方法
JPH02106075A (ja) 半導体装置の製造方法
JPH06296002A (ja) 半導体素子の製造方法
JPH0294415A (ja) 基板の作成方法
JPS6337652A (ja) 半導体デバイス用基板の接着方法
JPH0810672B2 (ja) 平板の接着方法
JPH06188241A (ja) 薄膜配線の製造方法、半導体装置及び薄膜配線製造装置
JPH0448618A (ja) 半導体装置の製造方法
CN112992767A (zh) 一种化合物半导体晶圆的加工工艺
JPS62260358A (ja) Soi基板及びその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees