JPH0294415A - 基板の作成方法 - Google Patents

基板の作成方法

Info

Publication number
JPH0294415A
JPH0294415A JP24605188A JP24605188A JPH0294415A JP H0294415 A JPH0294415 A JP H0294415A JP 24605188 A JP24605188 A JP 24605188A JP 24605188 A JP24605188 A JP 24605188A JP H0294415 A JPH0294415 A JP H0294415A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor
single crystal
silicon
substrates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24605188A
Other languages
English (en)
Inventor
Nobuhiro Endo
遠藤 伸裕
Hiroshi Matsumoto
比呂志 松本
Naoki Kasai
直記 笠井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP24605188A priority Critical patent/JPH0294415A/ja
Publication of JPH0294415A publication Critical patent/JPH0294415A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)
  • Processing Of Stones Or Stones Resemblance Materials (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は半導体装置を製造するための基板の形成方法に
関する。
(従来の技術) シリコンは現在のほとんどすべての半導体集積回路の構
成材料であり、他の半導体材料の追随をまったく許さな
いほどである。しがし、シリコン基板にMOS )ラン
ジスタを製作する場合、ソース・ドレイン拡散層をシリ
コン基板に形成するので拡散容量のため浮遊容量が大き
く、半導体素子のスイッチング動作に大きな遅延を与え
ていた。このため、絶縁体基板の上に結晶性シリコンを
成長させた5O8(Silicon On 5apph
ire)基板を使用することが提案されてきたが、従来
のsO8基板は950’C程度の温度のサファイア(α
−A1203、大結晶)基板上にSiH4ガスの熱分解
による気相成長法によってシリコン(ダイヤモンド構造
)を成長して形成されていた。しかし、結晶構造や格子
定数、熱膨張係数の違いにより、成長液室温に冷却する
際弾性圧縮ひずみが生じ、接合界面に結晶欠陥が発生し
たり、サファイアとシリコンとの反応生成物がシリコン
膜内に混入し易いことが知られている。例えば、エイ・
エム・グツドマン(A、M、Goodmam)によって
アイ・イー・イー、−(−トランザクションズオブエレ
クトロンデバイシズ(IEEE Trans Elec
tronDevices)ED−22巻、No、2.1
975年の63頁がら65頁にシリコンとサファイアの
界面準位密度がシリコン−シリコン酸化膜の倍に比べ、
2桁大きいことも報告されている。このように、結晶欠
陥や大きな界面準位密度はシリコンの成長温度が高いこ
とが大きな原因であると考えられている。
(発明が解決しようとする課題) このような従来方法によるSO8基板を用いると、シリ
コン膜に発生する結晶欠陥やひずみのため、シリコン膜
に形成したMO3電界効果トランジスタに大きな接合リ
ーク電流をもたらし、集積回路の特性を劣化させたり、
製造歩留まりを低下させる問題点があった。
(課題を解決するための手段) 本発明は、単結晶絶縁体基板と半導体単結晶基板の異種
接合を形成する工程において、前記それぞれの基板の平
坦面同志を真空下で接触させた後熱処理を施こすによっ
て前記2種類の半導体基板を結合させ、しかる後、この
一体化した半導体基板の一方を所望の厚さまで薄くする
ことによって、良質の異種接合基板を形成することを特
徴としている。
2種類の基板を接触させるには、空気などの層の介在を
防ぐ必要があるので、半導体基板の表面は平坦であり、
かつ減圧もしくは真空下で行うことが重要である。さら
に、その後節こす熱処理は接触させた面がずれないよう
に接触させた真空度より高い真空度の環境下で行うのが
望ましい。また、それぞれの基板がストレスなどの影響
によって結晶欠陥が生じないように結合させるには、そ
れぞれの結晶軸を10°C以下に設定することが望まし
い。
(作用) 高品質の単結晶絶縁体基板と半導体単結晶基板の平坦表
面を結晶軸を揃えて接触させ、その後800°C以下の
熱処理によって互いの未結合手(ダングリングボンド)
を結合させると、室温に戻してもジノコン領域に大きな
ひずみを生じなく、結晶欠陥や界面準位密度が著しく減
少する作用をもつ。
(実施例) 以下、本発明の実施例を図面を用いて説明する。第1図
は、本発明の半導体基板形成方法を工程順に示した模式
的断面図である。P型[100]方向のシリコン基板1
1上の自然酸化膜をフン酸水溶液で除去した後、シリコ
ン基板と[101月方向のサファイア基板12のそれぞ
れの鏡面を、あらかじめそれぞれの基板に設けた目合わ
せマークを基準に1080以内に結晶軸を合わせ、第2
図に示したようなバネ21の付設した固定治具22によ
って窒素中で軽く接触させる。
次に、真空を可能とする容器の中に入れ、10=Tor
r程度の真空度に設定すると、互いの基板間に介在する
窒素は系外に排出され、基板同志は強く接触することに
なる。その後、固定治具を取りはずした後、1O−2T
orrの真空度に設定し、接触した基板を800°C以
下、例えば600°Cに加熱する。
この場合、高温はど結合反応が起こり易いが、室温に戻
した時のストレスが大きい傾向をもつ。1時間の熱処理
後大気中に取り出すと、シリコン基板とサファイア基板
は接合し、第1図(a)を得る。
次に、シリコン基板11の裏面を接合面と平行に保ちつ
つメカニカル・ケミカルボリジングを施こし、0.5μ
m程度まで薄くする。こうして得た薄膜シリコン層13
を写真蝕刻技術を用いて素子領域を除いてエツチングす
ると第1図(b)が得られる。続いてゲート酸化膜14
を熱酸化によって形成し、多結晶シリコン膜をCVD法
で堆積し、写真蝕刻技術を用いて多結晶シリコンゲート
電極15を形成し、リンを150keVの加速エネルギ
ーと1×1016cm−2のドーズ量でイオン注入し、
950°Cで熱処理するとソース・ドレイン領域16が
形成され、それと同時に多結晶シリコンゲート電極が低
抵抗化される。次いで、層間絶縁膜17としてシリコン
酸化膜をCVD法で堆積した後、コンタクト開口部18
を形成し、アルミニウム19をスパッタ法で蒸着して写
真蝕刻技術を用いてそれぞれの電極をパターン形成する
。最後に450°Cでアルミニウムの合金化を施こし、
オーミック接触を形成すると第1図(C)が得られる。
こうして絶縁膜上の単結晶シリコンにnチャネルMO8
電界効果トランジスタを製造することができ、同様のプ
ロセスを用いてMO8集積回路も製造できる。
本実施例では、サファイアの基板にシリコン基板を異種
接合させた例を説明したが、同様の原理を用いてシリコ
ンとの格子定数不整合が0.8%のマグネシア・スピネ
ル(MgO,Al203)や同じ<0.6%のフッ化カ
ルシウム(CaF2)などの基板においても良い結果が
得られる。また、シリコンの代りにゲルマニウムなども
利用しても従来より優れた接合界面が形成される。
実施例では1O−2Torr程度の真空下で熱処理を施
したが、基板同志を強く接触させた真空下よりも高い大
気下あるいは加圧下で熱処理しても同様の基板結合の効
果が得られることは言うまでもない。
(発明の効果) 本発明によって得られたSO8接合界面には結晶欠陥が
極めて少なく、界面準位密度も従来の結晶成長法に比較
して1桁以上率さい。このため、本発明で形成したMO
8電界効果トランジスタはSO8特有の高速スイッチン
グ動作を実現できると同時に接合リーク電流が低減され
、消費電力が小さいという特性が得られた。
【図面の簡単な説明】
第1図(aXbXc)は本発明の一実施例を示すSOS
構造とその上に形成したnチャネルMO8電界効果トラ
ンジスタの製造工程を順に示した模式図である。 第2図は2つの基板を重ね合せて固定した固定治具の例
を示した模式図である。 11・・・シリコン基板、 12.・・サファイア基板
13・・・薄膜シリコン層 14・・・ゲート酸化膜1
5・・・多結晶シリコンゲート電極 16・・・ソース・ドレイン領域 17・・・層間絶縁膜、 18・・・コンタクト開口部
19・・・アルミニウム電極

Claims (1)

    【特許請求の範囲】
  1. 単結晶絶縁体基板と半導体単結晶基板の異種接合を形成
    する工程において、前記それぞれの基板の平坦面同志を
    真空下で接触させた後熱処理を施こすことによって前記
    2種類の半導体基板を結合させる工程と、絶縁体−半導
    体一体化した基板のうち半導体基板を所望の厚さまで薄
    くする工程からなることを特徴とする異種接合をもつ基
    板の作成方法。
JP24605188A 1988-09-29 1988-09-29 基板の作成方法 Pending JPH0294415A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24605188A JPH0294415A (ja) 1988-09-29 1988-09-29 基板の作成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24605188A JPH0294415A (ja) 1988-09-29 1988-09-29 基板の作成方法

Publications (1)

Publication Number Publication Date
JPH0294415A true JPH0294415A (ja) 1990-04-05

Family

ID=17142734

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24605188A Pending JPH0294415A (ja) 1988-09-29 1988-09-29 基板の作成方法

Country Status (1)

Country Link
JP (1) JPH0294415A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5266824A (en) * 1991-03-15 1993-11-30 Shin-Etsu Handotai Co., Ltd. SOI semiconductor substrate
US5413951A (en) * 1992-02-19 1995-05-09 Fujitsu Limited Composite semiconductor substrate and a fabrication process thereof
CN102965737A (zh) * 2012-11-09 2013-03-13 哈尔滨秋冠光电科技有限公司 一种用于组接蓝宝石晶棒的专用定位夹具
JP2014067987A (ja) * 2012-02-29 2014-04-17 Kyocera Corp 複合基板

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5266824A (en) * 1991-03-15 1993-11-30 Shin-Etsu Handotai Co., Ltd. SOI semiconductor substrate
US5413951A (en) * 1992-02-19 1995-05-09 Fujitsu Limited Composite semiconductor substrate and a fabrication process thereof
US5506433A (en) * 1992-02-19 1996-04-09 Fujitsu Limited Composite semiconductor substrate having a single crystal substrate and a single crystal layer formed thereon
JP2014067987A (ja) * 2012-02-29 2014-04-17 Kyocera Corp 複合基板
CN102965737A (zh) * 2012-11-09 2013-03-13 哈尔滨秋冠光电科技有限公司 一种用于组接蓝宝石晶棒的专用定位夹具

Similar Documents

Publication Publication Date Title
JP3112121B2 (ja) 半導体基材の作製方法および半導体部材
KR950014609B1 (ko) 반도체부재 및 반도체부재의 제조방법
JP2608351B2 (ja) 半導体部材及び半導体部材の製造方法
EP0706714B1 (en) Soi substrate fabrication
JPH05275329A (ja) 半導体素子基体とその作製方法
JPH01315159A (ja) 誘電体分離半導体基板とその製造方法
JP2004507084A (ja) グレーデッドエピタキシャル成長を用いた半導体品の製造プロセス
JPH10200080A (ja) 半導体部材の製造方法
JPH04116816A (ja) 接合ウェーハ及びその製造方法
JP3176072B2 (ja) 半導体基板の形成方法
JP4296726B2 (ja) 半導体基板の製造方法及び電界効果型トランジスタの製造方法
JPH05206422A (ja) 半導体装置及びその作製方法
JPH04206766A (ja) 半導体装置の製造方法
JPH0294415A (ja) 基板の作成方法
JP3293767B2 (ja) 半導体部材の製造方法
JP3347354B2 (ja) エッチング方法および半導体基材の作製方法
JPH0722315A (ja) 半導体膜の製造方法
JPS6358817A (ja) 複合半導体結晶体構造
JPH08250421A (ja) 半導体基板の製造方法および半導体基板
JPH03104209A (ja) 半導体装置の製造方法
JP2857456B2 (ja) 半導体膜の製造方法
JP3088033B2 (ja) 半導体装置
JPH05218316A (ja) 半導体装置及びその製造方法
JP3098810B2 (ja) 絶縁ゲート型電界効果トランジスタ及びそれを用いた半導体装置
JPH0529214A (ja) 半導体基板の製造方法