JPH029127A - Ｓｏｉ基板の形成方法 - Google Patents
Ｓｏｉ基板の形成方法Info
- Publication number
- JPH029127A JPH029127A JP15792288A JP15792288A JPH029127A JP H029127 A JPH029127 A JP H029127A JP 15792288 A JP15792288 A JP 15792288A JP 15792288 A JP15792288 A JP 15792288A JP H029127 A JPH029127 A JP H029127A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- single crystal
- insulator
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 45
- 238000000034 method Methods 0.000 title claims description 7
- 239000013078 crystal Substances 0.000 claims abstract description 27
- 239000010410 layer Substances 0.000 claims abstract description 19
- 239000002344 surface layer Substances 0.000 claims abstract description 11
- 239000012212 insulator Substances 0.000 claims abstract description 10
- 238000005530 etching Methods 0.000 claims abstract description 4
- -1 atom ions Chemical class 0.000 claims description 3
- 239000011810 insulating material Substances 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 10
- 229910052710 silicon Inorganic materials 0.000 abstract description 10
- 239000010703 silicon Substances 0.000 abstract description 10
- 239000010408 film Substances 0.000 abstract description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 6
- 230000007547 defect Effects 0.000 abstract description 4
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 abstract description 3
- 239000010409 thin film Substances 0.000 abstract description 3
- 229910052786 argon Inorganic materials 0.000 abstract description 2
- 238000005516 engineering process Methods 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、絶縁膜上に単結晶層を形成する技術、すなわ
ちＳＯＩ技術に関するものであり、特にＳＯＩ基板の形
成方法に関するものである。
ちＳＯＩ技術に関するものであり、特にＳＯＩ基板の形
成方法に関するものである。
（従来の技術）
従来の技術の一例を第２図を用いて説明する。
単結晶シリコン基板１上にシリコン酸化膜３を形成した
ものが第２図（ａ）である。次いで、公知のＣＶＤ技術
にてアモルファスシリコン層５を堆積し、第２図（ｂ）
となる。上記アモルファスシリコン層５を、２０〜１１
００ｐ程度に細く絞ったレーザービームを１０〜５０■
／ｓｅｃで走査して加熱して再結晶化することによって
、第２図（ｃ）の如き嘔結晶シリコン６を、表面層が絶
縁体、すなわちシリコン酸化膜３で形成されている基板
上に形成する。
ものが第２図（ａ）である。次いで、公知のＣＶＤ技術
にてアモルファスシリコン層５を堆積し、第２図（ｂ）
となる。上記アモルファスシリコン層５を、２０〜１１
００ｐ程度に細く絞ったレーザービームを１０〜５０■
／ｓｅｃで走査して加熱して再結晶化することによって
、第２図（ｃ）の如き嘔結晶シリコン６を、表面層が絶
縁体、すなわちシリコン酸化膜３で形成されている基板
上に形成する。
（発明が解決しようとする課題）
しかしながら、上記従来の技術では、アモルファスシリ
コンを加熱再結晶化させる際に、結晶方位の揃った結晶
が広い面積にわたって得られないといった問題点を有し
ていた。また、高温から急速な同化に伴い、結晶歪みあ
るいは結晶欠陥が層内に残留し、後からの熱処理によっ
ても充分緩和されないため、再結晶化させた単結晶シリ
コン層にデバイスを形成した際、特性が劣化するという
問題点もあった。
コンを加熱再結晶化させる際に、結晶方位の揃った結晶
が広い面積にわたって得られないといった問題点を有し
ていた。また、高温から急速な同化に伴い、結晶歪みあ
るいは結晶欠陥が層内に残留し、後からの熱処理によっ
ても充分緩和されないため、再結晶化させた単結晶シリ
コン層にデバイスを形成した際、特性が劣化するという
問題点もあった。
（課題を解決するための手段）
上記課題を解決するために、本発明では、絶縁体基板も
しくは表面層が絶縁体で形成されている基板と単結晶基
板との各々の基板の表面原子層に、不活性原子イオンに
よるスパッタリングを用いて未結合電子を発生させた後
、前記の絶縁体もしくは表面層が絶縁体で形成されてい
る基板と前記単結晶基板との未結合電子を発生させた面
同士を接着させ、前記昨結晶基板をエツチングにより薄
膜化させることによって、前記絶縁体基板もしくは表面
層が絶縁体で形成されている基板上に単結晶層を形成さ
せた。
しくは表面層が絶縁体で形成されている基板と単結晶基
板との各々の基板の表面原子層に、不活性原子イオンに
よるスパッタリングを用いて未結合電子を発生させた後
、前記の絶縁体もしくは表面層が絶縁体で形成されてい
る基板と前記単結晶基板との未結合電子を発生させた面
同士を接着させ、前記昨結晶基板をエツチングにより薄
膜化させることによって、前記絶縁体基板もしくは表面
層が絶縁体で形成されている基板上に単結晶層を形成さ
せた。
（作 用）
未結合電子間において電子の共有化が起こるため、絶縁
体基板もしくは表面層が絶縁体で形成されている基板と
単結晶基板との接合が可能となる。
体基板もしくは表面層が絶縁体で形成されている基板と
単結晶基板との接合が可能となる。
（実施例）
本発明の一実施例を第１図を用いて説明する。
第１図（ａ）で示すようなシリコン単結晶基板１と、第
１図（ｅ）で示すような表面に１μｍの厚さのシリコン
酸化膜３を有するシリコン単結晶基板２に、それぞれ１
０−’Ｔｏｒｒ以下の超高真空中においてアルゴンイオ
ンスパッタリング処理を施し、未結合電子を有する原子
層４を形成したのが第１図（ｂ）および第１図（ｆ）で
ある。
１図（ｅ）で示すような表面に１μｍの厚さのシリコン
酸化膜３を有するシリコン単結晶基板２に、それぞれ１
０−’Ｔｏｒｒ以下の超高真空中においてアルゴンイオ
ンスパッタリング処理を施し、未結合電子を有する原子
層４を形成したのが第１図（ｂ）および第１図（ｆ）で
ある。
この両者の基板を、１Ｏ−７Ｔｏｒｒ以下の超高真空を
保ったまま、同一チャンバー内において未結合電子を有
する原子層を向い合わせにして接着させたのが第１図（
ｃ）であり、さらに、公知のエツチング技術により、第
１図（Ｑ）のシリコン単結晶基板１を薄膜化することに
より、表面層がシリコン酸化膜で形成されているシリコ
ン単結晶基板上にシリコン単結晶基板１を形成すること
ができた。
保ったまま、同一チャンバー内において未結合電子を有
する原子層を向い合わせにして接着させたのが第１図（
ｃ）であり、さらに、公知のエツチング技術により、第
１図（Ｑ）のシリコン単結晶基板１を薄膜化することに
より、表面層がシリコン酸化膜で形成されているシリコ
ン単結晶基板上にシリコン単結晶基板１を形成すること
ができた。
なお、本実施例では１表面層がシリコン酸化膜で形成さ
れているシリコン筆結晶基板上にシリコン単結晶層を形
成することについて述べたが、絶縁体基板上のシリコン
単結晶層の形成にも適用できることは言うまでもない。
れているシリコン筆結晶基板上にシリコン単結晶層を形
成することについて述べたが、絶縁体基板上のシリコン
単結晶層の形成にも適用できることは言うまでもない。
（発明の効果）
本発明によれば、結晶欠陥のない単結晶層をもつＳＯＩ
基板の形成が可能となった。また、単結晶層を薄膜化す
ることにより、基板と配線間の容量が極端に小さい半導
体集積回路素子が形成できるようになった。
基板の形成が可能となった。また、単結晶層を薄膜化す
ることにより、基板と配線間の容量が極端に小さい半導
体集積回路素子が形成できるようになった。
第１図は本発明の一実施例を説明するための図、第２図
は従来の技術を説明するための図である。 １．２・・・単結晶シリコン基板、 ３・・・シリコ
ン酸化膜、 ４・・・未結合電子を有する原子層。 第 図 ４木枯合電きを角動＊ｊ暑 特許出願人 松下電子工業株式会社 第 図 シリコン醸化謄 弾昶ｉちシ）ノフン婆撒 ア七ルファ又シソコン層 ギ稀嘉シソつン
は従来の技術を説明するための図である。 １．２・・・単結晶シリコン基板、 ３・・・シリコ
ン酸化膜、 ４・・・未結合電子を有する原子層。 第 図 ４木枯合電きを角動＊ｊ暑 特許出願人 松下電子工業株式会社 第 図 シリコン醸化謄 弾昶ｉちシ）ノフン婆撒 ア七ルファ又シソコン層 ギ稀嘉シソつン
Claims (2)
- （１）絶縁体基板もしくは表面層が絶縁体で形成されて
いる基板と単結晶基板との各々の基板の表面原子層に未
結合電子を発生させた後、前記の絶縁体もしくは表面層
が絶縁体で形成されている基板と前記単結晶基板との未
結合電子を発生させた面同士を接着させ、前記単結晶基
板をエッチングにより薄膜化させることによって、前記
絶縁体基板もしくは表面層が絶縁体で形成されている基
板上に単結晶層を形成させることを特徴とするＳＯＩ基
板の形成方法。 - （２）基板の表面層に不活性原子イオンによるスパッタ
リングを用いて未結合電子を発生させることを特徴とす
る請求項（１）記載のＳＯＩ基板の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15792288A JPH029127A (ja) | 1988-06-28 | 1988-06-28 | Ｓｏｉ基板の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15792288A JPH029127A (ja) | 1988-06-28 | 1988-06-28 | Ｓｏｉ基板の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH029127A true JPH029127A (ja) | 1990-01-12 |
Family
ID=15660394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15792288A Pending JPH029127A (ja) | 1988-06-28 | 1988-06-28 | Ｓｏｉ基板の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH029127A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06350063A (ja) * | 1993-06-10 | 1994-12-22 | Canon Inc | 半導体基板の作製方法 |
| CN111968918A (zh) * | 2020-08-26 | 2020-11-20 | 中国科学技术大学 | 一种减少氧化镓衬底层厚度的方法 |
-
1988
- 1988-06-28 JP JP15792288A patent/JPH029127A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06350063A (ja) * | 1993-06-10 | 1994-12-22 | Canon Inc | 半導体基板の作製方法 |
| CN111968918A (zh) * | 2020-08-26 | 2020-11-20 | 中国科学技术大学 | 一种减少氧化镓衬底层厚度的方法 |
| CN111968918B (zh) * | 2020-08-26 | 2024-03-29 | 中国科学技术大学 | 一种减少氧化镓衬底层厚度的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10265948A (ja) | 半導体装置用基板およびその製法 | |
| JPS59169121A (ja) | 半導体デバイスの製造方法 | |
| US3388002A (en) | Method of forming a piezoelectric ultrasonic transducer | |
| JPH029127A (ja) | Ｓｏｉ基板の形成方法 | |
| JPH02143415A (ja) | 単結晶シリコン膜の形成方法 | |
| JPS59126639A (ja) | 半導体装置用基板の製造方法 | |
| JPS59114829A (ja) | 窒化シリコン膜の製造方法 | |
| JP2857456B2 (ja) | 半導体膜の製造方法 | |
| JPS58139423A (ja) | ラテラルエピタキシヤル成長法 | |
| JPH0722315A (ja) | 半導体膜の製造方法 | |
| JPH04267518A (ja) | 半導体薄膜素子の製造方法 | |
| JP2892321B2 (ja) | 半導体装置及びその製造方法 | |
| JP2703334B2 (ja) | 半導体装置の製造方法 | |
| JPH07166323A (ja) | β−ＦｅＳｉ２ 薄膜の製造方法及びβ−ＦｅＳｉ２ 薄膜を有する装置 | |
| JP2608443B2 (ja) | 半導体ウエハの製造方法 | |
| JP3163773B2 (ja) | 薄膜製造方法 | |
| JP2688369B2 (ja) | ジョセフソン接合素子の製造方法 | |
| JPH0235716B2 (ja) | ||
| JPS6379953A (ja) | 単結晶薄膜の製造方法 | |
| JPS6091622A (ja) | 半導体基板の製造方法 | |
| JPH03240945A (ja) | 金属薄膜の形成法 | |
| JPH0269385A (ja) | 単結晶薄膜の製造方法 | |
| JPH0273956A (ja) | 窒化アルミニウム薄膜およびその形成方法 | |
| JPH027414A (ja) | Ｓｏｉ薄膜形成方法 | |
| JPH09328333A (ja) | 絶縁体上半導体構造およびその製造方法 |