JP2007088491A - 半導体装置および半導体装置の作製方法 - Google Patents

半導体装置および半導体装置の作製方法 Download PDF

Info

Publication number
JP2007088491A
JP2007088491A JP2006290280A JP2006290280A JP2007088491A JP 2007088491 A JP2007088491 A JP 2007088491A JP 2006290280 A JP2006290280 A JP 2006290280A JP 2006290280 A JP2006290280 A JP 2006290280A JP 2007088491 A JP2007088491 A JP 2007088491A
Authority
JP
Japan
Prior art keywords
substrate
film
layer
adhesive
peeled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006290280A
Other languages
English (en)
Other versions
JP4912835B2 (ja
Inventor
Toru Takayama
徹 高山
Junya Maruyama
純矢 丸山
Yumiko Fukumoto
由美子 福本
Masakazu Murakami
雅一 村上
Toshiji Hamaya
敏次 浜谷
Hideaki Kuwabara
秀明 桑原
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2006290280A priority Critical patent/JP4912835B2/ja
Publication of JP2007088491A publication Critical patent/JP2007088491A/ja
Application granted granted Critical
Publication of JP4912835B2 publication Critical patent/JP4912835B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Thin Film Transistor (AREA)

Abstract

【課題】様々な基材に被剥離層を貼りつけ、軽量された半導体装置およびその作製方法を提供することを課題とする。
【解決方法】本発明は、基板上に被剥離層を形成し、この被剥離層にエッチングストッパー膜が設けられた封止基板を接着材で貼り合わせ、その後、封止基板のみをエッチングまたは研磨によって除去する。残ったエッチングストッパー膜は、そのままブロッキング膜として機能させる。また、貼り付ける部材としてマグネットシートを貼り付けてもよい。
【選択図】図1

Description

本発明は薄膜トランジスタ(以下、TFTという)で構成された回路を有する半導体装置およびその作製方法に関する。例えば、液晶表示パネルに代表される電気光学装置や有機発光素子を有する発光表示装置を部品として搭載した電子機器に関する。また、本発明は、集積回路を含むカード(ICカード)にも関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
近年、絶縁表面を有する基板上に形成された半導体薄膜(厚さ数〜数百nm程度)を用いて薄膜トランジスタ(TFT)を構成する技術が注目されている。薄膜トランジスタはICや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子として開発が急がれている。
このような画像表示装置を利用したアプリケーションは様々なものが期待されているが、特に携帯機器への利用が注目されている。現在、ガラス基板や石英基板が多く使用されているが、割れやすく、重いという欠点がある。また、大量生産を行う上で、ガラス基板や石英基板は大型化が困難であり、不向きである。そのため、可撓性を有する基板、代表的にはフレキシブルなプラスチックフィルムの上にTFT素子を形成することが試みられている。
しかしながら、プラスチックフィルムの耐熱性が低いためプロセスの最高温度を低くせざるを得ず、結果的にガラス基板上に形成する時ほど良好な電気特性のTFTを形成できないのが現状である。そのため、プラスチックフィルムを用いた高性能な液晶表示装置や発光素子は実現されていない。
また、基板上に分離層を介して存在する被剥離層を前記基板から剥離する剥離方法が既に提案されている。例えば、特許文献1、特許文献2に記載された技術は、非晶質シリコン(またはポリシリコン)からなる分離層を設け、基板を通過させてレーザー光を照射して非晶質シリコンに含まれる水素を放出させることにより、空隙を生じさせて基板を分離させるというものである。加えて、この技術を用いて特許文献3には被剥離層(公報では被転写層と呼んでいる)をプラスチックフィルムに貼りつけて液晶表示装置を完成させるという記載もある。
しかしながら、上記方法では、透光性の高い基板を使用することが必須であり、基板を通過させ、さらに非晶質シリコンに含まれる水素を放出させるのに十分なエネルギーを与えるため、比較的大きなレーザー光の照射が必要とされ、被剥離層に損傷を与えてしまうという問題がある。また、上記方法では、分離層上に素子を作製した場合、素子作製プロセスで高温の熱処理等を行えば、分離層に含まれる水素が拡散して低減してしまい、レーザー光を分離層に照射しても剥離が十分に行われない恐れがある。従って、分離層に含まれる水素量を維持するため、分離層形成後のプロセスが制限されてしまう問題がある。また、上記公報には、被剥離層への損傷を防ぐため、遮光層または反射層を設ける記載もあるが、その場合、透過型液晶表示装置を作製することが困難である。加えて、上記方法では、大きな面積を有する被剥離層を剥離するのは困難である。
特開平10−125929号公報 特開平10−125931号公報 特開平10−125930号公報
本発明は、上記問題点を鑑みてなされたものであり、本発明は、被剥離層に損傷を与えない剥離方法を提供し、小さな面積を有する被剥離層の剥離だけでなく、大きな面積を有する被剥離層を全面に渡って剥離することを可能とすることを課題としている。
また、本発明は、様々な基材に被剥離層を貼りつけ、軽量された半導体装置およびその作製方法を提供することを課題とする。特に、フレキシブルなフィルムにTFTを代表とする様々な素子(薄膜ダイオード、シリコンのPIN接合からなる光電変換素子やシリコン抵抗素子)を貼りつけ、軽量化された半導体装置およびその作製方法を提供することを課題とする。
本発明は、第1の基板上に被剥離層を形成し、この被剥離層にエッチングストッパー膜が設けられた第2の基板(封止基板)を接着材で貼り合わせ、その後、第2の基板(封止基板)のみをエッチングまたは研磨によって除去する。機械研磨で基板を薄くした後にエッチングを行うことで処理時間を短縮することもできる。残ったエッチングストッパー膜は、そのままブロッキング膜として機能させることが好ましい。或いは、第1及び第2の基板の少なくとも一方をエッチングまたは研磨によって除去した後、被剥離層を接着材で部材に貼り付ける。
接着材としては、反応硬化型、熱硬化型、光硬化型、嫌気型等の種類が挙げられる。これらの接着材の組成としては、例えば、エポキシ系、アクリレート系、シリコーン系等いかなるものでもよい。好ましくは、基板をエッチングする場合に選択比が取れるものが好ましい。
また、本発明は、貼り付ける部材としてマグネットシートを貼り付ける。マグネットシートは、シート状で可撓性を有しており、ホワイトボード、スチールボード等の磁性体面に着脱自在に磁着することができることから、事務用等の表示物、自動車用の初心者マークなど、幅広い利用法が考えられ、鋼板などの磁性体面であればどこにでも着磁させることができる。
マグネットシートは、例えばバリウムフェライト、ストロンチウムフェライト、或いは希土類磁石等の粉末に、プラスチックのような有機高分子化合物とバインダーとを混合した後、シート状に成形する。なお、フェライト磁石およびプラスチック等の混合比率は、フェライト磁石の粉体80〜90重量%に対して、その他は10〜20重量%とすればよい。マグネットシートは被剥離層と接着材で接着され、さらに、被剥離層に形成された金属配線をマグネットシートの磁力によって引き付けることができ、被剥離層とマグネットシートとの密着性が向上する。また、マグネットシートに熱伝導性を付与すれば、素子の放熱を助長することができ、信頼性が向上する。
また、第1の基板と被剥離層との間に金属膜と酸化物層との積層を設け、第2の基板(封止基板)のみをエッチングで除去し、物理的手段により基板を剥離してもよい。即ち、一方の基板を分離する方法と異なる方法でもう一方の基板を剥離する。
また、エッチングストッパー膜が設けられた基板を貼りあわせ、エッチングで基板のみを除去する工程を繰り返し行うことでエッチングストッパー(ブロッキング膜)と接着材とを積層させてもよい。
本発明により、可曲性や可撓性、あるいは弾性を有するマグネットシート上に有機発光素子が形成された発光装置や、液晶表示装置を作製することができ、薄型、軽量、割れにくいといった特徴に加えて、曲面を有するディスプレイや、ショーウィンドウ等などにも用いることができる。よって、その用途は携帯機器のみに限定されず、応用範囲は非常に広い。
本明細書で開示する発明の構成は、
強磁性材料からなるシートを支持体とし、
前記強磁性材料からなるシートに接する接着材と、
該接着材に接する絶縁膜上に素子とを備えたことを特徴とする半導体装置である。
上記構成において、前記素子は、薄膜トランジスタ、有機化合物を含む層を有する発光素子、液晶を有する素子、メモリー素子、薄膜ダイオード、シリコンのPIN接合からなる光電変換素子、またはシリコン抵抗素子であることを特徴としている。
また、上記各構成において、前記強磁性材料からなるシートは、軟質磁性粉体と合成樹脂とを混合して形成され、着磁されたものである。
また、上記構成を実現するための作製方法に関する構成は、
第1の基板上に半導体素子を含む被剥離層を形成する第1工程と、
エッチングストッパー層が設けられた第2の基板を接着材で前記被剥離層に貼り付ける第2工程と、
第2の基板のみをエッチングまたは研磨により除去する第3工程と、を有することを特徴とする半導体装置の作製方法である。
また、本発明の他の作製方法に関する構成は、
第1の基板上に第1のエッチングストッパー層を形成する第1工程と、
前記第1のエッチングストッパー層上に半導体素子を含む被剥離層を形成する第2工程と、
第2のエッチングストッパー層が設けられた第2の基板を接着材で前記被剥離層に貼り付ける第3工程と、
少なくとも第1の基板または第2の基板をエッチングまたは研磨により除去する第4工程と、を有することを特徴とする半導体装置の作製方法である。
また、上記構成において、前記エッチングストッパー層は、SrO、SnO2、テフロン(登録商標)などのフッ素樹脂、またはWの単層、またはこれらの積層であることを特徴としている。
基板と被剥離層とを分離させる際、被剥離層にクラックが入ると被剥離層に含まれるTFTが破壊される恐れがある。基板と被剥離層とを分離させる場合には、被剥離層が曲げられることによってダメージを与えないようにすることが好ましく、エッチャントによって溶かすことは被剥離層にほとんどダメージを与えない方法である。
また、被剥離層としてCPUなどの大規模集積回路(LSI)を含む層を形成することができ、本発明の他の構成は、
接着材を支持体とし、
前記接着材に保護膜と、
前記接着材に接する絶縁膜上に制御部と演算部とからなる中央処理部と、記憶部とを有し、前記中央処理部は、Nチャネル型の薄膜トランジスタ及びPチャネル型の薄膜トランジスタを含むことを特徴とする半導体装置である。
また、上記構成において、前記接着材に強磁性材料からなるシートを貼り付け、接着材と強磁性材料からなるシートとを支持体とする中央処理部を備えた半導体装置としてもよい。
また、本発明の他の作製方法に関する構成は、
第1の基板上に半導体素子を含む被剥離層を形成する第1工程と、
前記被剥離層上に溶媒に溶ける有機樹脂を含む膜を塗布する第2工程と、
前記有機樹脂を含む膜に第2の基板を第1の両面テープで接着させ、前記被剥離層および前記有機樹脂を含む膜を前記第1の基板と前記第2の基板とで挟む第3工程と、
第2の両面テープで第3の基板を前記第1の基板と接着する第4工程と、
前記第3の基板が接着された前記第1の基板と、前記被剥離層とを物理的手段で分離する第5工程と、
前記被剥離層に強磁性材料からなるシートを第1の接着材で接着させ、前記被剥離層を前記第2の基板と前記強磁性材料からなるシートとで挟む第6工程と、
前記被剥離層および第1の両面テープと前記第2の基板とを分離する第7工程と、
前記被剥離層と前記第1の両面テープとを分離する第8工程と、
前記有機樹脂を含む膜を溶媒で除去する第9工程と、を有することを特徴とする半導体装置の作製方法である。
また、本発明の他の作製方法に関する構成は、
第1の基板上に半導体素子を含む被剥離層を形成する第1工程と、
前記被剥離層上に溶媒に溶ける有機樹脂を含む膜を塗布する第2工程と、
前記有機樹脂を含む膜に第2の基板を第1の両面テープで接着させ、前記被剥離層および有機樹脂を含む膜を前記第1の基板と前記第2の基板とで挟む第3工程と、
第2の両面テープで第3の基板を前記第1の基板と接着する第4工程と、
前記第3の基板が接着された前記第1の基板と、前記被剥離層とを物理的手段で分離する第5工程と、
前記被剥離層に強磁性材料からなるシートを第1の接着材で接着させ、前記被剥離層を前記第2の基板と前記強磁性材料からなるシートとで挟む第6工程と、
前記被剥離層および第1の両面テープと前記第2の基板とを分離する第7工程と、
前記被剥離層と前記第1の両面テープとを分離する第8工程と、
前記有機樹脂を含む膜を溶媒で除去する第9工程と、
封止基板を第2の接着材で前記被剥離層に接着させ、前記被剥離層を前記強磁性材料からなるシートと前記封止基板とで挟む第10工程と、を有することを特徴とする半導体装置の作製方法である。
また、発光素子を形成した後、熱やプラズマなどの処理によってダメージを与えることは避けたい。しかし、高いバリア性を有するパッシベーション膜を形成するには、熱やスパッタダメージやプラズマダメージを与える恐れがある。一方、本発明は、基板に高いバリア性を有するパッシベーション膜を形成し、そのパッシベーション膜を有機発光素子に貼り付け、その後で基板を溶かすため、プロセスの制限を受けることなく発光素子にパッシベーション膜を形成することが可能となる。
本発明の他の作製方法に関する構成は、
第1の基板上にTFTを含む被剥離層を形成する第1工程と、
前記被剥離層上に溶媒に溶ける有機樹脂を含む膜を塗布する第2工程と、
前記有機樹脂を含む膜に第2の基板を第1の両面テープで接着させ、前記被剥離層および前記有機樹脂を含む膜を前記第1の基板と前記第2の基板とで挟む第3工程と、
第2の両面テープで第3の基板を前記第1の基板と接着する第4工程と、
前記第3の基板が接着された前記第1の基板と、前記被剥離層とを物理的手段で分離する第5工程と、
前記被剥離層に第4の基板を第1の接着材で接着させ、前記被剥離層を前記第2の基板と前記第4の基板とで挟む第6工程と、
前記被剥離層および第1の両面テープと前記第2の基板とを分離する第7工程と、
前記被剥離層と前記第1の両面テープとを分離する第8工程と、
前記有機樹脂を含む膜を溶媒で除去する第9工程と、
前記被剥離層上に有機化合物を含む発光素子を形成する第10工程と、
前記発光素子を封止する強磁性材料からなるシートを第2の接着材で貼り合わせ、前記被剥離層を前記第4の基板と前記強磁性材料からなるシートとで挟む第11工程と、を有することを特徴とする半導体装置の作製方法である。
また、上記各作製方法に関する構成において、前記溶媒は、水またはアルコールであることを特徴としている。
また、上記各作製方法に関する構成において、前記第7工程における前記第1の両面テープと前記第2の基板との密着性よりも前記被剥離層と前記強磁性からなるシートまたは第4の基板との密着性が高いことを特徴としている。
また、上記各作製方法に関する構成において、前記第1の基板は、ガラス基板であり、前記第2の基板および前記第3の基板は、セラミックス基板、または金属基板であり、前記第4の基板は、プラスチック基板であることを特徴としている。
また、上記各作製方法に関する構成において、前記第4の基板及び前記第5の基板は、表面に保護膜が形成されたプラスチックフィルムであることを特徴としている。
また、上記各作製方法に関する構成において、前記被剥離層は、薄膜トランジスタ、有機化合物を含む層を有する発光素子、液晶を有する素子、メモリー素子、薄膜ダイオード、シリコンのPIN接合からなる光電変換素子、またはシリコン抵抗素子を含むことを特徴としている。
本発明の剥離方法は、素子形成の際に第1の基板の耐熱温度を越えない温度の熱処理を行うことができる。また、素子形成の際にレーザー光を照射しても問題なく後の工程での剥離が可能である。従って、第1の基板上に電気特性の高い素子を形成することができ、それらの素子をプラスチック基板やマグネットシートなどに転写することが可能となる。
なお、本明細書において、陰極と陽極との間に設けられる全ての層を総称してEL層という。したがって、上述した正孔注入層、正孔輸送層、発光層、電子輸送層及び電子注入層は、全てEL層に含まれる。また、本明細書において、EL素子とはEL材料ならびにこのEL材料にキャリアを注入するための有機材料もしくは無機材料を含む層(以下、EL層という)を二つの電極(陽極および陰極)で挟んだ構造からなる発光素子であり、陽極、陰極およびEL層からなるダイオードを指す。
本発明により、薄型、軽量、割れにくいといった特徴を備え、曲面を有するディスプレイや、ショーウィンドウ等の分野にも用いることができる。
また、本発明により、鋼板などの磁性体面であればどこにでも着磁させることができる。
また、本発明により、被剥離層にほとんどダメージを与えずにプラスチック基板への転写ができる。
本発明の実施形態について、以下に説明する。
(実施の形態1)
まず、図1(A)に示すように2枚の基板を用意する。ここでは、第1の基板10としてプラスチック基板(PC基板)を用い、第2の基板15としてガラス基板(石英基板でもよい)を用いた例を示す。
第1の基板10上には素子を含む層11を形成する。なお、素子を含む層11は、TFTを代表とする様々な素子(薄膜ダイオード、シリコンのPIN接合からなる光電変換素子やシリコン抵抗素子やセンサ素子(代表的にはポリシリコンを用いた感圧式指紋センサー)を含む層とすればよい。
そして、第2の基板15上にはエッチングストッパー膜14を形成する。蒸着法またはスパッタ法などでエッチングストッパー膜を成膜する。このエッチングストッパー膜14は、第2の基板と選択比が取れる材料が好ましく、且つ、後にパッシベーション膜の役割を持たせることのできる材料が好ましい。エッチングストッパー膜14としては、SnO膜、SrO膜、テフロン膜、または金属膜(代表的には白金、金、W)などが挙げられる。ただし、膜厚が厚い金属膜を用いる場合は、エッチングストッパー膜14側に光が通過しない装置となる。さらにパッシベーション膜の役割を持たせるためにバリア性の高い窒化珪素膜や酸化珪素膜を第2の基板15とエッチングストッパー膜14との間に設けてもよい。
次いで、接着材12で基板同士を接着する。(図1(B))接着材12としては、反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等の光硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤が挙げられる。
次いで、第2の基板15のみを除去する。(図1(C))ここでは、フッ酸(HF)と硫酸(HSO)とを混合した溶液でガラス基板である第2の基板のみを溶かす。フッ酸のみとするとエッチングレートが大きくなるが、析出物が基板表面に発生する。この析出物を抑えるために硫酸を混合している。なお、素子を含む層がエッチングされないように基板端部は、有機樹脂(OH基を有していない)などで覆うことが好ましい。ここでは、混合溶液が入っている容器内に浸漬させて第2の基板を溶かす例としたため、第1の基板と第2の基板の材料が異なる例を示したが、溶液を垂らしつつ基板をスピンさせるスピンエッチング装置を用いた場合、第1の基板として第2の基板と同じガラス基板を用いることができる。
また、エッチングのみで第2の基板15を除去しようとすると時間がかかるため、予め機械研磨を行って第2の基板15の厚さを薄くした後、エッチングを行うことが好ましい。
こうして、第1の基板10上に素子を含む層11と、接着材12と、エッチングストッパー膜14とを有する半導体装置が完成する。
また、ここでは図示しないが接着材を用いてマグネットシートをエッチングストッパー膜14に接するよう貼り付けてもよい。
(実施の形態2)
ここでは、第1の基板20と第2の基板25を同じガラス材料とした場合の例を示す。
まず、図2(A)に示すように2枚の基板を用意する。第1の基板20上には、エッチングストッパー膜22と、素子を含む層21とを形成する。なお、素子を含む層21は、TFTを代表とする様々な素子(薄膜ダイオード、シリコンのPIN接合からなる光電変換素子やシリコン抵抗素子やセンサ素子(代表的にはポリシリコンを用いた感圧式指紋センサー)を含む層とすればよい。
そして、第2の基板25上にはエッチングストッパー膜24を形成する。エッチングストッパー膜22、24は、基板と選択比が取れる材料が好ましく、且つ、後にパッシベーション膜の役割を持たせることのできる材料が好ましい。エッチングストッパー膜22、24としては、SnO膜、SrO膜、テフロン膜、または金属膜(代表的にはW)などが挙げられる。さらにパッシベーション膜の役割を持たせるため、バリア性の高い窒化珪素膜や酸化珪素膜を第2の基板25とエッチングストッパー膜24との間、第1の基板20とエッチングストッパー膜22との間に設けてもよい。
次いで、接着材23で基板同士を接着する。(図2(B))接着材23としては、反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等の光硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤が挙げられる。
次いで、第1の基板20および第2の基板25のみを除去する。(図2(C))ここでは、フッ酸(HF)と硫酸(HSO)とを混合した溶液が入っている容器内に浸漬させて第1の基板および第2の基板を溶かす。
こうして、エッチングストッパー膜22上に素子を含む層21と、接着材22と、エッチングストッパー膜24とを有する半導体装置が完成する。
また、ここでは図示しないが接着材を用いてマグネットシートをエッチングストッパー膜22、24のどちらか一方に接するよう貼り付けてもよい。
(実施の形態3)
ここでは、一方の基板を剥離する方法と、もう一方の基板を剥離する方法とが異なる例を図3に示す。
まず、第1の基板30上に金属層32と酸化物層33と素子を含む層31とを積層する。
金属層32としては、W、Ti、Ta、Mo、Nd、Ni、Co、Zr、Znから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料からなる単層、またはこれらの積層、或いは、これらの窒化物、例えば、窒化チタン、窒化タングステン、窒化タンタル、窒化モリブデンからなる単層、またはこれらの積層を用いればよい。窒化物層または金属層32の膜厚は10nm〜200nm、好ましくは50nm〜75nmとする。
また、スパッタ法では基板を固定するため、基板の周縁部付近の膜厚が不均一になりやすい。そのため、ドライエッチングによって周縁部のみを除去することが好ましいが、その際、基板もエッチングされないように、基板30と窒化物層または金属層32との間に酸化窒化シリコン膜からなる絶縁膜を100nm程度形成してもよい。
また、酸化物層33として、スパッタ法により、酸化シリコン、酸化窒化シリコン、酸化金属材料からなる層を形成すればよい。酸化物層33の膜厚は、窒化物層または金属層32の約2倍以上であることが望ましい。ここでは、酸化シリコンターゲットを用いたスパッタ法により、酸化シリコン膜を150nm〜200nmの膜厚とする。
また、素子を含む層31の形成の際、少なくとも水素を含む材料膜(半導体膜または金属膜)を形成した後、水素を含む材料膜中に含まれる水素を拡散するための熱処理を行う。この熱処理は410℃以上であればよく、素子を含む層31の形成プロセスとは別途行ってもよいし、兼用させて工程を省略してもよい。例えば、水素を含む材料膜として水素を含むアモルファスシリコン膜を用い、加熱してポリシリコン膜を形成する場合、結晶化させるため500℃以上の熱処理を行えば、ポリシリコン膜を形成すると同時に水素の拡散を行うことができる。なお、素子を含む層31は、TFTを代表とする様々な素子(薄膜ダイオード、シリコンのPIN接合からなる光電変換素子やシリコン抵抗素子やセンサ素子(代表的にはポリシリコンを用いた感圧式指紋センサー)を含む層とすればよい。
また、第1の基板30とは別に、第2の基板35を用意する。この第2の基板35にはエッチングストッパー膜34を形成しておく。エッチングストッパー膜34は、第2の基板35と選択比が取れる材料が好ましく、且つ、後にパッシベーション膜の役割を持たせることのできる材料が好ましい。エッチングストッパー膜34としては、SnO膜、SrO膜、テフロン膜、または金属膜(代表的にはPt、Au、W)などが挙げられる。さらにパッシベーション膜の役割を持たせるため、バリア性の高い窒化珪素膜や酸化珪素膜を第2の基板35とエッチングストッパー膜34との間に設けてもよい。
次いで、素子を含む層31を固定する支持体となる第2の基板35を接着材36で貼りつける。(図3(B))なお、第2の基板35は第1の基板30よりも剛性の高い基板を用いることが好ましい。接着材36としては有機材料からなる接着材もしくは両面テープを用いればよい。
次いで、金属層32が設けられている第1の基板30を物理的手段により引き剥がす。(図3(C))酸化物層33の膜応力と、金属層32の膜応力が異なっているため、比較的小さな力で引き剥がすことができる。
こうして、酸化物層33上に形成された素子を含む層31を第1の基板30から分離することができる。剥離後の状態を図3(D)に示す。
次いで、第2の基板35のみを除去する。(図3(E))ここでは、フッ酸(HF)と硫酸(HSO)とを混合した溶液が入っている容器内に浸漬させて第2の基板を溶かす。
こうして、酸化物層33上に素子を含む層31と、接着材32と、エッチングストッパー膜34とを有する半導体装置が完成する。
また、ここでは図示しないが接着材を用いてマグネットシートをエッチングストッパー膜34に接するよう貼り付けてもよい。
(実施の形態4)
ここでは、基板の貼り付けと、基板の除去とを繰り返して、接着材とエッチングストッパー膜との積層を形成する例を示す。なお、実施の形態1と同じ部分は同じ符号を用いて説明する。
まず、実施の形態1と同様にして図4(C)の状態を得る。図4(C)は図1(C)に相当する。
次いで、エッチングストッパー膜52が設けられた第3の基板53を用意し、接着材51で貼り付ける。(図4(D))エッチングストッパー膜52は、エッチングストッパー膜14と同じ材料を用いてもよいし、異なる材料を用いてもよい。
次いで、第3の基板53のみを除去する。(図4(E))ここでは、フッ酸(HF)と硫酸(HSO)とを混合した溶液が入っている容器内に浸漬させて第3の基板を溶かす。
こうして、第1の基板10上に素子を含む層11と、接着材12と、エッチングストッパー膜14と、接着材51と、エッチングストッパー膜52とを有する半導体装置が完成する。
さらに、エッチングストッパー膜が設けられた基板を接着材で貼り付けた後、基板を除去する処理を繰り返すことによって積層させてもよい。
また、本実施の形態は、実施の形態1乃至3のいずれか一と自由に組み合わせることができる。
(実施の形態5)
ここでは、絶縁表面を有する基板(代表的にはガラス基板、プラスチック基板)上にCPUやメモリーを形成する例を図12を用いて説明する。
1001は中央処理部(CPUとも呼ばれる)、1002は制御部、1003は演算部、1004は記憶部(メモリーとも呼ばれる)、1005は入力部、1006は出力部(表示部など)である。
演算部1003と制御部1002とを合わせたものが、中央処理部1001であり、演算部1003は、加算、減算の算術演算やAND、OR、NOTなどの論理演算を行う算術論理演算部(arithmetic logic unit,ALU)、演算のデータや結果を一時格納する種々のレジスタ、入力される1の個数を数え上げるカウンタなどから成り立っている。演算部1003を構成する回路、例えば、AND回路、OR回路、NOT回路、バッファ回路、またはレジスタ回路などはTFTで構成することができ、高い電界効果移動度を得るため、連続発振型のレーザー光を用いて結晶化を行った半導体膜をTFTの活性層として作製すればよい。アモルファスシリコン膜に連続発振型のレーザー光を照射してポリシリコン膜を得る方法を用いてもよいし、アモルファスシリコン膜を加熱してポリシリコン膜を得た後に連続発振型のレーザー光を照射してポリシリコン膜を得る方法を用いてもよいし、アモルファスシリコン膜に触媒となる金属元素を添加した後、加熱してポリシリコン膜を得た後に連続発振型のレーザー光を照射してポリシリコン膜を得る方法を用いてもよい。本実施例において、演算部1003を構成するTFTのチャネル長方向とレーザービームの走査方向とを揃える。
また、制御部1002は記憶部1004に格納された命令を実行して、全体の動作を制御する役割を担っている。制御部1002はプログラムカウンタ、命令レジスタ、制御信号生成部からなる。また、制御部1002もTFTで構成することができ、連続発振型のレーザー光を用いて結晶化を行った半導体膜をTFTの活性層として作製すればよい。本実施例において、制御部1002を構成するTFTのチャネル長方向とレーザービームの走査方向とを揃える。
また、記憶部1004は、計算を行うためのデータと命令を格納する場所であり、CPUで頻繁に実行されるデータやプログラムが格納されている。記憶部1004は、主メモリ、アドレスレジスタ、データレジスタからなる。さらに主メモリに加えてキャッシュメモリを用いてもよい。これらのメモリは、SRAM、DRAM、フラッシュメモリなどで形成すればよい。また、記憶部1004もTFTで構成する場合には、連続発振型のレーザー光を用いて結晶化を行った半導体膜をTFTの活性層として作製することができる。本実施例において、記憶部1004を構成するTFTのチャネル長方向とレーザービームの走査方向とを揃える。
また、入力部1005は外部からデータやプログラムを取り込む装置である。また、出力部1006は結果を表示するための装置、代表的には表示装置である。
TFTのチャネル長方向とレーザービームの走査方向を揃えることによってバラツキの少ないCPUを絶縁基板上に作り込むことができる。また、同一基板上にCPUと表示部とを作り込むことができる。表示部においても各画素に配置される複数のTFTのチャネル長方向とレーザービームの走査方向を揃えることが好ましい。
また、回路設計や作製工程が複雑になるが、同一基板上にCPUと表示部とメモリとを作り込むこともできる。
こうして、絶縁基板上に電気特性バラツキの少ない半導体装置を完成することができる。
また、本実施の形態は、実施の形態1乃至4のいずれか一と自由に組み合わせることができる。
例えば、上記実施の形態1乃至4のいずれか一に従って、ガラス基板上にエッチングストッパー膜を形成し、その上にCPUやメモリを含む大規模集積回路(LSI)を形成した後、絶縁基板をエッチングして除去し、プラスチック基板に転写することで軽量化が図れる。
以上の構成でなる本発明について、以下に示す実施例でもってさらに詳細な説明を行うこととする。
本実施例では、アクティブマトリクス型の発光装置を作製する例を挙げて図5に説明することとする。
なお、本発明は、有機化合物を含む層を有する発光デバイスであれば、アクティブマトリクス型の発光装置に限定されず、カラー表示パネルとなるパッシブマトリクス型の発光装置や、面光源または電飾用装置となるエリアカラーの発光装置に適用することができる。
まず、ガラス基板(第1の基板300)上に素子を形成する。スパッタ法でガラス基板上に金属膜301、ここではタングステン膜(膜厚10nm〜200nm、好ましくは50nm〜75nm)を形成し、さらに大気にふれることなく、酸化物膜302、ここでは酸化シリコン膜(膜厚150nm〜200nm)を積層形成する。なお、スパッタ法では基板端面に成膜されるため、基板端面に成膜されたタングステン膜と酸化シリコン膜とをO2アッシングなどで選択的に除去することが好ましい。後の工程で剥離する際、タングステン膜と酸化シリコン膜との界面または酸化シリコン膜中で分離が生じる。
次いで、PCVD法で下地絶縁膜となる酸化窒化シリコン膜(膜厚100nm)を形成し、さらに大気にふれることなく、アモルファスシリコン膜(膜厚54nm)を積層形成する。
アモルファスシリコン膜は水素を含んでおり、加熱してポリシリコン膜を形成する場合、結晶化させるため500℃以上の熱処理を行えば、ポリシリコン膜を形成すると同時に水素の拡散を行うことができる。得られたポリシリコン膜を用いて、TFTを代表とする様々な素子(薄膜ダイオード、シリコンのPIN接合からなる光電変換素子やシリコン抵抗素子やセンサ素子(代表的にはポリシリコンを用いた感圧式指紋センサー)を形成することができる。
ここでは、公知の技術(固相成長法、レーザー結晶化方法、触媒金属を用いた結晶化方法など)を用いてポリシリコン膜を形成した後、パターニングを行って島状の半導体領域を形成し、それを活性層とするトップゲート型TFT303を作製する。適宜、ゲート絶縁膜の形成、ゲート電極の形成、活性層へのドーピングによるソース領域またはドレイン領域の形成、層間絶縁膜の形成、ソース電極またはドレイン電極の形成、活性化処理などを行う。
次いで、一対の電極(陽極、陰極)間に有機化合物を含む膜(以下、「有機化合物層」と記す)を設け、一対の電極間に電界を加えることで、蛍光又は燐光が得られる発光素子を形成するための第1の電極を形成する。まず、陽極または陰極となる第1の電極304を形成する。ここでは第1の電極304として仕事関数の大きい金属膜(Cr、Pt、Wなど)、または透明導電膜(ITO(酸化インジウム酸化スズ合金)、酸化インジウム酸化亜鉛合金(In―ZnO)、酸化亜鉛(ZnO)等)を用い、陽極として機能させる例を示す。
なお、TFTのソース電極またはドレイン電極をそのまま第1電極とする場合、またはソース領域またはドレイン領域に接して第1電極を別途形成する場合には、TFTとは第1電極を含める。
次いで、第1電極(陽極)の両端には、第1電極の周縁を囲むように隔壁(バンク、障壁、土手などと呼ばれる)305aを形成する。カバレッジを良好なものとするため、隔壁の上端部または下端部に曲率を有する曲面が形成されるようにする。例えば、隔壁の材料としてポジ型の感光性アクリルを用いた場合、隔壁の上端部のみに曲率半径(0.2μm〜3μm)を有する曲面を持たせることが好ましい。また、隔壁305aとして、感光性の光によってエッチャントに不溶解性となるネガ型、或いは光によってエッチャントに溶解性となるポジ型のいずれも使用することができる。
また、複数の有機樹脂を積層する場合、有機樹脂同士では使用している溶媒によって塗布または焼成時に一部溶解したり、密着性が高くなりすぎる恐れがある。従って、隔壁の材料として有機樹脂を用いた場合、後の工程で塗布した水溶性樹脂を除去しやすくなるように隔壁305aを無機絶縁膜(SiN膜、SiN膜、AlN膜、またはAlN膜)で覆うことが好ましい。この無機絶縁膜は、隔壁の一部305bとして機能する。(図5(A))
次いで、水またはアルコール類に可溶な接着材を全面に塗布、焼成する。この接着材の組成としては、例えば、エポキシ系、アクリレート系、シリコーン系等いかなるものでもよい。ここではスピンコートで水溶性樹脂(東亜合成製:VL−WSHL10)からなる膜(膜厚30μm)306を塗布し、仮硬化させるために2分間の露光を行ったあと、UV光を裏面から2.5分、表面から10分、合計12.5分の露光を行って本硬化させる。(図5(B))
次いで、後の剥離を行いやすくするために、金属膜301と酸化物膜302との密着性を部分的に低下させる処理を行う。密着性を部分的に低下させる処理は、剥離しようとする領域の周縁に沿って金属膜301または酸化物膜302にレーザー光を部分的に照射する処理、或いは、剥離しようとする領域の周縁に沿って外部から局所的に圧力を加えて酸化物膜302の層内または界面の一部分に損傷を与える処理である。具体的にはダイヤモンドペンなどの硬い針を垂直に押しつけて荷重をかければよい。好ましくは、スクライバー装置を用い、押し込み量を0.1mm〜2mmとし、圧力をかければよい。このように、剥離を行う前に剥離現象が生じやすくなるような部分、即ち、きっかけをつくることが重要であり、密着性を選択的(部分的)に低下させる前処理を行うことで、剥離不良がなくなり、さらに歩留まりも向上する。
次いで、両面テープ307を用い、水溶性樹脂からなる膜306に第2の基板308を貼り付ける。さらに、両面テープ309を用い、第1の基板300に第3の基板310を貼り付ける。(図5(C))第3の基板310は、後の剥離工程で第1の基板300が破損することを防ぐ。第2の基板308および第3の基板310としては、第1の基板300よりも剛性の高い基板、例えば石英基板、半導体基板を用いることが好ましい。
次いで、上記密着性を部分的に低下させた領域から剥離させ、金属膜301が設けられている第1の基板300を物理的手段により引き剥がす。比較的小さな力(例えば、人間の手、ノズルから吹付けられるガスの風圧、超音波等)で引き剥がすことができる。こうして、酸化物層302上に形成された被剥離層を第1の基板300から分離することができる。剥離後の状態を図5(D)に示す。
次いで、接着材311で第4の基板312と酸化物層302(及び被剥離層)とを接着する。(図5(E))接着材311を用いた酸化物層302(及び被剥離層)と第4の基板312との密着性は、両面テープ307を用いた第2の基板308と被剥離層との密着性よりも高いことが重要である。
第4の基板312としては、フレキシブルなプラスチック基板を用いる。ポリプロピレン、ポリプロピレンサルファイド、ポリカーボネート、ポリエーテルイミド、ポリフェニレンサルファイド、ポリフェニレンオキサイド、ポリサルフォン、またはポリフタールアミドからなるプラスチック基板を用いることが好ましい。ここではポリカーボネート基板(PC基板)を用いる。また、第4の基板としてマグネットシートを用いてもよい。
接着材311としては、反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等の光硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤が挙げられる。
次いで、両面テープ307から第2の基板308を分離させる。(図5(F))
次いで、両面テープ307を剥がす。(図5(G))
次いで、水を用いて水溶性樹脂306を溶かして除去する。(図5(H))ここで水溶性樹脂が残っていると不良の原因となるため、第1の電極304の表面を洗浄処理やO2プラズマ処理で清浄な表面とすることが好ましい。
次いで、必要であれば、多孔質なスポンジ(代表的にはPVA(ポリビニルアルコール)製、ナイロン製)に界面活性剤(弱アルカリ性)を含ませ、第1の電極304表面を擦って洗浄する。
次いで、有機化合物を含む層313を形成する直前に、TFT及び隔壁が設けられた基板全体の吸着水分を除去するための真空加熱を行う。さらに有機化合物を含む層を形成する直前に、第1電極に対して紫外線照射を行ってもよい。
次いで、第1電極(陽極)上に、蒸着マスクを用いた蒸着法、またはインクジェット法によって有機化合物を含む層313を選択的に形成する。有機化合物を含む層313としては、高分子材料、低分子材料、無機材料、またはこれらを混合させた層、またはこれらを分散させた層、またはこれらの層を適宜組み合わせた積層とすればよい。
さらに、有機化合物を含む層上には第2電極(陰極)314を形成する。(図5(I))陰極314としては、仕事関数の小さい材料(Al、Ag、Li、Ca、またはこれらの合金MgAg、MgIn、AlLi、CaF、またはCaN)の薄膜(発光を透過する膜厚)と透明導電膜との積層を用いればよい。また、必要であれば、第2電極を覆ってスパッタ法または蒸着法により形成する保護層を形成する。保護層としてはスパッタ法またはCVD法により得られる窒化珪素膜、酸化珪素膜、酸化窒化珪素膜(SiNO膜(組成比N>O)またはSiON膜(組成比N<O))、炭素を主成分とする薄膜(例えばDLC膜、CN膜)を用いることができる。
次いで、封止材となる第5の基板316に一対の基板間隔を保持するギャップ材が含まれたシール材(図示しない)を所望のパターンに描画する。ここではブロッキング効果を持たせるため、表面にバリア膜(SiN膜、SiN膜、AlN膜、またはAlN膜など)とエッチングストッパー膜(SrO膜、SnO膜、またはテフロン膜)との積層膜317が形成されたガラス基板316を用いる。次いで、シールが描画された封止基板とアクティブマトリクス基板とを貼り合わせ、封止基板に設けられたシールパターンがアクティブマトリクス基板に設けられた発光領域を囲む位置になるように封止する。また、シール材に囲まれた空間には透明な有機樹脂からなる接着材315が充填されるように封止する。(図5(J))
次いで、ガラス基板である第5の基板316をエッチャントでエッチングして除去し、積層膜317を露呈させる。(図5(K))本実施例は、発光素子の発光を積層膜317に透過させる例であるので、積層膜317としては透光性を有する材料膜であればよい。
以上の工程でプラスチック基板312を支持体とし、TFTと発光素子とを備えた発光装置を作製することができる。(図5(L))こうして得られる発光装置は支持体をプラスチック基板としているため薄く、軽量、且つ、フレキシブルなものとすることができる。
また、本実施例は、実施の形態1乃至4のいずれか一と自由に組み合わせることができる。
ここでは、発光素子の発光を第1の電極に通過させて光を取り出す発光装置の作製例を図6に示す。なお、工程の一部は実施例1と同一であるため、詳細な説明は省略するとともに同一である部分には同じ符号を用いる。まず、第1の基板300上にエッチングストッパー膜401を形成する。エッチングストッパー膜401としては、蒸着法またはスパッタ法により得られるSrO膜、SnO膜、テフロン膜を用いる。また、発光を通過させるためにエッチングストッパー膜401は透明もしくは半透明な膜厚とする。
次いで、PCVD法で下地絶縁膜402となる酸化窒化シリコン膜(膜厚100nm)を形成し、さらに大気にふれることなく、アモルファスシリコン膜(膜厚54nm)を積層形成する。
以降の工程は、実施例1に従って同様に、TFT303、第1の電極304を形成する。また、発光を通過させるために第1の電極304としては透明導電膜を用いる。次いで、隔壁405をポジ型の感光性アクリルで形成する。
次いで、必要であれば、多孔質なスポンジ(代表的にはPVA(ポリビニルアルコール)製、ナイロン製)に界面活性剤(弱アルカリ性)を含ませ、第1の電極304表面を擦って洗浄する。また、第1の電極304の表面を洗浄処理やOプラズマ処理で清浄な表面とすることが好ましい。
次いで、有機化合物を含む層413を形成する直前に、TFT及び隔壁が設けられた基板全体の吸着水分を除去するための真空加熱を行う。さらに有機化合物を含む層を形成する直前に、第1電極に対して紫外線照射を行ってもよい。
次いで、第1電極(陽極)上に、蒸着マスクを用いた蒸着法、またはインクジェット法によって有機化合物を含む層413を選択的に形成する。有機化合物を含む層413としては、高分子材料、低分子材料、無機材料、またはこれらを混合させた層、またはこれらを分散させた層、またはこれらの層を適宜組み合わせた積層とすればよい。
さらに、有機化合物を含む層上には第2電極(陰極)414を形成する。(図6(B))陰極414としては、仕事関数の小さい材料(Al、Ag、Li、Ca、またはこれらの合金MgAg、MgIn、AlLi、CaF、またはCaN)を用いればよい。また、必要であれば、第2電極を覆ってスパッタ法または蒸着法により形成する保護層を形成する。保護層としてはスパッタ法またはCVD法により得られる窒化珪素膜、酸化珪素膜、酸化窒化珪素膜(SiNO膜(組成比N>O)またはSiON膜(組成比N<O))、炭素を主成分とする薄膜(例えばDLC膜、CN膜)を用いることができる。
次いで、封止材となる第2の基板416に一対の基板間隔を保持するギャップ材が含まれたシール材(図示しない)を所望のパターンに描画する。ここではブロッキング効果を持たせるため、表面にバリア膜(SiN膜、SiN膜、AlN膜、またはAlN膜など)417が形成されたプラスチック基板416を用いる。次いで、シールが描画された封止基板とアクティブマトリクス基板とを貼り合わせ、封止基板に設けられたシールパターンがアクティブマトリクス基板に設けられた発光領域を囲む位置になるように封止する。また、シール材に囲まれた空間には透明な有機樹脂からなる接着材415が充填されるように封止する。(図6(C))
次いで、ガラス基板である第1の基板300をエッチングして除去し、エッチングストッパー膜401を露呈させる。(図6(D))
以上の工程でプラスチック基板416を支持体とし、TFTと発光素子とを備えた発光装置を作製することができる。(図6(E))
また、本実施例は、実施の形態1乃至4、実施例1のいずれか一と自由に組み合わせることができる。
本実施例では実施例1と工程順序が異なる例を図7に示す。なお、工程の一部は実施例1と同一であるため、詳細な説明は省略するとともに同一である部分には同じ符号を用いる。
まず、実施例1に従って、ガラス基板である第1の基板300上に金属層301、酸化物膜302、TFT303、第1の電極304、隔壁305a、305bを形成する。(図5(A))なお、図7(A)は図5(A)と同一である。
次いで、必要であれば、多孔質なスポンジ(代表的にはPVA(ポリビニルアルコール)製、ナイロン製)に界面活性剤(弱アルカリ性)を含ませ、第1の電極304表面を擦って洗浄する。
次いで、有機化合物を含む層313を形成する直前に、TFT及び隔壁が設けられた基板全体の吸着水分を除去するための真空加熱を行う。
さらに有機化合物を含む層を形成する直前に、第1電極に対して紫外線照射を行ってもよい。
次いで、第1電極(陽極)上に、蒸着マスクを用いた蒸着法、またはインクジェット法によって有機化合物を含む層313を選択的に形成する。さらに、有機化合物を含む層上には第2電極(陰極)314を形成する。(図7(B))また、必要であれば、第2電極を覆ってスパッタ法または蒸着法により形成する保護層を形成する。
次いで、エッチングストッパー膜517が設けられた石英基板516に一対の基板間隔を保持するギャップ材が含まれたシール材(図示しない)を所望のパターンに描画する。また、シール材に囲まれた空間には透明な有機樹脂からなる接着材515が充填されるように封止する。(図7(C))
次いで、後の剥離を行いやすくするために、金属膜301と酸化物膜302との密着性を部分的に低下させる処理を行う。次いで、密着性を部分的に低下させた領域側から剥離させ、金属膜301が設けられている第1の基板300を物理的手段により引き剥がす。比較的小さな力(例えば、人間の手、ノズルから吹付けられるガスの風圧、超音波等)で引き剥がすことができる。こうして、酸化物層302上に形成された被剥離層を第1の基板300から分離することができる。剥離後の状態を図7(D)に示す。
次いで、接着材511で第3の基板512と酸化物層302(及び被剥離層)とを接着する。(図7(E))接着材511としては、反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等の光硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤が挙げられる。
第3の基板512としては、フレキシブルなプラスチック基板を用いる。ポリプロピレン、ポリプロピレンサルファイド、ポリカーボネート、ポリエーテルイミド、ポリフェニレンサルファイド、ポリフェニレンオキサイド、ポリサルフォン、またはポリフタールアミドからなるプラスチック基板を用いることが好ましい。ここではポリカーボネート基板(PC基板)を用いる。また、第3の基板としてマグネットシートを用いてもよい。
次いで、石英基板である第2の基板516をエッチャントでエッチングして除去し、エッチングストッパー膜517を露呈させる。(図7(F))本実施例は、発光素子の発光をエッチングストッパー膜517に透過させる例であるので、エッチングストッパー膜517は透光性を有する材料膜であればよい。
以上の工程でプラスチック基板512を支持体とし、TFTと発光素子とを備えた発光装置を作製することができる。(図7(G))こうして得られる発光装置は支持体をプラスチック基板としているため薄く、軽量、且つ、フレキシブルなものとすることができる。
また、本実施例は、実施の形態1乃至4、実施例1のいずれか一と自由に組み合わせることができる。
本実施例では、マグネットシート上に、有機化合物を含む層を発光層とする発光素子を備えた発光装置(上面出射構造)を作製する例を図8に示す。
なお、図8(A)は、発光装置を示す上面図、図8(B)は図8(A)をA−A’で切断した断面図である。点線で示された1101はソース信号線駆動回路、1102は画素部、1103はゲート信号線駆動回路である。また、1104は透明な封止基板、1105は第1のシール材であり、第1のシール材1105で囲まれた内側は、透明な第2のシール材1107で充填されている。なお、第1のシール材1105には基板間隔を保持するためのギャップ材が含有されている。
なお、接続配線1108はソース信号線駆動回路1101及びゲート信号線駆動回路1103に入力される信号を伝送するための配線であり、外部入力端子となるFPC(フレキシブルプリントサーキット)1109からビデオ信号やクロック信号を受け取る。なお、ここではFPCしか図示されていないが、このFPCにはプリント配線基盤(PWB)が取り付けられていても良い。
次に、断面構造について図8(B)を用いて説明する。フレキシブルなマグネットシート1110上には下地絶縁膜とエッチングストッパー膜との積層膜1150、接着材1140を介して駆動回路及び画素部が形成されているが、ここでは、駆動回路としてのソース信号線駆動回路1101と画素部1102が示されている。マグネットシート1110は、バリウムフェライト、ストロンチウムフェライト、或いは希土類磁石等の粉末に、プラスチックのような有機高分子化合物とバインダーとを混合した後、シート状に成形した基板である。
なお、ソース信号線駆動回路1101にはnチャネル型TFT1123とpチャネル型TFT1124とを組み合わせたCMOS回路が形成される。なお、実施の形態5に従って、これらのTFTを得ることもできる。また、駆動回路を形成するTFTは、公知のCMOS回路、PMOS回路もしくはNMOS回路で形成しても良い。また、本実施例では、基板上に駆動回路を形成したドライバー一体型を示すが、必ずしもその必要はなく、基板上ではなく外部に形成することもできる。また、ポリシリコン膜を活性層とするTFTの構造は特に限定されず、トップゲート型TFTであってもよいし、ボトムゲート型TFTであってもよい。
また、画素部1102はスイッチング用TFT1111と、電流制御用TFT1112とそのドレインに電気的に接続された第1の電極(陽極)1113を含む複数の画素により形成される。電流制御用TFT1112としてはnチャネル型TFTであってもよいし、pチャネル型TFTであってもよいが、陽極と接続させる場合、pチャネル型TFTとすることが好ましい。また、保持容量(図示しない)を適宜設けることが好ましい。なお、ここでは無数に配置された画素のうち、一つの画素の断面構造のみを示し、その一つの画素に2つのTFTを用いた例を示したが、3つ、またはそれ以上のTFTを適宜、用いてもよい。
ここでは第1の電極1113がTFTのドレインと直接接している構成となっているため、第1の電極1113の下層はシリコンからなるドレインとオーミックコンタクトのとれる材料層とし、有機化合物を含む層と接する最上層を仕事関数の大きい材料層とすることが望ましい。例えば、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との3層構造とすると、配線としての抵抗も低く、且つ、良好なオーミックコンタクトがとれ、且つ、陽極として機能させることができる。また、第1の電極1113は、窒化チタン膜、クロム膜、タングステン膜、Zn膜、Pt膜などの単層としてもよいし、2層以上の積層を用いてもよい。
また、第1の電極(陽極)1113の両端には絶縁物(バンク、隔壁、障壁、土手などと呼ばれる)1114が形成される。絶縁物1114は有機樹脂膜もしくは珪素を含む絶縁膜で形成すれば良い。ここでは、絶縁物1114として、ポジ型の感光性アクリル樹脂膜を用いて図8に示す形状の絶縁物を形成する。
カバレッジを良好なものとするため、絶縁物1114の上端部または下端部に曲率を有する曲面が形成されるようにする。例えば、絶縁物1114の材料としてポジ型の感光性アクリルを用いた場合、絶縁物1114の上端部のみに曲率半径(0.2μm〜3μm)を有する曲面を持たせることが好ましい。また、絶縁物1114として、感光性の光によってエッチャントに不溶解性となるネガ型、或いは光によってエッチャントに溶解性となるポジ型のいずれも使用することができる。
また、絶縁物1114を窒化アルミニウム膜、窒化酸化アルミニウム膜、炭素を主成分とする薄膜、または窒化珪素膜からなる保護膜で覆ってもよい。
また、第1の電極(陽極)1113上には、蒸着マスクを用いた蒸着法、またはインクジェット法によって有機化合物を含む層1115を選択的に形成する。さらに、有機化合物を含む層1115上には第2の電極(陰極)1116が形成される。陰極としては、仕事関数の小さい材料(Al、Ag、Li、Ca、またはこれらの合金MgAg、MgIn、AlLi、CaF、またはCaN)を用いればよい。ここでは、発光が透過するように、第2の電極(陰極)1116として、膜厚を薄くした金属薄膜と、透明導電膜(ITO(酸化インジウム酸化スズ合金)、酸化インジウム酸化亜鉛合金(In―ZnO)、酸化亜鉛(ZnO)等)との積層を用いる。こうして、第1の電極(陽極)1113、有機化合物を含む層1115、及び第2の電極(陰極)1116からなる発光素子1118が形成される。ここでは発光素子1118は白色発光とする例であるので着色層1131と遮光層(BM)1132からなるカラーフィルター(簡略化のため、ここではオーバーコート層は図示しない)を設けている。
また、R、G、Bの発光が得られる有機化合物を含む層をそれぞれ選択的に形成すれば、カラーフィルターを用いなくともフルカラーの表示を得ることができる。
また、発光素子1118を封止するために透明保護層1117を形成する。この透明保護層1117としてはスパッタ法(DC方式やRF方式)やPCVD法により得られる窒化珪素または窒化酸化珪素を主成分とする絶縁膜、炭素を主成分とする薄膜(DLC膜、CN膜など)、またはこれらの積層を用いることが好ましい。シリコンターゲットを用い、窒素とアルゴンを含む雰囲気で形成すれば、水分やアルカリ金属などの不純物に対してブロッキング効果の高い窒化珪素膜が得られる。また、窒化シリコンターゲットを用いてもよい。また、透明保護層は、リモートプラズマを用いた成膜装置を用いて形成してもよい。また、透明保護層に発光を通過させるため、透明保護層の膜厚は、可能な限り薄くすることが好ましい。
また、発光素子1118を封止するために不活性気体雰囲気下で第1シール材1105、第2シール材1107により封止基板1104を貼り合わせる。なお、第1シール材1105、第2シール材1107としてはエポキシ系樹脂を用いるのが好ましい。また、第1シール材1105、第2シール材1107はできるだけ水分や酸素を透過しない材料であることが望ましい。
また、本実施例では、封止基板1104を貼りつけた後、ガラス基板や石英基板をエッチングして除去した後でマグネットシート1110を接着している。エッチングによって下地絶縁膜とエッチングストッパー膜との積層膜1150が露呈する。従って、本実施例では封止基板1104を構成する材料として、ガラス基板のエッチングで除去されない材料からなるプラスチック基板を用いる。また、第1シール材1105、第2シール材1107を用いて封止基板1104を接着した後、さらに側面(露呈面)を覆うように第3のシール材で封止することも可能である。
以上のようにして発光素子を第1シール材1105、第2シール材1107に封入することにより、発光素子を外部から完全に遮断することができ、外部から水分や酸素といった有機化合物層の劣化を促す物質が侵入することを防ぐことができる。また、金属からなる配線をマグネットシート1110の磁力で引き付けることで接着力を維持することができる。従って、信頼性の高い発光装置を得ることができる。
また、本実施例は、実施の形態1乃至3、実施例1のいずれか一と自由に組み合わせることができる。
実施例4では陽極上に有機化合物を含む層を形成し、有機化合物を含む層上に透明電極である陰極を形成するという構造(以下、上面出射構造とよぶ)とした例を示したが、本実施例では、陽極上に有機化合物を含む層が形成され、有機化合物層上に陰極が形成される発光素子を有し、有機化合物を含む層において生じた発光を透明電極である陽極からTFTの方へ取り出す(以下、下面出射構造とよぶ)という構造とした例を示す。
ここで、下面出射構造の発光装置の一例を図9に示す。
なお、図9(A)は、発光装置を示す上面図、図9(B)は図9(A)をA−A’で切断した断面図である。点線で示された1201はソース信号線駆動回路、1202は画素部、1203はゲート信号線駆動回路である。また、1204はマグネットシート、1205aは一対の基板間隔を保持するためのギャップ材が含有されているシール材であり、シール材1205aで囲まれた内側は、シール材1205bで充填されている。シール材1205b中に乾燥剤を配置してもよい。
なお、接続配線1208はソース信号線駆動回路1201及びゲート信号線駆動回路1203に入力される信号を伝送するための配線であり、外部入力端子となるFPC(フレキシブルプリントサーキット)1209からビデオ信号やクロック信号を受け取る。
次に、断面構造について図9(B)を用いて説明する。透光性を有する基板1210上には接着材1240を介して駆動回路及び画素部が形成されているが、ここでは、駆動回路としてのソース信号線駆動回路1201と画素部1202が示されている。なお、ソース信号線駆動回路1201にはnチャネル型TFT1223とpチャネル型TFT1224とを組み合わせたCMOS回路が形成される。
また、画素部1202はスイッチング用TFT1211と、電流制御用TFT1212とそのドレインに電気的に接続された透明な導電膜からなる第1の電極(陽極)1213を含む複数の画素により形成される。
ここでは第1の電極1213が接続電極と一部重なるように形成され、第1の電極1213はTFTのドレイン領域と接続電極を介して電気的に接続している構成となっている。第1の電極1213は透明性を有し、且つ、仕事関数の大きい導電膜(ITO(酸化インジウム酸化スズ合金)、酸化インジウム酸化亜鉛合金(In―ZnO)、酸化亜鉛(ZnO)等)を用いることが望ましい。
また、第1の電極(陽極)1213の両端には絶縁物(バンク、隔壁、障壁、土手などと呼ばれる)1214が形成される。カバレッジを良好なものとするため、絶縁物1214の上端部または下端部に曲率を有する曲面が形成されるようにする。また、絶縁物1214を窒化アルミニウム膜、窒化酸化アルミニウム膜、炭素を主成分とする薄膜、または窒化珪素膜からなる保護膜で覆ってもよい。
また、第1の電極(陽極)1213上には、蒸着マスクを用いた蒸着法、またはインクジェット法によって有機化合物を含む層1215を選択的に形成する。さらに、有機化合物を含む層1215上には第2の電極(陰極)1216が形成される。陰極としては、仕事関数の小さい材料(Al、Ag、Li、Ca、またはこれらの合金MgAg、MgIn、AlLi、CaF、またはCaN)を用いればよい。こうして、第1の電極(陽極)1213、有機化合物を含む層1215、及び第2の電極(陰極)1216からなる発光素子1218が形成される。発光素子1218は、図9中に示した矢印方向に発光する。ここでは発光素子1218はR、G、或いはBの単色発光が得られる発光素子であり、R、G、Bの発光が得られる有機化合物を含む層をそれぞれ選択的に形成した3つの発光素子でフルカラーとする。
また、発光素子1218を封止するために保護層1217を形成する。この透明保護層1217としてはスパッタ法(DC方式やRF方式)やPCVD法により得られる窒化珪素または窒化酸化珪素を主成分とする絶縁膜、または炭素を主成分とする薄膜(DLC膜、CN膜など)、またはこれらの積層を用いることが好ましい。シリコンターゲットを用い、窒素とアルゴンを含む雰囲気で形成すれば、水分やアルカリ金属などの不純物に対してブロッキング効果の高い窒化珪素膜が得られる。また、窒化シリコンターゲットを用いてもよい。また、保護層は、リモートプラズマを用いた成膜装置を用いて形成してもよい。
また、発光素子1218を封止するために不活性気体雰囲気下でシール材1205a、1205bによりエッチングストッパー膜1250が成膜されたガラス基板を貼り付け、ガラス基板をエッチングで除去した後、接着材1251でマグネットシート基板1204を貼り合わせる。なお、シール材1205a、1205bとしてはエポキシ系樹脂を用いるのが好ましい。また、1205a、1205bはできるだけ水分や酸素を透過しない材料であることが望ましい。
また、基板1210は、TFTを形成した後に貼り付けた基板である。なお、基板1210を貼り付ける前の基板は、剥離法、例えば実施の形態1乃至4に示した方法で除去または剥離している。
また、本実施例は実施の形態1乃至3、実施例1または実施例2と自由に組み合わせることができる。
本実施例では、一つの画素の断面構造、特に発光素子およびTFTの接続、画素間に配置する隔壁の形状について説明する。
図10(A)中、40は基板、41は隔壁(土手とも呼ばれる)、42は絶縁膜、43は第1の電極(陽極)、44は有機化合物を含む層、45は第2の電極(陰極)46はTFTである。
TFT46において、46aはチャネル形成領域、46b、46cはソース領域またはドレイン領域、46dはゲート電極、46e、46fはソース電極またはドレイン電極である。ここではトップゲート型TFTを示しているが、特に限定されず、逆スタガ型TFTであってもよいし、順スタガ型TFTであってもよい。なお、46fは第1の電極43と一部接して重なることによりTFT46とを接続する電極である。
また、図10(A)とは一部異なる断面構造を図10(B)に示す。
図10(B)においては、第1の電極と電極との重なり方が図10(A)の構造と異なっており、第1の電極をパターニングした後、電極を一部重なるように形成することでTFTと接続させている。
また、図10(A)とは一部異なる断面構造を図10(C)に示す。
図10(C)においては、層間絶縁膜がさらに1層設けられており、第1の電極がコンタクトホールを介してTFTの電極と接続されている。また、隔壁41の断面形状としては、図10(D)に示すようにテーパー形状としてもよい。フォトリソグラフィ法を用いてレジストを露光した後、非感光性の有機樹脂や無機絶縁膜をエッチングすることによって得られる。
また、ポジ型の感光性有機樹脂を用いれば、図10(E)に示すような形状、上端部に曲面を有する形状とすることができる。
また、ネガ型の感光性樹脂を用いれば、図10(F)に示すような形状、上端部および下端部に曲面を有する形状とすることができる。
また、本実施例は実施の形態1乃至3、実施例1乃至5のいずれか一と自由に組み合わせることができる。
本実施例では、プラスチック基板にCPUで代表される集積回路を転写する例を図11に示す。
まず、第1の基板900上にエッチングストッパー膜901を形成し、その上に下地絶縁膜を形成する。次いで、下地絶縁膜上に半導体素子、nチャネル型TFT903b、pチャネル型TFT903a、容量部906、端子部(図示しない)などを形成する。nチャネル型TFT903bとpチャネル型TFT903aを相補的に組み合わせればCMOS回路ができ、さまざまな集積回路を構成することができる。例えば、SRAMなどのメモリー回路も作製することができる。従って、第1の基板900上に演算部(AND回路、OR回路、NOT回路、バッファ回路、またはレジスタ回路を含む)と制御部(プログラムカウンタ、命令レジスタ、または制御信号生成部を含む)とを合わせた中央処理部(CPUとも呼ばれる)を作製することができる。なお、CPUに関しては、実施の形態5に説明したので、ここでは詳細な説明は省略する。
次いで、これらの素子を覆う絶縁膜を形成した後、引き回し配線(図示しない)や出入力端子などを適宜形成する。(図11(A))
次いで、接着材915(除去可能な接着材、例えば水溶性接着材、または両面テープ)で第2の基板916を貼り付ける。第2の基板916としては特に限定されず、後のエッチングで選択比が取れる材料からなる板状の基材であれば特に限定されない。(図11(B))
次いで、第1の基板900をエッチングにより除去してエッチングストッパー膜901を露呈させる。本実施例では、フッ酸(HF)と硫酸(HSO)とを混合した溶液でガラス基板である第1の基板900のみを溶かす。(図11(C))
次いで、エッチングストッパー膜901に接するように接着材920でプラスチックからなる第3の基板921を貼り付ける。(図11(D))プラスチックからなる基板921としては特に限定されず、透光性を有していてもよいし、透光性がなくてもよい。
次いで、接着材915を除去することによって第2の基板916を除去する。こうして、第3の基板921上に接着材920と、エッチングストッパー膜901と、集積回路(CPUなど)とを有する半導体装置が完成する。
また、第3の基板921としてカードサイズのプラスチック基板を用いれば図13に示すカード型の電子機器を作製することができる。例えば、認証カードとする場合には、1010をカード基材、1011を情報を確保するためのメモリ回路を含むCPU、1012をデータ入出力部、1013をバッテリー(例えば太陽電池)として埋め込むことができる。CPUは、上記プロセスでプラスチック基板に貼り付けられ、装置全体としてさらなる薄型化が可能となる。
また、カード型のゲーム電子機器とする場合には、1010をカード基材、1011を表示部、1012を駆動回路、1013をゲームプログラムが実行可能なCPUとすればよい。これら表示部、駆動回路部、CPUを全てプラスチック基板上に形成することができるため、さらなる薄型化が可能となる。
また、本実施例は実施の形態1乃至5、実施例1乃至5のいずれか一と自由に組み合わせることができる。
本発明を実施して様々なモジュール(アクティブマトリクス型ELモジュール、反射型液晶表示装置、アクティブマトリクス型ECモジュール)を完成させることができる。即ち、本発明を実施することによって、それらを組み込んだ全ての電子機器が完成される。
その様な電子機器としては、ビデオカメラ、デジタルカメラ、ヘッドマウントディスプレイ(ゴーグル型ディスプレイ)、カーナビゲーション、プロジェクタ、カーステレオ、パーソナルコンピュータ、携帯情報端末(モバイルコンピュータ、携帯電話または電子書籍等)などが挙げられる。それらの一例を図14、図15に示す。
図14(A)はパーソナルコンピュータであり、本体2001、画像入力部2002、表示部2003、キーボード2004等を含む。本発明によりプラスチック基板を用いることによって軽量化を図ることができる。
図14(B)はビデオカメラであり、本体2101、表示部2102、音声入力部2103、操作スイッチ2104、バッテリー2105、受像部2106等を含む。本発明によりプラスチック基板を用いることによって軽量化を図ることができる。
図14(C)はゲーム機器であり、本体2201、表示部2205等を含む。本発明によりプラスチック基板を用いることによって軽量化を図ることができる。
図14(D)はプログラムを記録した記録媒体(以下、記録媒体と呼ぶ)を用いるプレーヤーであり、本体2401、表示部2402、スピーカ部2403、記録媒体2404、操作スイッチ2405等を含む。なお、このプレーヤーは記録媒体としてDVD(Digtial Versatile Disc)、CD等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。
図14(E)はデジタルカメラであり、本体2501、表示部2502、接眼部2503、操作スイッチ2504、受像部(図示しない)等を含む。本発明によりプラスチック基板を用いることによって軽量化を図ることができる。
図15(A)は携帯電話であり、本体2901、音声出力部2902、音声入力部2903、表示部2904、操作スイッチ2905、アンテナ2906、画像入力部(CCD、イメージセンサ等)2907等を含む。
図15(B)は携帯書籍(電子書籍)であり、本体3001、表示部3002、3003、記憶媒体3004、操作スイッチ3005、アンテナ3006等を含む。本発明によりプラスチック基板を用いることによって軽量化を図ることができる。
図15(C)はディスプレイであり、本体3101、支持台3102、表示部3103等を含む。本発明によりプラスチック基板を用いることによって軽量化を図ることができる。
ちなみに図15(C)に示すディスプレイは中小型または大型のもの、例えば5〜20インチの画面サイズのものである。また、このようなサイズの表示部を形成するためには、基板の一辺が1mのものを用い、多面取りを行って量産することが好ましい。
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器の作製方法に適用することが可能である。また、本実施例の電子機器は実施の形態1乃至5、実施例1乃至7のどのような組み合わせからなる構成を用いても実現することができる。
実施例8において示した電子機器には、発光素子が封止された状態にあるパネルに、コントローラ、電源回路等を含むICが実装された状態にあるモジュールが搭載されている。モジュールとパネルは、共に発光装置の一形態に相当する。本実施例では、モジュールの具体的な構成について説明する。
図16(A)に、コントローラ801及び電源回路802がパネル800に実装されたモジュールの外観図を示す。パネル800には、発光素子が各画素に設けられた画素部803と、前記画素部803が有する画素を選択する走査線駆動回路804と、選択された画素にビデオ信号を供給する信号線駆動回路805とが設けられている。
またプリント基板806にはコントローラ801、電源回路802が設けられており、コントローラ801または電源回路802から出力された各種信号及び電源電圧は、FPC807を介してパネル800の画素部803、走査線駆動回路804、信号線駆動回路805に供給される。
プリント基板806への電源電圧及び各種信号は、複数の入力端子が配置されたインターフェース(I/F)部808を介して供給される。
なお、本実施例ではパネル800にプリント基板806がFPCを用いて実装されているが、必ずしもこの構成に限定されない。COG(Chip on Glass)方式を用い、コントローラ801、電源回路802をパネル800に直接実装させるようにしても良い。
本実施例ではプリント基板806上に様々なICチップを搭載して様々な回路を構成する例を示すが、実施例7に示した素子の形成方法に従えばプラスチック基板上にポリシリコンを利用した大規模集積回路(LSI)を作り込むことができ、ICチップに代用してLSIが設けられたプラスチック基板を用いることができる。
また、プリント基板806において、引きまわしの配線間に形成される容量や配線自体が有する抵抗等によって、電源電圧や信号にノイズがのったり、信号の立ち上がりが鈍ったりすることがある。そこで、プリント基板806にコンデンサ、バッファ等の各種素子を設けて、電源電圧や信号にノイズがのったり、信号の立ち上がりが鈍ったりするのを防ぐようにしても良い。
図16(B)に、プリント基板806の構成をブロック図で示す。インターフェース808に供給された各種信号と電源電圧は、コントローラ801と、電源電圧802に供給される。
コントローラ801は、A/Dコンバータ809と、位相ロックドループ(PLL:Phase Locked Loop)810と、制御信号生成部811と、SRAM(Static Random Access Memory)812、813とを有している。なお本実施例ではSRAMを用いているが、SRAMの代わりに、SDRAMや、高速でデータの書き込みや読み出しが可能であるならばDRAM(Dynamic Random Access Memory)も用いることが可能である。
インターフェース808を介して供給されたビデオ信号は、A/Dコンバータ809においてパラレル−シリアル変換され、R、G、Bの各色に対応するビデオ信号として制御信号生成部811に入力される。また、インターフェース808を介して供給された各種信号をもとに、A/Dコンバータ809においてHsync信号、Vsync信号、クロック信号CLK、交流電圧(AC Cont)が生成され、制御信号生成部811に入力される。
位相ロックドループ810では、インターフェース808を介して供給される各種信号の周波数と、制御信号生成部811の動作周波数の位相とを合わせる機能を有している。制御信号生成部811の動作周波数は、インターフェース808を介して供給された各種信号の周波数と必ずしも同じではないが、互いに同期するように制御信号生成部811の動作周波数を位相ロックドループ810において調整する。
制御信号生成部811に入力されたビデオ信号は、一旦SRAM812、813に書き込まれ、保持される。制御信号生成部811では、SRAM812に保持されている全ビットのビデオ信号のうち、全画素に対応するビデオ信号を1ビット分づつ読み出し、パネル800の信号線駆動回路805に供給する。
また制御信号生成部811では、各ビット毎の、発光素子が発光する期間に関する情報を、パネル800の走査線駆動回路804に供給する。
また電源回路802は所定の電源電圧を、パネル800の信号線駆動回路805、走査線駆動回路804及び画素部803に供給する。
次に電源回路802の詳しい構成について、図17を用いて説明する。本実施例の電源回路802は、4つのスイッチングレギュレータコントロール860を用いたスイッチングレギュレータ854と、シリーズレギュレータ855とからなる。
一般的にスイッチングレギュレータは、シリーズレギュレータに比べて小型、軽量であり、降圧だけでなく昇圧や正負反転することも可能である。一方シリーズレギュレータは、降圧のみに用いられるが、スイッチングレギュレータに比べて出力電圧の精度は良く、リプルやノイズはほとんど発生しない。本実施例の電源回路802では、両者を組み合わせて用いる。
図17に示すスイッチングレギュレータ854は、スイッチングレギュレータコントロール(SWR)860と、アテニュエイター(減衰器:ATT)861と、トランス(T)862と、インダクター(L)863と、基準電源(Vref)864と、発振回路(OSC)865、ダイオード866と、バイポーラトランジスタ867と、可変抵抗868と、容量869とを有している。
スイッチングレギュレータ854において外部のLiイオン電池(3.6V)等の電圧が変換されることで、陰極に与えられる電源電圧と、スイッチングレギュレータ854に供給される電源電圧が生成される。
またシリーズレギュレータ855は、バンドギャップ回路(BG)870と、アンプ871と、オペアンプ872と、電流源873と、可変抵抗874と、バイポーラトランジスタ875とを有し、スイッチングレギュレータ854において生成された電源電圧が供給されている。
シリーズレギュレータ855では、スイッチングレギュレータ854において生成された電源電圧を用い、バンドギャップ回路870において生成された一定の電圧に基づいて、各色の発光素子の陽極に電流を供給するための配線(電流供給線)に与える直流の電源電圧を、生成する。
なお電流源873は、ビデオ信号の電流が画素に書き込まれる駆動方式の場合に用いる。この場合、電流源873において生成された電流は、パネル800の信号線駆動回路805に供給される。なお、ビデオ信号の電圧が画素に書き込まれる駆動方式の場合には、電流源873は必ずしも設ける必要はない。
また、本実施例の電子機器は実施の形態1乃至5、実施例1乃至8のどのような組み合わせからなる構成を用いても実現することができる。
本発明の作製工程を示す図である。(実施の形態1) 本発明の作製工程を示す図である。(実施の形態2) 本発明の作製工程を示す図である。(実施の形態3) 本発明の作製工程を示す図である。(実施の形態4) 実施例1を示す図である。 実施例2を示す図である。 実施例3を示す図である。 発光装置の上面図および断面図である。(実施例4) 発光装置の上面図および断面図である。(実施例5) TFTと第1の電極との接続、隔壁形状を説明する図である。(実施例6) 本発明の作製工程を示す図である。(実施例7) ブロック図を示す図である。(実施の形態5) カード型の電子機器を示す図である。(実施例7) 電子機器の一例を示す図。(実施例8) 電子機器の一例を示す図。(実施例8) モジュールを示す図である。(実施例9) ブロック図を示す図である。(実施例9)

Claims (6)

  1. 基板と、
    前記基板上に設けられた接着剤と、
    前記接着材上に設けられた保護膜と、
    前記保護膜上に設けられた絶縁膜と、
    前記絶縁膜上に設けられた制御部及び演算部とからなる中央処理部並びに記憶部と、を有し、
    前記中央処理部は、Nチャネル型の薄膜トランジスタ及びPチャネル型の薄膜トランジスタを含むことを特徴とする半導体装置。
  2. 請求項1において、
    前記基板は、プラスチック基板であることを特徴とする半導体装置。
  3. 請求項1または2において、
    前記接着材は、反応硬化型接着剤、熱硬化型接着剤、光硬化型接着剤、または嫌気型接着剤であることを特徴とする半導体装置。
  4. 請求項1乃至3のいずれか一において、
    前記保護膜は、SrO、SnO、フッ素樹脂、または金属であることを特徴とする半導体装置。
  5. 請求項1乃至4のいずれか一において、
    前記絶縁膜は、酸化窒化シリコン膜であることを特徴とする半導体装置。
  6. 請求項1乃至5のいずれか一において、
    前記半導体装置は、認証カード、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ、カーナビゲーション、パーソナルコンピュータ、または携帯情報端末であることを特徴とする半導体装置。
JP2006290280A 2002-11-01 2006-10-25 半導体装置の作製方法 Expired - Fee Related JP4912835B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006290280A JP4912835B2 (ja) 2002-11-01 2006-10-25 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002320270 2002-11-01
JP2002320270 2002-11-01
JP2006290280A JP4912835B2 (ja) 2002-11-01 2006-10-25 半導体装置の作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004525644A Division JP4748986B2 (ja) 2002-11-01 2003-10-23 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JP2007088491A true JP2007088491A (ja) 2007-04-05
JP4912835B2 JP4912835B2 (ja) 2012-04-11

Family

ID=37975082

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006290280A Expired - Fee Related JP4912835B2 (ja) 2002-11-01 2006-10-25 半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JP4912835B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008287711A (ja) * 2007-04-18 2008-11-27 Semiconductor Energy Lab Co Ltd 無線通信方法
WO2010079640A1 (ja) 2009-01-07 2010-07-15 シャープ株式会社 有機エレクトロルミネセンス表示装置及びその製造方法
JP2015129830A (ja) * 2014-01-07 2015-07-16 株式会社ジャパンディスプレイ 表示装置及び表示装置の製造方法
KR101542079B1 (ko) * 2009-05-15 2015-08-05 엘지디스플레이 주식회사 유기전계 발광소자 및 그 제조 방법
US9978827B2 (en) 2015-11-06 2018-05-22 Japan Display Inc. Method of manufacturing organic EL display device and organic EL display device
WO2018138836A1 (ja) * 2017-01-26 2018-08-02 株式会社 電硝エンジニアリング ディスプレイ用電子基板の製造方法、ディスプレイ用電子基板の研磨方法および研磨装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06348215A (ja) * 1992-06-29 1994-12-22 Iyo Technical:Kk Elランプの薄型防水機能付きフレキシブルデスプレー
JPH10256576A (ja) * 1997-03-06 1998-09-25 Matsushita Electric Ind Co Ltd 太陽電池シート
JPH1120360A (ja) * 1997-07-03 1999-01-26 Seiko Epson Corp Icカード及び薄膜集積回路装置並びにそれらの製造方法
JP2000140778A (ja) * 1998-11-10 2000-05-23 Hitachi Plant Eng & Constr Co Ltd ガラス基板の洗浄液及び洗浄方法
JP2002087844A (ja) * 2000-09-14 2002-03-27 Sony Corp 表示パネルの製造方法
WO2002084739A1 (en) * 2001-04-13 2002-10-24 Sony Corporation Thin film-device manufacturing method, and semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06348215A (ja) * 1992-06-29 1994-12-22 Iyo Technical:Kk Elランプの薄型防水機能付きフレキシブルデスプレー
JPH10256576A (ja) * 1997-03-06 1998-09-25 Matsushita Electric Ind Co Ltd 太陽電池シート
JPH1120360A (ja) * 1997-07-03 1999-01-26 Seiko Epson Corp Icカード及び薄膜集積回路装置並びにそれらの製造方法
JP2000140778A (ja) * 1998-11-10 2000-05-23 Hitachi Plant Eng & Constr Co Ltd ガラス基板の洗浄液及び洗浄方法
JP2002087844A (ja) * 2000-09-14 2002-03-27 Sony Corp 表示パネルの製造方法
WO2002084739A1 (en) * 2001-04-13 2002-10-24 Sony Corporation Thin film-device manufacturing method, and semiconductor device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008287711A (ja) * 2007-04-18 2008-11-27 Semiconductor Energy Lab Co Ltd 無線通信方法
WO2010079640A1 (ja) 2009-01-07 2010-07-15 シャープ株式会社 有機エレクトロルミネセンス表示装置及びその製造方法
KR101542079B1 (ko) * 2009-05-15 2015-08-05 엘지디스플레이 주식회사 유기전계 발광소자 및 그 제조 방법
JP2015129830A (ja) * 2014-01-07 2015-07-16 株式会社ジャパンディスプレイ 表示装置及び表示装置の製造方法
US9666428B2 (en) 2014-01-07 2017-05-30 Japan Display Inc. Display device
US9978827B2 (en) 2015-11-06 2018-05-22 Japan Display Inc. Method of manufacturing organic EL display device and organic EL display device
WO2018138836A1 (ja) * 2017-01-26 2018-08-02 株式会社 電硝エンジニアリング ディスプレイ用電子基板の製造方法、ディスプレイ用電子基板の研磨方法および研磨装置
JPWO2018138836A1 (ja) * 2017-01-26 2019-02-07 株式会社 電硝エンジニアリング ディスプレイ用電子基板の製造方法、ディスプレイ用電子基板の研磨方法および研磨装置

Also Published As

Publication number Publication date
JP4912835B2 (ja) 2012-04-11

Similar Documents

Publication Publication Date Title
JP4748986B2 (ja) 半導体装置の作製方法
US11196020B2 (en) Semiconductor device and method for manufacturing the same
JP5094776B2 (ja) 半導体装置の作製方法
US7569859B2 (en) Manufacturing method of light emitting device and manufacturing device thereof
JP2004140267A (ja) 半導体装置およびその作製方法
JP4912835B2 (ja) 半導体装置の作製方法
JP4712298B2 (ja) 発光装置の作製方法
JP4781082B2 (ja) 半導体装置の作製方法
JP2004240412A (ja) 液晶表示装置及び液晶表示装置の作製方法
JP4757469B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101207

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110510

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110701

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120117

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120118

R150 Certificate of patent or registration of utility model

Ref document number: 4912835

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150127

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150127

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees