JP2005136213A - 薄膜デバイス基板の製造方法 - Google Patents
薄膜デバイス基板の製造方法 Download PDFInfo
- Publication number
- JP2005136213A JP2005136213A JP2003370911A JP2003370911A JP2005136213A JP 2005136213 A JP2005136213 A JP 2005136213A JP 2003370911 A JP2003370911 A JP 2003370911A JP 2003370911 A JP2003370911 A JP 2003370911A JP 2005136213 A JP2005136213 A JP 2005136213A
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- heat insulating
- insulating film
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 237
- 239000010409 thin film Substances 0.000 title claims abstract description 57
- 238000004519 manufacturing process Methods 0.000 title claims description 55
- 239000010408 film Substances 0.000 claims abstract description 374
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 72
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 43
- 238000000034 method Methods 0.000 claims description 64
- 239000004065 semiconductor Substances 0.000 claims description 39
- 238000005224 laser annealing Methods 0.000 claims description 29
- 229910021426 porous silicon Inorganic materials 0.000 claims description 29
- 238000005530 etching Methods 0.000 claims description 27
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 16
- 239000011651 chromium Substances 0.000 claims description 14
- 229910052804 chromium Inorganic materials 0.000 claims description 13
- 239000011800 void material Substances 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 239000011521 glass Substances 0.000 abstract description 59
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 36
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 22
- 230000002159 abnormal effect Effects 0.000 abstract description 7
- 238000013021 overheating Methods 0.000 abstract description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 26
- 238000012546 transfer Methods 0.000 description 25
- 229910052581 Si3N4 Inorganic materials 0.000 description 17
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 17
- 239000010410 layer Substances 0.000 description 16
- 239000012790 adhesive layer Substances 0.000 description 12
- 239000000463 material Substances 0.000 description 12
- 239000011229 interlayer Substances 0.000 description 10
- 239000013078 crystal Substances 0.000 description 9
- 238000004528 spin coating Methods 0.000 description 7
- 238000009413 insulation Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000013081 microcrystal Substances 0.000 description 2
- 239000003960 organic solvent Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 1
- 238000007743 anodising Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 229910000423 chromium oxide Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 150000002576 ketones Chemical class 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000000178 monomer Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- SCPYDCQAZCOKTP-UHFFFAOYSA-N silanol Chemical compound [SiH3]O SCPYDCQAZCOKTP-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000002195 soluble material Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
- H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【課題】 レーザアニールで形成した薄膜デバイスの過熱による異常動作を抑制する等。
【解決手段】 まず、ガラス基板１０１上に、断熱膜１０２、酸化シリコン膜１０３及び非晶質シリコン膜１０４を順次形成し、非晶質シリコン膜１０４の上方からエキシマレーザのレーザ光１０５を照射する。すると、非晶質シリコン膜１０４は溶融した後に再結晶化して多結晶シリコン膜１０４’となる。続いて、多結晶シリコン膜１０４’を活性層に用いてＴＦＴ１０６を形成し、ＴＦＴ１０６上にプラスチック基板を貼り合わせ、最後に断熱膜１０２を介してガラス基板１０１を剥離することによって、ＴＦＴ１０６の転写が完成する。ＴＦＴ１０６は、断熱膜１０６が除去されているので、動作時の過熱による異常が抑制される。
【選択図】 図１
【解決手段】 まず、ガラス基板１０１上に、断熱膜１０２、酸化シリコン膜１０３及び非晶質シリコン膜１０４を順次形成し、非晶質シリコン膜１０４の上方からエキシマレーザのレーザ光１０５を照射する。すると、非晶質シリコン膜１０４は溶融した後に再結晶化して多結晶シリコン膜１０４’となる。続いて、多結晶シリコン膜１０４’を活性層に用いてＴＦＴ１０６を形成し、ＴＦＴ１０６上にプラスチック基板を貼り合わせ、最後に断熱膜１０２を介してガラス基板１０１を剥離することによって、ＴＦＴ１０６の転写が完成する。ＴＦＴ１０６は、断熱膜１０６が除去されているので、動作時の過熱による異常が抑制される。
【選択図】 図１
Description
本発明は、基板上に形成した薄膜デバイスを他の基板上に転写する工程を備えた薄膜デバイス基板の製造方法に関する。
液晶表示装置の画素部スイッチング素子として、ガラス基板上に形成された薄膜トランジスタ（以下「ＴＦＴ」という。）が利用されている。近年、高精細の液晶表示装置の実現に加え、システム・オン・グラス（以下「ＳＯＧ」という。）の実現のために、ＴＦＴの動作速度の要求が高まっていて、高品質な多結晶シリコンＴＦＴ形成技術が注目を浴びている。なお、ＳＯＧとは、液晶駆動用のＴＦＴとともに、駆動回路、メモリ、ＣＰＵなどの周辺回路のＴＦＴをガラス基板上に同時に組み込む技術のことである。
［第1従来技術］ガラス基板上に多結晶シリコン膜を形成する代表的な方法として、レーザアニール法が挙げられる。一般的なレーザアニール法では、ガラス基板上にバッファ層として酸化シリコン膜を形成し、この酸化シリコン膜上に非晶質シリコン膜を形成した後、レーザを照射することにより、非晶質シリコン膜を溶融再結晶化して多結晶シリコン膜を形成する。
一方、多結晶シリコンＴＦＴの動作速度は結晶粒径が大きい程大きくなるので、結晶粒径を拡大する方法が検討されている。例えば、レーザアニールを用いた結晶粒の大粒径化の試みとして、従来用いられる酸化シリコン膜よりも低熱伝導率の多孔質酸化シリコン膜を、非晶質シリコン膜の下層に形成する方法がある（特許文献１）。レーザアニールによって非晶質シリコン膜の温度が上昇すると、非晶質シリコン膜から基板への熱拡散が生じる。このとき、非晶質シリコン膜の下層に設けた多孔質酸化シリコン膜の効果によって、熱拡散速度が低下するので、通常のレーザアニール法よりも非晶質シリコン膜の溶融時間が長くなる。この結果、通常よりも粒径の大きい多結晶シリコン膜を得ることができる。
［第２従来技術］基板材料について説明する。例えば、ＴＦＴを利用した液晶表示装置を作製する場合、一般的にガラス基板が用いられる。しかし、必ずしもガラス基板が最も優良な材料とは限らない。ガラス基板は、重い、割れやすい、曲げることができないといった欠点がある。一方、ガラス基板よりも軽く、割れにくく、フレキシブルな基板として、プラスチック基板が挙げられる。しかし、プラスチック基板上に形成したＴＦＴは、プロセス温度が１５０℃程度に制限されることから、ガラス基板上に形成したＴＦＴよりも性能が劣るという欠点がある。そこで、ガラス基板上に形成したＴＦＴにプラスチック基板を貼り付け、その後にガラス基板を剥離することによってプラスチック基板にＴＦＴを転写する方法（以下「基板剥離方法」という。）がいくつか提案されている。以下にそれを示す。
特許文献２に記載された技術では、ガラス基板に多数の溝を形成し、そのガラス基板上にスピンコートで酸化シリコン膜を形成することによって溝に隙間を形成し、ＴＦＴ形成後にこの隙間内にエッチング溶液を浸潤させることでガラス基板を剥離する。特許文献３に記載された技術では、レーザ光が透過可能なガラス基板上に非晶質シリコン等の分離層を設けておき、その上にＴＦＴを形成し、このＴＦＴの上に他基板を接着させた後、裏面からレーザ光を照射することにより、分離層の結合力を弱めてガラス基板を分離する。特許文献４に記載された技術では、ガラス基板を化学研磨によって除去することが特徴となっている。
［問題点１］第1従来技術で述べたように、多孔質酸化シリコン膜上の非晶質シリコン膜にレーザアニールを施すことにより、粒径の大きい多結晶シリコン膜を得ることが可能である。しかしながら、多孔質酸化シリコン膜上のＴＦＴは、多孔質酸化シリコン膜が熱放散を妨げるため、過熱による異常動作を起こしやすい。また、多孔質酸化シリコン膜が脆いため、ＴＦＴ基板全体の機械的強度が劣る。
［問題点２］第２従来技術で述べた基板剥離方法では、次のような問題がある。特許文献２の方法では溝をガラス基板に形成する工程があり、ガラス基板表面が粗くなるため、ガラス基板上に形成する薄膜デバイスのパターン精度が落ちる。特許文献３の方法では、レーザで剥離を行うため、レーザ光の透過率が低いガラスやレーザ光が全く透過しないシリコン等を基板に用いることができない。特許文献４の方法では、研磨法を用いるため、工程時間が長くなる。
そこで、本発明の目的は、レーザアニールで形成した薄膜デバイスの過熱による異常動作を抑制することと、基板表面への溝加工が不要で、光を通さない材料からなる基板も使用でき、かつ短時間で基板を剥離できる基板剥離方法とを実現した、薄膜デバイス基板の製造方法を提供することにある。
請求項１記載の薄膜デバイス基板の製造方法（以下単に「製造方法」という。）は、熱伝導を抑制する断熱膜を第一の基板上に形成する工程と、前記断熱膜上に半導体膜を形成する工程と、前記半導体膜にレーザアニールを施す工程と、前記レーザアニールが施された前記半導体膜に薄膜デバイスを形成する工程と、前記薄膜デバイス上に第二の基板を接合する工程と、前記第一の基板から前記第二の基板までの積層体から前記第一の基板及び前記断熱膜を剥離する工程と、を備えたものである。
「薄膜デバイス基板」とは、薄膜デバイスが形成された基板をいう。第一の基板と断熱膜との間、断熱膜と半導体膜との間、半導体膜と第二の基板との間には、それぞれ一層以上の他の膜を介挿させてもよい。
第一の基板上に断熱膜を形成し、断熱膜上に半導体膜を形成し、半導体膜にレーザアニールを施こす。このとき、レーザアニールによる熱を断熱膜が保持することにより、半導体膜が高温に長時間保持される。その結果、半導体膜に粒径の大きな結晶が形成される。続いて、このレーザアニールが施された半導体膜に薄膜デバイスを形成する。この半導体デバイスは、キャリア移動度が大きい等の高性能を有する。しかし、従来技術では、断熱膜を残したままであったので、薄膜デバイスの動作によって発生した熱の放散を断熱膜が妨げていた。つまり、レーザアニールでは役に立った断熱膜が、薄膜デバイスの動作時には異常動作の要因になっていたのである。そこで、本発明では、薄膜デバイス上に第二の基板を接合した後に断熱膜を除去する。これにより、薄膜デバイス及び第二の基板から第一の基板が剥離されるので、第一の基板に形成された薄膜デバイスが第二の基板に転写されたことになる。このとき、断熱膜が除去されるので、薄膜デバイスの過熱による異常動作が抑制される。また、この断熱膜が脆いときは、薄膜デバイス基板の機械的強度も向上する。
請求項２記載の製造方法は、熱伝導を抑制する断熱膜を第一の基板上に形成する工程と、前記断熱膜上に半導体膜を形成する工程と、前記半導体膜にレーザアニールを施す工程と、前記レーザアニールが施された前記半導体膜上に第二の基板を接合する工程と、前記第一の基板から前記第二の基板までの積層体から前記第一の基板及び前記断熱膜を剥離する工程と、前記レーザアニールが施された前記半導体膜に薄膜デバイスを形成する工程と、を備えたものである。請求項１ではレーザアニール後に直ちに薄膜デバイスを形成するのに対して、本請求項では基板剥離後に薄膜デバイスを形成する。本請求項の作用は請求項1と同じである。
請求項３記載の製造方法は、請求項１又は２記載の製造方法において、前記断熱膜が空隙を有する膜である、というものである。空隙には熱が伝導しないので、実質的な熱伝導率の極めて低い断熱膜が得られる。
請求項４記載の製造方法は、請求項３記載の製造方法において、前記空隙を有する膜が多孔質膜である、というものである。多孔質膜も、微細な多数の空隙を有しているので、実質的な熱伝導率が極めて低くなる。
請求項５記載の製造方法は、請求項３記載の製造方法において、前記空隙がエッチングによって形成されたものである、というものである。エッチングによれば、比較的大きな空隙が容易に得られる。
請求項６記載の製造方法は、請求項５記載の製造方法において、前記断熱膜を第一の基板上に形成する工程は、後工程で前記空隙が形成される一次膜を前記第一の基板上に設ける工程と、前記一次膜上に形成された膜に当該一次膜に達する多数の貫通孔を形成する工程と、これらの貫通孔からエッチャントを導入して前記一次膜に前記空隙を形成する工程とを有する、というものである。ここでいう「エッチャント」とは、エッチング液、エッチングガス等の総称である。基板上に一次膜を形成し、一次膜上に例えば半導体膜を形成する。続いて、半導体膜に一次膜に達する多数の貫通孔を形成し、この貫通孔からエッチャントを導入すると、一次膜が等方的にエッチングされて半導体膜の下にも空隙が形成される。これにより、一次膜は断熱膜となる。
請求項７記載の製造方法は、請求項６記載の製造方法において、前記第一の基板及び前記断熱膜を剥離する工程は、前記空隙に前記エッチャントを導入して前記断熱膜を除去する工程を有する、というものである。薄膜デバイス上に第二の基板を接合した後に断熱膜を除去する。このとき、前工程で形成した空隙にエッチャントを導入することにより、断熱膜を除去する。この断熱膜には既に多数の空隙が形成されているので、エッチャントに接する断熱膜の表面積が極めて大きくなっており、これにより断熱膜の除去が容易である。
請求項８記載の製造方法は、請求項１〜７記載の製造方法において、前記第一の基板及び前記断熱膜を剥離する工程は、前記断熱膜を機械的に破断する工程を有する、というものである。破断方法としては、断熱膜に楔のようなものを打ち込んで積層体から第一の基板及び断熱膜を引き剥がしたり、断熱膜を回転面として第一の基板と第二の基板とを互いに逆に回転させたりする方法がある。また、断熱膜を途中までエッチングした後に、このエッチングで残った断熱膜を破断するようにしてもよい。その逆に、断熱膜を途中まで破断した後に、この破断で残った断熱膜をエッチングするようにしてもよい。
請求項９記載の製造方法は、請求項１〜８記載の製造方法において、前記断熱膜が酸化シリコンからなる、というものである。酸化シリコンは、スピンコート法や陽極化成法によって多孔質化が容易である。しかも、酸化シリコンは、耐熱性に優れているので、レーザアニールにも十分に耐え得る。
請求項１０記載の製造方法は、請求項１〜９記載の製造方法において、前記断熱膜上に後工程で剥離される剥離膜を形成する工程を更に備え、前記第一の基板及び前記断熱膜を剥離する工程は、前記剥離膜を除去する工程を有する、というものである。断熱膜と剥離膜との間には、一層以上の他の膜を介挿させてもよい。予め断熱膜上に剥離膜を形成しておき、薄膜デバイス上に第二の基板を接合した後に、この剥離膜を除去する。すると、剥離膜とともに第一の基板及び断熱膜も除去される。
請求項１１記載の製造方法は、請求項１〜９記載の製造方法において、前記断熱膜下に後工程で剥離される剥離膜を形成する工程を更に備え、前記第一の基板及び前記断熱膜を剥離する工程は、前記剥離膜を除去する工程と前記断熱膜を除去する工程を有する、というものである。剥離膜と断熱膜との間には、一層以上の他の膜を介挿させてもよい。予め断熱膜下に剥離膜を形成しておき、薄膜デバイス上に第二の基板を接合した後に、この剥離膜を除去する。すると、剥離膜とともに第一の基板も除去される。残った断熱膜は別途除去する。また、剥離膜を除去する工程と断熱膜を除去する工程とを同一工程として、剥離膜と断熱膜とを同時に除去するようにしてもよい。
請求項１２記載の製造方法は、請求項１０又は１１記載の製造方法において、前記断熱膜は、空隙を有する膜からなり、前記剥離膜を除去する工程は、前記空隙を介してエッチャントを浸透させて当該剥離膜をエッチングする工程からなる、というものである。エッチャントは、断熱膜の空隙を介して速やかに浸透し、断熱膜の上又は下の剥離膜を除去する。そのため、第一の基板の剥離に要する時間が短くなる。
請求項１３記載の製造方法は、請求項１２記載の製造方法において、前記剥離膜がクロムからなり、前記断熱膜が多孔質酸化シリコンからなる、というものである。クロム及び酸化シリコンは、耐熱性に優れているので、レーザアニールにも十分に耐え得る。しかも、クロムのエッチャントは、多孔質酸化シリコンの微細な空隙を介して速やかに浸透し、多孔質酸化シリコン膜の上又は下のクロム膜を除去する。そのため、第一の基板の剥離に要する時間が短い。
請求項１４記載の製造方法は、請求項１０〜１３記載の製造方法において、前記第一の基板及び前記断熱膜を剥離する工程は、前記断熱膜及び前記剥離膜の少なくとも一方を機械的に破断する工程を有する、というものである。具体的な破断方法は、前述した方法に準ずる。
請求項１５記載の製造方法は、請求項１〜１４記載の製造方法において、前記第一の基板及び前記断熱膜を剥離する工程は、当該剥離前に前記積層体を複数に分割する工程を有する、というものである。エッチング等により化学的に剥離する場合、剥離に要する時間は、上から見て積層体の周囲から中心付近にまでエッチャントが浸透する時間に依存する。また、破断等により機械的に剥離する場合、剥離に要する時間は、上から見て積層体の周囲から中心付近にまでクラックが進行する時間に依存する。したがって、積層体を複数に分割すると、積層体一個当たりの周辺から中心までの距離が短くなるので、剥離に要する時間が短縮される。なお、破断には、例えば隙間に楔を打ち込むなどの方法がある。また、途中までエッチングにより剥離し、最後に破断により完全に剥離するというように、これらの剥離方法を組み合わせてもよい。
請求項１６記載の製造方法は、請求項１〜１５記載の製造方法において、前記半導体膜がシリコンからなる、というものである。シリコンは、ＴＦＴ、光センサ、太陽電池等の薄膜デバイスに好適な半導体である。
請求項１７記載の製造方法は、請求項１〜１６記載の製造方法において、前記薄膜デバイスがＴＦＴである、というものである。半導体膜はレーザアニールによって大粒径の多結晶になる。このとき、キャリア移動度が大きくなるので、ＴＦＴは高速で動作するようになる。
換言すると、本発明者は、低熱伝導率膜を用いて得た大粒径多結晶膜を活性層に用いたＴＦＴを形成後、このＴＦＴを他の基板に転写し、低熱伝導率膜を除去することで上記問題点１が解決可能であることを見出し、本発明をなすに至った。また、空隙を有する構造例えば多孔質酸化シリコン膜を基板上に形成し、当該基板上にＴＦＴを形成し、当該基板上に他の基板を接合した後、エッチング液を浸透させることによって、又は機械的に破断することによって、空隙を有する構造又は当該空隙を有する構造の上層若しくは下層を剥離する基板転写法によって上記問題点２が解決可能であることを見出し、本発明をなすに至った。更に、上記低熱伝導率膜と上記空隙を有する構造とは、例えば多孔質酸化シリコン膜のように同一の膜にすることが可能であり、これにより同時に問題点１と問題点２とを解決することができる。
本発明に係る製造方法によれば、第一の基板上に断熱膜及び半導体膜を順次形成し、この半導体膜にレーザアニールを施し、半導体膜上に第二の基板を接合した後に、これらの積層体から第一の基板及び断熱膜を剥離することにより、断熱膜が除去されるので、薄膜デバイスの過熱による異常動作を抑制できる。また、断熱膜が脆くても、断熱膜が除去されるので、薄膜デバイス基板の機械的強度も向上できる。
また、基板上に一次膜を形成し、一次膜上に例えば半導体膜を形成し、半導体膜に一次膜に達する多数の貫通孔を形成し、この貫通孔からエッチャントを導入することにより、半導体膜の下にも空隙を形成できるので、極めて低い熱伝導率の断熱膜を実現できる。この場合、第一の基板を剥離する工程において空隙にエッチャントを導入して断熱膜を除去するときは、エッチャントに接する断熱膜の表面積が極めて大きいので、第一の基板及び断熱膜を極めて容易に剥離できる。したがって、第一の基板表面への溝加工が不要で、光を通さない材料からなる第一の基板も使用でき、かつ短時間で第一の基板を剥離できる。
また、断熱膜の上又は下に剥離膜を形成し、この剥離膜を除去することにより第一の基板を剥離する場合は、第一の基板表面への溝加工が不要で、光を通さない材料からなる第一の基板も使用でき、かつ短時間で第一の基板を剥離できる。このとき、断熱膜を空隙を有する膜とし、この空隙を介してエッチャントを速やかに浸透させることにより、剥離膜の除去に要する時間を短縮できる。
また、第一の基板を剥離する前に、第一の基板から第二の基板までの積層体を複数に分割することにより、上から見て積層体一個当たりの周辺から中心までの距離が短くなるので、剥離に要する時間を短縮できる。
換言すると、本発明によれば、低熱伝導率膜を利用して得られる大粒径多結晶膜を活性層に用いたＴＦＴにおいて、動作時に発生する熱のＴＦＴから基板への拡散速度を大きくすることができる。また、基板転写法において、基板表面が粗くなる、レーザ光を透過しないガラス基板を用いることができない、という問題点を解決できる。
図１乃至図３は、本発明の一実施形態を示す概略断面図である。図１［１］→図１［２］→図１［３］→図３［１］→図３［２］の順に工程が進行する。以下、この図面に基づき説明する。なお、特許請求の範囲における「第一の基板」、「半導体膜」、「薄膜デバイス」及び「第二の基板」は、それぞれ「ガラス基板」、「非晶質シリコン膜」、「ＴＦＴ」及び「プラスチック基板」と具体化して置き換える。
まず、図１［１］に示すように、平坦な表面を有するガラス基板１０１上に、断熱膜１０２、酸化シリコン膜１０３及び非晶質シリコン膜１０４を順次形成する。薄膜の熱伝導率は、材料の種類だけでなく、同じ材料でも構造の疎密によって異なる値となる。したがって、断熱膜１０２は、例えば酸化シリコンよりも低熱伝導率の材料によって形成してもよいし、又は材料自体が低熱伝導率でなくても空隙を有する膜構造としてもよい。空隙を有する膜構造は、例えばスピンコート法によって形成した多孔質酸化シリコン膜としてもよいし、選択エッチングによって空隙を形成した酸化シリコン膜としてもよい。
続いて、図１［２］に示すように、非晶質シリコン膜１０４の上方からエキシマレーザのレーザ光１０５を照射する。すると、非晶質シリコン膜１０４は溶融した後に再結晶化して多結晶シリコン膜１０４’となる。このとき、溶融した非晶質シリコン膜１０４からガラス基板１０１への熱拡散を断熱膜１０２が妨げるので、断熱膜１０２の無い場合と比較して、非晶質シリコン膜１０４の溶融時間が長くなる。この結果、多結晶シリコン膜１０４’の結晶粒径が拡大する。
続いて、図１［３］に示すように、得られた大粒径の多結晶シリコン膜１０４’を活性層に用いてＴＦＴ１０６を形成する。このとき、図２に詳細に示すように、まず大粒径の多結晶シリコン膜上にゲート絶縁膜１１１を形成し、チャネル領域１０９にチャネルドープをした後、ゲート絶縁膜１１１上にゲート電極１１３を形成する。続いて、ソース領域１０８及びドレイン領域１１０に不純物をドーピングした後、ゲート電極１１３とゲート絶縁膜１１１を覆うように第１層間絶縁膜１１４を形成し、第１層間絶縁膜１１４及びゲート絶縁膜１１１を貫通するコンタクトホール１０７ｓ，１０７ｄを形成する。続いて、コンタクトホール１０７ｓ，１０７ｄを介してソース領域１０８及びドレイン領域１１０に接続するソース電極１１２及びドレイン電極１１５を、第１層間絶縁膜１１４の上にそれぞれ形成する。続いて、ソース電極１１２上及びドレイン電極１１５上を覆うように第２層間絶縁膜１１６を形成することにより、ＴＦＴ１０６が完成する。
続いて、図３［１］に示すように、ＴＦＴ１０６上に接着層１１７を介してプラスチック基板１１８を貼り合わせる。最後に、図３［２］に示すように、断熱膜１０２を除去してガラス基板１０１を剥離することによって、ＴＦＴ１０６の転写が完成する。
なお、最後に剥離される基板（以下「剥離基板」という。）は必ずしもガラス基板１０１を用いる必要はなく、プラスチック基板、金属基板、又はこれら２層以上の積層基板であってもよい。使用するレーザはエキシマレーザである必要はなく、ＹＡＧレーザ、ＹＬＦレーザなどの固体レーザや炭酸ガスレーザ、アルゴンガスレーザなどのガスレーザであってもよい。ＴＦＴ１０６が転写される基板（以下「転写基板」という。）は、プラスチック基板１１８である必要はなく、ガラス基板、金属基板、又はこれら２層以上の積層基板であってもよい。転写基板の熱伝導率は、ＴＦＴ１０６の動作を考慮して、酸化シリコンの熱伝導率と同程度又はそれ以上であることが望ましい。空隙を有する構造によって断熱膜１０２を実現すると、エッチャントを空隙に浸潤させてプラスチック基板１１８を剥離する、又は機械的な破断によってプラスチック基板１１８を剥離するという方法が可能となるので、より望ましい。浸潤させるエッチャントは、空隙を有する膜自身をエッチングしてもよいし、空隙を有する膜に接する他の膜をエッチングしてもよい。空隙を有する膜構造は、必ずしも、ＴＦＴ１０６の作製前に形成する必要はなく、ＴＦＴ１０６の作製途中又は作製後に形成してもよい。必ずしもＴＦＴ１０６の形成後に転写する必要はなく、レーザアニール直後に多結晶シリコン膜１０４’を転写し、その後にＴＦＴ１０６を形成してもよい。
従来技術では、多孔質酸化シリコン膜を非晶質シリコン膜の下に形成することによって、通常の酸化シリコン上の非晶質シリコン膜よりも粒径の大きい多結晶シリコンを得ることが可能であった。しかし、多孔質酸化シリコン膜を残しておいたために、ＴＦＴ動作時に発生する熱が基板へ伝わる速度が小さい、また、機械的強度が弱いといった問題があった。これに対し、本実施形態では、断熱膜１０２をＴＦＴ１０６の転写時に除去するため、上記問題が生じない。
このように、本実施形態の特徴は、大粒径の多結晶シリコン膜１０４’を形成するためにエキシマレーザアニール工程で用いる断熱膜１０２を、ＴＦＴ１０６の形成後に転写によって除去する点にある。また、本実施形態は、ＴＦＴ１０６の製造方法に限られるものではなく、太陽電池等の他の薄膜デバイスにも応用できる。更に、従来技術では、「発明が解決しようとする課題」で述べたとおり、ガラス基板表面が粗くなる、レーザが透過しないガラスを基板に用いることができない等の問題点があった。これに対し、本発明では、例えば空隙を有する膜をスピンコート等によって形成することにより、上記問題点を解決できる。
次に、本実施形態を更に具体化した実施例について説明する。
図４及び図５は、本発明の実施例１を示す概略断面図である。図４［１］→図４［２］→図４［３］→図４［４］→図５［１］→図５［２］→図５［３］の順に工程が進行する。以下、この図面に基づき説明する。
まず、図４［１］に示すように、ガラス基板３０１上にスピンコート法により断熱膜としての多孔質酸化シリコン膜３０２を形成し、多孔質酸化シリコン膜３０２上に酸化シリコン膜３０３を形成し、更に非晶質シリコン膜３０４をＬＰＣＶＤ法により形成する。このスピンコート法で使用する液体は、例えばシラノール系のモノマー又はオリゴマー等をアルコール、ケトン等の有機溶媒に溶解させたものや、酸化シリコンの微粉末を有機溶媒に分散させたものである。この液体をガラス基板３０１上に滴下し、更にスピンナーで均一に塗布し、例えば２００℃〜３００℃に加熱することにより、多孔質酸化シリコン膜３０２を形成できる。
続いて、図４［２］に示すように、非晶質シリコン膜３０４の上方からエキシマレーザのレーザ光３０５を照射することにより、大粒径の多結晶シリコン膜３０４’を得る。続いて、図４［３］に示すように、多結晶シリコン膜３０４’を活性層としてＴＦＴ３０６を形成する。ＴＦＴ３０６の形成方法は、従来のガラス基板上で形成する低温プロセスを用いればよい。ＴＦＴ３０６の構造は、図２のものと同じである。続いて、図４［４］に示すように、接着層３０７を介してＴＦＴ３０６の上方にプラスチック基板３０８を貼り合わせる。
続いて、図５［１］に示すように、ガラス基板３０１からプラスチック基板３０８までの積層体を、フッ酸３０９に浸す。そして、上から見てガラス基板３０１の中心上の多孔質酸化シリコン膜３０２にまでフッ酸３０９が浸潤すると、エッチングレートは多孔質酸化シリコンの方が酸化シリコンよりも大きいという理由から、選択的に多孔質酸化シリコン膜３０２をエッチングすることができる。この結果、図５［２］に示すように、ガラス基板３０１が剥離される。以上で、図５［３］に示すように、ＴＦＴ３０６の転写が終了する。
なお、転写基板は、プラスチック基板３０８である必要はなく、ガラス基板、金属基板、又はこれら２層以上の積層基板であってもよい。転写基板の熱伝導率は酸化シリコンの熱伝導率以上であることが望ましい。
図６及び図７は、本発明の実施例２を示す概略断面図である。図６［１］→図６［２］→図６［３］→図６［４］→図７［１］→図７［２］→図７［３］の順に工程が進行する。以下、この図面に基づき説明する。
まず、図６［１］に示すように、ガラス基板４０１上に例えばスパッタ法により剥離膜としてのクロム膜４０１’を形成し、クロム膜４０１’上にスピンコート法により断熱膜としての多孔質酸化シリコン膜４０２を形成し、多孔質酸化シリコン膜４０２上にプラズマＣＶＤ法により酸化シリコン膜４０３を形成し、更に非晶質シリコン膜４０４を熱ＣＶＤ法により形成する。続いて、図６［２］に示すように、非晶質シリコン膜４０４の上方からエキシマレーザのレーザ光４０５を照射することにより、多結晶シリコン膜４０４’を得る。このとき、レーザアニールによって温度上昇する非晶質シリコン膜４０４の熱伝導が多孔質酸化シリコン膜４０２によって妨げられるため、多孔質酸化シリコン膜４０２の無い従来技術に比べて、再結晶化時間が長くなり、これにより大粒径のシリコン結晶を得ることができる。続いて、図６［３］に示すように、この大粒径の多結晶シリコン膜４０４’を活性層としてＴＦＴ４０６を形成する。ＴＦＴ４０６の形成方法は、従来のガラス基板上で形成する低温プロセスを用いればよい。ＴＦＴ４０６の構造は、図２のものと同じである。続いて、図６［４］に示すように、ＴＦＴ４０６の上に接着層４０７を介してプラスチック基板４０８を貼り合わせる。
続いて、図７［１］に示すように、ガラス基板４０１からプラスチック基板４０８までの積層体を、クロムエッチャント４０９に浸す。ここで、上から見てガラス基板４０１の中心上の多孔質酸化シリコン膜４０２にまでクロムエッチャント４０９が浸潤すると、多孔質酸化シリコン膜４０２とクロム膜４０１’との界面全体にクロムエッチャント４０９が浸潤することになる。この結果、図７［２］に示すように、クロム膜４０１’を介してガラス基板４０１が剥離される。最後に、多孔質酸化シリコン膜４０２をエッチング等により除去すると、図７［３］に示すように、ＴＦＴ４０６の転写が終了する。
ここで、クロム膜４０１’のような剥離膜となり得る材料は、他の金属、半導体、絶縁体で代用することが可能であるが、大粒径の多結晶シリコン膜を得るために、低熱伝導率のものを用いるほうが望ましい。また、クロム膜４０１’は、多孔質酸化シリコン膜４０２の上でも下でもどちらに形成してもよい。
図８乃至図１７は、本発明の実施例３を示す概略平面図及び概略断面図である。図８→図９→図１０→図１１→図１２→図１３→図１４→図１５→図１６→図１７の順に工程が進行する。以下、これらの図面に基づき説明する。
まず、図８に示すように、ガラス基板５０１上に、酸化シリコン膜５０２、窒化シリコン膜５０３及び非晶質シリコン膜５０４をこの順に形成する。ここで、窒化シリコン膜５０３はＰＥＣＶＤで形成する。このとき、ＣＶＤチャンバ内に水素を原料として流すことにより、水素を多く含む窒化シリコンを形成する。これにより、窒化シリコンのフッ酸によるエッチングレートを、酸化シリコンと比較して極端に小さくすることが可能である。
続いて、図９に示すように、多数の長孔からなるパターンを有するフォトレジスト膜（図示せず）をフォトリソグラフィによって形成し、酸化シリコン膜５０２、窒化シリコン膜５０３及び非晶質シリコン膜５０４をドライエッチングによってガラス基板５０１に到達するまでエッチングすることにより、多数のエッチャント導入孔５２０を形成する。
続いて、図１０に示すように、エッチャント導入孔５２０が形成されたガラス基板５０１を、フッ酸５０５に浸す。すると、窒化シリコン膜５０３のエッチングレートが酸化シリコン膜５０２及びガラス基板５０１よりも小さいため、酸化シリコン膜５０２のエッチング領域がエッチャント導入孔５２０を中心にして楕円状に広がって空隙５０６が形成される。この結果、柱状に残った酸化シリコン膜５０２上に、平坦な窒化シリコン膜５０３及び非晶質シリコン膜５０４が形成された構造となる。
続いて、図１１に示すように、非晶質シリコン膜５０４の上方からエキシマレーザのレーザ光５０７を照射することにより、非晶質シリコン膜５０４を溶融する。空隙５０６の上方に位置する非晶質シリコン膜５０４では、柱状の酸化シリコン膜５０２の上方に位置する非晶質シリコン膜５０４と比較して、縦方向（板厚方向）の熱拡散速度が小さい。このため、溶融状態の非晶質シリコン膜５０４において熱勾配が生じる結果、柱状の酸化シリコン膜５０２の輪郭上に位置する非晶質シリコン膜５０４に結晶核が発生し、この結晶核を種にして横方向（板面方向）に結晶が成長することにより、図１２に示すようにグレイン５０８が選択的に形成される。グレイン５０８以外の非晶質シリコンは微結晶５０９となる。
続いて、図１３に示すように、グレイン５０８を活性層にしてＴＦＴ５１１を形成する。ＴＦＴ５１１の構造は図２のものと同じである。続いて、図１４に示すように、ＴＦＴ５１１の上方に接着層５１２を介してプラスチック基板５１３を接着する。
続いて、図１５に示すように、ガラス基板５０１からプラスチック基板５１３までの積層体を、フッ酸５１４に浸す。すると、ガラス基板５０１の横方向から空隙５０６を通ってフッ酸５１４が浸潤することにより、柱状に残っている酸化シリコン膜５０２の全体にフッ酸５１４が拡がる。これにより、フッ酸５１４が柱状の酸化シリコン膜５０２をエッチングするので、図１６に示すようにガラス基板５０１を剥離することができる。以上で、図１７に示すように、ＴＦＴ５１１の転写が終了する。
なお、酸化シリコン膜５０２の代用として、他の絶縁体、半導体、金属等が可能であるが、大粒径の多結晶シリコン膜を得るために、低熱伝達率の材料が望ましい。
図１８乃至図２５は、本発明の実施例４を示す概略平面図及び概略断面図である。図１８→図１９→図２０→図２１→図２２→図２３→図２４→図２５の順に工程が進行する。以下、これらの図面に基づき説明する。
まず、図１８に示すように、ガラス基板６０１上に酸化シリコン膜６０２及び窒化シリコン膜６０３を順次形成し、通常のＴＦＴ（図示せず）形成するとともに層間絶縁膜６０４に被覆された配線６０５を形成する。酸化シリコン膜６０２は断熱膜（空隙を有する膜）となる。窒化シリコン膜６０３はプラズマＣＶＤで形成する。このとき、ＣＶＤチャンバに水素を原料として流すことにより、水素を多く含む窒化シリコン膜６０３を形成する。これにより、窒化シリコン膜６０３のフッ酸におけるエッチングレートは、酸化シリコン膜６０２と比較して、小さくすることが可能である。
続いて、図１９に示すように、多数の長孔からなるパターンを有するフォトレジスト膜（図示せず）をフォトリソグラフィによって形成し、窒化シリコン膜６０３及び層間絶縁膜６０４をドライエッチングによって酸化シリコン膜６０２に到達するまでエッチングすることにより、多数のエッチャント導入孔６２０を形成する。
続いて、図２０に示すように、エッチャント導入孔６２０が形成されたガラス基板６０１を、フッ酸６０６に浸す。すると、窒化シリコン膜６０３のエッチングレートが酸化シリコン膜６０２よりも小さいため、酸化シリコン膜６０２のエッチング領域がエッチャント導入孔６２０を中心にして楕円状に広がって空隙６０８が形成される。この結果、柱状に残った酸化シリコン膜６０２上に、平坦な窒化シリコン膜６０３等が形成された構造となる。このときのエッチングは等方性のウェットエッチングであるから、空隙６０８はＴＦＴ及び配線６０５の下にも拡がっている。
続いて、図２１に示すように、層間絶縁膜６０４上及び空隙６０８上に、窒化シリコン膜６０７を形成する。続いて、図２２に示すように、窒化シリコン膜６０７上に接着層６０９を介してプラスチック基板６１０を貼り合わせる。
続いて、図２３に示すように、ガラス基板６０１からプラスチック基板６１０までの積層体を、フッ酸６１１に浸す。このとき、配線６０５が存在する領域でも空隙６０８は酸化シリコン膜６０２全体に繋がっているので、フッ酸６１１は空隙６０８を通って酸化シリコン膜６０２全体に拡がる。したがって、図２４に示すように、酸化シリコン膜６０３を介してガラス基板６０１を剥離することができる。以上で、図２５に示すように、ＴＦＴ及び配線６０５の転写は終了する。
実施例１〜４におけるＴＦＴ基板の端子接続方法（端子出し）について説明する。まず、図２６［１］に示すように、実施例１〜４で述べた方法によって、ＴＦＴ７０１上に接着層７０２を介して１次転写基板７０３を貼り付ける。このとき、接着層７０２は水溶性の材料を用いる。続いて、図２６［２］に示すように、ＴＦＴ７０１下に、非水溶性の接着層７０５を介して２次転写基板７０４としてプラスチック基板を貼り付ける。続いて、図２６［３］に示すように、接着層７０２を水で溶かすことにより、１次転写基板７０３を剥離する。その後、図２６［４］に示す状態で、フォトリソグラフィ工程、エッチング工程等によって端子出しが可能となる。
ここで、１次転写基板７０３の接着層７０２と２次転写基板７０４の接着層７０５とに溶融温度に違いがある材料を用いて、熱処理を行うことにより、１次転写基板７０３のみを剥離する方法を用いてもよい。なお、１次転写基板７０３及び２次転写基板７０４は、プラスチック基板である必要はなく、ガラス基板、金属基板、又はこれら２層以上の積層基板であってもよい。転写基板の熱伝導率は、酸化シリコンの熱伝導率と同程度又はそれ以上であることが望ましい
実施例１〜４において、図２７［１］に示すように、ガラス基板からプラスチック基板までの積層体８０１が大面積になるほど、空隙を有する構造の奥にまでエッチング液８０２が浸潤する時間は長くなる。そこで、プラスチック基板を貼り合わせた後、図２７［２］に示すように、積層体８０１を所望の大きさに切断して、多数の小さな積層体８０３とする。これにより、基板剥離工程において、エッチング液８０２の浸潤する距離が短くなるので、より短時間で工程を終了することができる。
１０１，３０１，４０１，５０１，６０１ ガラス基板（第一の基板）
１０２ 断熱膜
１０３，３０３，４０３ 酸化シリコン膜
１０４，３０４，４０４，５０４ 非晶質シリコン膜（半導体膜）
１０４’，３０４’，４０４’，５０４’ 多結晶シリコン膜
１０５，３０５，４０５，５０７ レーザ光
１０６，３０６，４０６，５１１，７０１ ＴＦＴ（薄膜デバイス）
１０７ｓ，１０７ｄ コンタクトホール
１０８ ソース領域
１０９ チャネル領域
１１０ ドレイン領域
１１１ ゲート絶縁膜
１１２ ソース電極
１１３ ゲート電極
１１４ 第１層間絶縁膜
１１５ ドレイン電極
１１６ 第２層間絶縁膜
１１７，２０５，３０７，４０７，５１２，６０９，７０２，７０５ 接着層
１１８，２０６，３０８，４０８，５１３，６１０ プラッスチック基板（第二の基板）
３０２，４０２ 多孔質酸化シリコン膜（断熱膜）
３０９，５０５，５１４，６０６，６１１ フッ酸（エッチャント）
４０１’ クロム膜（剥離膜）
４０９ クロムエッチャント
５０２，６０２ 酸化シリコン膜（空隙を有する膜）
５０３，６０３，６０７ 窒化シリコン膜
５０６，６０８ 空隙
５０８ グレイン
５０９ 微結晶
５２０，６２０ エッチャント導入孔（貫通孔）
６０４ 層間絶縁膜
６０５ 配線
７０３ １次転写基板
７０５ ２次転写基板
８０２ エッチング液
８０１，８０３ 積層体
１０２ 断熱膜
１０３，３０３，４０３ 酸化シリコン膜
１０４，３０４，４０４，５０４ 非晶質シリコン膜（半導体膜）
１０４’，３０４’，４０４’，５０４’ 多結晶シリコン膜
１０５，３０５，４０５，５０７ レーザ光
１０６，３０６，４０６，５１１，７０１ ＴＦＴ（薄膜デバイス）
１０７ｓ，１０７ｄ コンタクトホール
１０８ ソース領域
１０９ チャネル領域
１１０ ドレイン領域
１１１ ゲート絶縁膜
１１２ ソース電極
１１３ ゲート電極
１１４ 第１層間絶縁膜
１１５ ドレイン電極
１１６ 第２層間絶縁膜
１１７，２０５，３０７，４０７，５１２，６０９，７０２，７０５ 接着層
１１８，２０６，３０８，４０８，５１３，６１０ プラッスチック基板（第二の基板）
３０２，４０２ 多孔質酸化シリコン膜（断熱膜）
３０９，５０５，５１４，６０６，６１１ フッ酸（エッチャント）
４０１’ クロム膜（剥離膜）
４０９ クロムエッチャント
５０２，６０２ 酸化シリコン膜（空隙を有する膜）
５０３，６０３，６０７ 窒化シリコン膜
５０６，６０８ 空隙
５０８ グレイン
５０９ 微結晶
５２０，６２０ エッチャント導入孔（貫通孔）
６０４ 層間絶縁膜
６０５ 配線
７０３ １次転写基板
７０５ ２次転写基板
８０２ エッチング液
８０１，８０３ 積層体
Claims (17)
- 熱伝導を抑制する断熱膜を第一の基板上に形成する工程と、前記断熱膜上に半導体膜を形成する工程と、前記半導体膜にレーザアニールを施す工程と、前記レーザアニールが施された前記半導体膜に薄膜デバイスを形成する工程と、前記薄膜デバイス上に第二の基板を接合する工程と、前記第一の基板から前記第二の基板までの積層体から前記第一の基板及び前記断熱膜を剥離する工程と、
を備えた薄膜デバイス基板の製造方法。 - 熱伝導を抑制する断熱膜を第一の基板上に形成する工程と、前記断熱膜上に半導体膜を形成する工程と、前記半導体膜にレーザアニールを施す工程と、前記レーザアニールが施された前記半導体膜上に第二の基板を接合する工程と、前記第一の基板から前記第二の基板までの積層体から前記第一の基板及び前記断熱膜を剥離する工程と、前記レーザアニールが施された前記半導体膜に薄膜デバイスを形成する工程と、
を備えた薄膜デバイス基板の製造方法。 - 前記断熱膜が空隙を有する膜である、
請求項１又は２記載の薄膜デバイス基板の製造方法。 - 前記空隙を有する膜が多孔質膜である、
請求項３記載の薄膜デバイス基板の製造方法。 - 前記空隙がエッチングによって形成されたものである、
請求項３記載の薄膜デバイス基板の製造方法。 - 前記断熱膜を第一の基板上に形成する工程は、
後工程で前記空隙が形成される一次膜を前記第一の基板上に形成する工程と、前記一次膜上に形成された膜に当該一次膜に達する多数の貫通孔を形成する工程と、これらの貫通孔からエッチャントを導入して前記一次膜に前記空隙を形成する工程とを有する、
請求項５記載の薄膜デバイス基板の製造方法。 - 前記第一の基板及び前記断熱膜を剥離する工程は、前記空隙に前記エッチャントを導入して前記断熱膜を除去する工程を有する、
請求項６記載の薄膜デバイス基板の製造方法。 - 前記第一の基板及び前記断熱膜を剥離する工程は、前記断熱膜を機械的に破断する工程を有する、
請求項１乃至７のいずれかに記載の薄膜デバイス基板の製造方法。 - 前記断熱膜が酸化シリコンからなる、
請求項１乃至８のいずれかに記載の薄膜デバイス基板の製造方法。
- 前記断熱膜上に後工程で剥離される剥離膜を形成する工程を更に備え、
前記第一の基板及び前記断熱膜を剥離する工程は、前記剥離膜を除去する工程を有する、
請求項１乃至９のいずれかに記載の薄膜デバイス基板の製造方法。 - 前記断熱膜下に後工程で剥離される剥離膜を形成する工程を更に備え、
前記第一の基板及び前記断熱膜を剥離する工程は、前記剥離膜を除去する工程と前記断熱膜を除去する工程とを有する、
請求項１乃至９のいずれかに記載の薄膜デバイス基板の製造方法。 - 前記断熱膜は、空隙を有する膜からなり、
前記剥離膜を除去する工程は、前記空隙を介してエッチャントを浸透させて当該剥離膜をエッチングする工程からなる、
請求項１０又は１１記載の薄膜デバイス基板の製造方法。 - 前記剥離膜がクロムからなり、前記断熱膜が多孔質酸化シリコンからなる
請求項１２記載の薄膜デバイス基板の製造方法。 - 前記第一の基板及び前記断熱膜を剥離する工程は、前記断熱膜及び前記剥離膜の少なくとも一方を機械的に破断する工程を有する、
請求項１０乃至１３のいずれかに記載の薄膜デバイス基板の製造方法。
- 前記第一の基板及び前記断熱膜を剥離する工程は、当該剥離前に前記積層体を複数に分割する工程を有する。
請求項１乃至１４のいずれかに記載の薄膜デバイス基板の製造方法。
- 前記半導体膜がシリコンからなる、
請求項１乃至１５のいずれかに記載の薄膜デバイス基板の製造方法。 - 前記薄膜デバイスが薄膜トランジスタである、
請求項１乃至１６のいずれかに記載の薄膜デバイス基板の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003370911A JP4507560B2 (ja) | 2003-10-30 | 2003-10-30 | 薄膜デバイス基板の製造方法 |
| US10/976,846 US7256102B2 (en) | 2003-10-30 | 2004-11-01 | Manufacturing method of thin film device substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003370911A JP4507560B2 (ja) | 2003-10-30 | 2003-10-30 | 薄膜デバイス基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005136213A true JP2005136213A (ja) | 2005-05-26 |
| JP4507560B2 JP4507560B2 (ja) | 2010-07-21 |
Family
ID=34543908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003370911A Expired - Fee Related JP4507560B2 (ja) | 2003-10-30 | 2003-10-30 | 薄膜デバイス基板の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7256102B2 (ja) |
| JP (1) | JP4507560B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8541768B2 (en) | 2010-06-02 | 2013-09-24 | Hitachi, Ltd. | Semiconductor device having stacked structural bodies and method for manufacturing the same |
| WO2013141052A1 (ja) * | 2012-03-22 | 2013-09-26 | シャープ株式会社 | 半導体装置の製造方法、半導体装置、及び表示装置 |
| JPWO2017057446A1 (ja) * | 2015-10-02 | 2018-07-19 | 旭硝子株式会社 | ガラス基板、積層基板、および積層体 |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7442629B2 (en) | 2004-09-24 | 2008-10-28 | President & Fellows Of Harvard College | Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate |
| US7057256B2 (en) | 2001-05-25 | 2006-06-06 | President & Fellows Of Harvard College | Silicon-based visible and near-infrared optoelectric devices |
| KR100646937B1 (ko) * | 2005-08-22 | 2006-11-23 | 삼성에스디아이 주식회사 | 다결정 실리콘 박막트랜지스터 및 그 제조방법 |
| JP2007134388A (ja) * | 2005-11-08 | 2007-05-31 | Sharp Corp | 窒化物系半導体素子とその製造方法 |
| US7864825B2 (en) * | 2006-08-10 | 2011-01-04 | Lasertel, Inc. | Method and system for a laser diode bar array assembly |
| WO2009111327A2 (en) * | 2008-02-29 | 2009-09-11 | Sionyx, Inc. | Vertically integrated light sensor and arrays |
| US8058615B2 (en) * | 2008-02-29 | 2011-11-15 | Sionyx, Inc. | Wide spectral range hybrid image detector |
| US9911781B2 (en) | 2009-09-17 | 2018-03-06 | Sionyx, Llc | Photosensitive imaging devices and associated methods |
| KR102443836B1 (ko) * | 2009-09-17 | 2022-09-15 | 사이오닉스, 엘엘씨 | 감광성 이미징 장치 및 이와 관련된 방법 |
| US9673243B2 (en) | 2009-09-17 | 2017-06-06 | Sionyx, Llc | Photosensitive imaging devices and associated methods |
| US8692198B2 (en) | 2010-04-21 | 2014-04-08 | Sionyx, Inc. | Photosensitive imaging devices and associated methods |
| CN103081128B (zh) | 2010-06-18 | 2016-11-02 | 西奥尼克斯公司 | 高速光敏设备及相关方法 |
| US9496308B2 (en) | 2011-06-09 | 2016-11-15 | Sionyx, Llc | Process module for increasing the response of backside illuminated photosensitive imagers and associated methods |
| WO2013010127A2 (en) | 2011-07-13 | 2013-01-17 | Sionyx, Inc. | Biometric imaging devices and associated methods |
| US9064764B2 (en) | 2012-03-22 | 2015-06-23 | Sionyx, Inc. | Pixel isolation elements, devices, and associated methods |
| KR20150130303A (ko) | 2013-02-15 | 2015-11-23 | 사이오닉스, 아이엔씨. | 안티 블루밍 특성 및 관련 방법을 가지는 높은 동적 범위의 cmos 이미지 센서 |
| US9939251B2 (en) | 2013-03-15 | 2018-04-10 | Sionyx, Llc | Three dimensional imaging utilizing stacked imager devices and associated methods |
| US9209345B2 (en) | 2013-06-29 | 2015-12-08 | Sionyx, Inc. | Shallow trench textured regions and associated methods |
| US9583187B2 (en) * | 2015-03-28 | 2017-02-28 | Intel Corporation | Multistage set procedure for phase change memory |
| US11025031B2 (en) | 2016-11-29 | 2021-06-01 | Leonardo Electronics Us Inc. | Dual junction fiber-coupled laser diode and related methods |
| US11406004B2 (en) | 2018-08-13 | 2022-08-02 | Leonardo Electronics Us Inc. | Use of metal-core printed circuit board (PCB) for generation of ultra-narrow, high-current pulse driver |
| DE102019121924A1 (de) | 2018-08-14 | 2020-02-20 | Lasertel, Inc. | Laserbaugruppe und zugehörige verfahren |
| US11296481B2 (en) | 2019-01-09 | 2022-04-05 | Leonardo Electronics Us Inc. | Divergence reshaping array |
| US11752571B1 (en) | 2019-06-07 | 2023-09-12 | Leonardo Electronics Us Inc. | Coherent beam coupler |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1197357A (ja) * | 1997-09-16 | 1999-04-09 | Tokyo University Of Agriculture And Technology | 半導体素子形成法 |
| JPH11312811A (ja) * | 1998-02-25 | 1999-11-09 | Seiko Epson Corp | 薄膜デバイスの剥離方法、薄膜デバイスの転写方法、薄膜デバイス、アクティブマトリクス基板および液晶表示装置 |
| JP2001119003A (ja) * | 1999-10-22 | 2001-04-27 | Toyota Central Res & Dev Lab Inc | 多結晶半導体膜の製造方法 |
| JP2003204049A (ja) * | 2001-10-30 | 2003-07-18 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3364081B2 (ja) | 1995-02-16 | 2003-01-08 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JPH1126733A (ja) | 1997-07-03 | 1999-01-29 | Seiko Epson Corp | 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置，アクティブマトリクス基板、液晶表示装置および電子機器 |
| JP3482856B2 (ja) | 1998-01-26 | 2004-01-06 | 株式会社日立製作所 | 液晶表示装置およびその製造方法 |
| JP2000091604A (ja) | 1998-09-10 | 2000-03-31 | Showa Denko Kk | 多結晶半導体膜、光電変換素子及びこれらの製造法 |
-
2003
- 2003-10-30 JP JP2003370911A patent/JP4507560B2/ja not_active Expired - Fee Related
-
2004
- 2004-11-01 US US10/976,846 patent/US7256102B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1197357A (ja) * | 1997-09-16 | 1999-04-09 | Tokyo University Of Agriculture And Technology | 半導体素子形成法 |
| JPH11312811A (ja) * | 1998-02-25 | 1999-11-09 | Seiko Epson Corp | 薄膜デバイスの剥離方法、薄膜デバイスの転写方法、薄膜デバイス、アクティブマトリクス基板および液晶表示装置 |
| JP2001119003A (ja) * | 1999-10-22 | 2001-04-27 | Toyota Central Res & Dev Lab Inc | 多結晶半導体膜の製造方法 |
| JP2003204049A (ja) * | 2001-10-30 | 2003-07-18 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8541768B2 (en) | 2010-06-02 | 2013-09-24 | Hitachi, Ltd. | Semiconductor device having stacked structural bodies and method for manufacturing the same |
| WO2013141052A1 (ja) * | 2012-03-22 | 2013-09-26 | シャープ株式会社 | 半導体装置の製造方法、半導体装置、及び表示装置 |
| JPWO2017057446A1 (ja) * | 2015-10-02 | 2018-07-19 | 旭硝子株式会社 | ガラス基板、積層基板、および積層体 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4507560B2 (ja) | 2010-07-21 |
| US20050095755A1 (en) | 2005-05-05 |
| US7256102B2 (en) | 2007-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4507560B2 (ja) | 薄膜デバイス基板の製造方法 | |
| US7579222B2 (en) | Manufacturing method of thin film device substrate | |
| US7605022B2 (en) | Methods of manufacturing a three-dimensional semiconductor device and semiconductor devices fabricated thereby | |
| JP4540359B2 (ja) | 半導体装置およびその製造方法 | |
| US8642405B2 (en) | Process for production of SOI substrate and process for production of semiconductor device | |
| KR100532557B1 (ko) | 반도체 장치 및 그의 제조 방법, ｓｏｉ기판 및 그것을사용하는 표시 장치 및 ｓｏｉ기판의 제조 방법 | |
| JP3116085B2 (ja) | 半導体素子形成法 | |
| JP5866086B2 (ja) | 半導体装置の作製方法 | |
| JP2003345267A (ja) | 表示装置及びその製造方法 | |
| JP2003324188A (ja) | 大面積単結晶シリコン基板の製造方法 | |
| JP2009081352A (ja) | 半導体基板の製造方法及び半導体基板 | |
| KR20040057999A (ko) | 반도체 장치 및 이의 제조 방법 | |
| US7772089B2 (en) | Method for manufacturing semiconductor device | |
| JP4957297B2 (ja) | 半導体装置の製造方法 | |
| JP2004071874A (ja) | 半導体装置製造方法および半導体装置 | |
| JP2007067399A (ja) | 単結晶シリコン層の形成方法、及びこれを利用した薄膜トランジスタの製造方法 | |
| JP2001144300A (ja) | 半導体装置及びその製造方法並びにシリコン薄膜の形成方法 | |
| JP2005268662A (ja) | ３次元デバイスの製造方法 | |
| JP2010141246A (ja) | 半導体装置の製造方法 | |
| JPH1197654A (ja) | 半導体基板の製造方法 | |
| JP4545449B2 (ja) | 半導体装置の製造方法 | |
| JP2006324564A (ja) | 半導体装置の製造方法 | |
| JP2007043192A (ja) | 結晶性半導体膜の作製方法、結晶性珪素膜の作製方法及び薄膜トランジスタの作製方法 | |
| TW201005951A (en) | Thin film transistor and fabricating method of the same | |
| JP2007165731A (ja) | 絶縁膜の製造方法、薄膜トランジスタの製造方法及び液晶表示デバイスの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060911 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091208 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100204 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100309 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100319 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100413 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100426 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140514 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |