FR3138239A1 - Procédé de fabrication d’un substrat support pour application radiofréquences - Google Patents

Procédé de fabrication d’un substrat support pour application radiofréquences Download PDF

Info

Publication number
FR3138239A1
FR3138239A1 FR2207362A FR2207362A FR3138239A1 FR 3138239 A1 FR3138239 A1 FR 3138239A1 FR 2207362 A FR2207362 A FR 2207362A FR 2207362 A FR2207362 A FR 2207362A FR 3138239 A1 FR3138239 A1 FR 3138239A1
Authority
FR
France
Prior art keywords
layer
charge trapping
temperature
silicon oxide
deposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR2207362A
Other languages
English (en)
Other versions
FR3138239B1 (fr
Inventor
Young-pil Kim
Chee-Hoe WONG
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Priority to FR2207362A priority Critical patent/FR3138239B1/fr
Priority to FR2210185A priority patent/FR3138240B1/fr
Priority to PCT/FR2023/051108 priority patent/WO2024018149A1/fr
Publication of FR3138239A1 publication Critical patent/FR3138239A1/fr
Application granted granted Critical
Publication of FR3138239B1 publication Critical patent/FR3138239B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

L’invention concerne un procédé de fabrication d’un substrat support comprenant une couche de piégeage de charges pour une structure de type semi-conducteur sur isolant pour application radiofréquences, comprenant : la mise en place d’un substrat de base (10) comprenant une couche (20) d’oxyde de silicium natif dans une chambre de dépôt, la montée en température de la chambre de dépôt jusqu’à une température (Tp) de dépôt de la couche de piégeage de charges (30),l’introduction d’un gaz oxydant dans ladite chambre de dépôt pour conserver la couche (20) d’oxyde de silicium natif pendant la montée en température, l’évacuation de l’oxygène de la chambre de dépôt à la température (Tp) de formation de la couche de piégeage de charges (30), le dépôt, dans la chambre de dépôt, de la couche de piégeage de charges (30) en silicium polycristallin sur la couche d’oxyde de silicium natif. Figure pour l’abrégé : Fig 1C

Description

Procédé de fabrication d’un substrat support pour application radiofréquences
La présente invention concerne un procédé de préparation d’un substrat support pour la réalisation d’une structure de type semi-conducteur sur isolant, ledit substrat support comprenant une couche d’oxyde et une couche de piégeage de charges. L’invention se rapporte également à un tel substrat support.
Ces substrats support trouvent une application notable dans le domaine des dispositifs intégrés radiofréquences, c’est-à-dire des dispositifs électroniques traitant des signaux dont la fréquence est comprise entre environ 3kHz et 300GHz, par exemple dans le domaine des télécommunications (téléphonie, Wi-Fi, Bluetooth…).
 Etat de la technique
Un substrat du type semiconducteur sur isolant (SOI) tel qu’utilisé pour des applications radiofréquences comprend successivement un substrat support, une couche d'oxyde enterré (souvent désignée par l'acronyme BOX, pour « Buried OXide ») et une couche semiconductrice monocristalline, qui est la couche active, c'est-à-dire dans ou sur laquelle sont destinés à être formés des composants électroniques.
Afin d’éviter ou de limiter le phénomène de couplage électromagnétique qui peut se produire entre un dispositif électronique et le substrat support d'un substrat de silicium sur isolant sur lequel ledit dispositif est formé, il est connu d’intégrer au substrat support une couche de polysilicium (silicium polycristallin) directement sous la couche d’oxyde enterrée. Les joints dans les grains qui forment le polycristal constituent des pièges pour les porteurs de charge. Ainsi, on empêche la formation d'un plan conducteur sous l'isolation.
Avant la formation de la couche de piégeage, il est connu de former une couche de passivation sur le substrat support. Une telle couche favorise la formation de la couche de piégeage et empêche sa recristallisation, notamment pendant des montées en température du substrat. La couche de passivation est en un diélectrique amorphe, typiquement en dioxyde de silicium.
Les figures 1A à 1C illustrent la fabrication d’un substrat support connu. Typiquement, en référence à la , on forme la couche de passivation 21 par oxydation du substrat de base 10 par apport d’un gaz oxydant 40 dans une enceinte à une température supérieure à 1000°C. Ensuite, en référence à la , sans extraire le substrat comportant la couche de passivation de l’enceinte, on évacue le gaz oxydant. En référence à la , on forme la couche de piégeage de charges 30 dans la même enceinte.
En référence à la , un tel procédé nécessite une première phase de recuit dans l’intervalle entre tc1 et tc2 visant à dégrader entièrement la couche d’oxyde natif qui se forme naturellement sur le substrat lors du contact avec l’air ambiant avant le dépôt d’autres couches. Le procédé comprend en outre une phase d’oxydation entre tc2 et tc3 et une phase d’évacuation entre tc3 et tc4 du gaz oxydant avant la réalisation de la couche de piégeage de charges entre tc4 et tc5. Le procédé se termine à tc6 après le refroidissement du substrat support. Toutes ces étapes sont typiquement réalisées à une température élevée Tpsupérieure à 1000°C, typiquement à la même température que le dépôt de la couche de piégeage de charges. Un tel procédé est long et implique donc une haute consommation d’énergie et une immobilisation de l’enceinte de dépôt.
Le document US 2003/0097977 A1 propose un autre procédé de fabrication d’un tel substrat. Selon ce procédé, on forme par épitaxie sur un substrat de base une couche ayant les mêmes qualités cristallines que le substrat de base. Par la suite, un agent réactif est introduit dans l’enceinte d’épitaxie afin de transformer la couche épitaxiale en une couche d’oxyde. De telles étapes de dépôt et d’oxydation sont complexes et prolongent le temps nécessaire pour la fabrication du substrat.
Un but de l’invention est de proposer un procédé de fabrication d’un substrat support comprenant une couche de passivation et une couche de piégeage de charges plus simple et plus rapide.
A cet effet, l’invention propose un procédé de fabrication d’un substrat support comprenant une couche de piégeage de charges pour une structure de type semi-conducteur sur isolant pour application radiofréquences, comprenant :
  • la mise en place d’un substrat de base comprenant une couche d’oxyde de silicium natif dans une chambre de dépôt,
  • la montée en température de la chambre de dépôt jusqu’à une température de dépôt de la couche de piégeage de charges,
  • l’introduction d’un gaz oxydant dans ladite chambre de dépôt pour conserver la couche (20) d’oxyde de silicium natif pendant la montée en température,
  • l’évacuation de l’oxygène de la chambre de dépôt à la température de formation de la couche de piégeage de charges,
  • le dépôt, dans la chambre de dépôt, de la couche de piégeage de charges en silicium polycristallin sur la couche d’oxyde de silicium natif.
L’apport d’un gaz oxydant dans l’enceinte permet de conserver la couche d’oxyde natif afin de former la couche de silicium polycristallin directement sur cette couche, sans avoir à déposer une nouvelle couche d’oxyde de silicium. Par conséquent, la durée du procédé à haute température est réduite. Cela permet d’économiser de l’énergie de chauffage et de réutiliser l’enceinte plus rapidement pour la fabrication d’autres substrats.
Dans certains modes de réalisation, le procédé comprend en outre la formation d’une seconde couche d’oxyde de silicium entre la première couche d’oxyde de silicium natif et le substrat de base.
De préférence, l’épaisseur totale de la ou les couches d’oxyde de silicium est comprise entre 5 et 15 Ångström.
Le temps écoulé entre la fin de l’évacuation d’oxygène et le début du dépôt de la couche de piégeage de charges est supérieur à 30 secondes.
De préférence, la température de dépôt de la couche de piégeage de charges est supérieure à 950°C.
De manière avantageuse, le gaz oxydant comprend de l’oxygène ou un mélange d’argon et d’oxygène.
Avantageusement, le substrat de base est en silicium monocristallin. De préférence, la couche de piégeage de charges est en silicium polycristallin.
Dans certains modes de réalisation, la formation de la couche de piégeage de charges est réalisée par un procédé de dépôt chimique en phase vapeur.
L’invention se rapporta également à un procédé de fabrication d’une structure de type semi-conducteur sur isolant pour applications radiofréquences, caractérisé en ce qu’il comprend les étapes suivantes :
  • la fabrication d’un substrat support par un procédé tel que décrit ci-dessus,
  • la mise à disposition d’un substrat donneur semi-conducteur,
  • la formation d’une couche électriquement isolante sur la couche de piégeage de charges et/ou sur ledit substrat donneur,
  • la formation d’une zone de fragilisation dans ledit substrat donneur de sorte à délimiter une couche semi-conductrice à transférer,
  • le collage du substrat donneur sur le substrat support par l’intermédiaire de la couche électriquement isolante ,
  • le détachement du substrat donneur le long de ladite zone de fragilisation de sorte à transférer la couche semi-conductrice sur le substrat support, la couche électriquement isolante étant agencée à l’interface entre la couche semi-conductrice transférée et la couche de piégeage de charges.
 Brève description des figures
D’autres caractéristiques et avantages de l’invention ressortiront de la description détaillée qui va suivre, en référence aux dessins annexés, sur lesquels :
La illustre un procédé de fabrication d’une couche de passivation connu.
La illustre un substrat support comportant une couche de passivation fabriqué dans le procédé de la .
La est le profil de température d’un procédé de fabrication d’un substrat support connu et un procédé selon l’invention.
La et la illustrent un procédé de fabrication d’une couche de passivation selon l’invention.
La illustre un substrat support comportant une couche de passivation fabriqué dans le procédé des figures 2A et 2B.
La montre le taux de réaction en fonction de la température.
La illustre un procédé de fabrication d’une couche de passivation selon un deuxième mode de réalisation.
La montre l’épaisseur d’oxyde de silicium formé en fonction de la température.
La est le profil de température d’un procédé de fabrication d’un substrat support connu et un procédé selon l’invention.
Les figures 8A à 8E illustrent un procédé de fabrication d’un substrat du type semiconducteur sur isolant à partir d’un substrat selon l’invention.
Description détaillée de modes de réalisation
Les figures 3A à 3C illustrent la fabrication d’un substrat support selon un premier mode de réalisation de l’invention. En référence à la , on commence par la mise à disposition d’un substrat de base 10 qui comporte une couche 20 d’oxyde de silicium natif. Typiquement, ce substrat peut être en silicium monocristallin. Une telle couche d’oxyde natif 20 se forme lors du contact avec de l’air comportant de l’oxygène après la fabrication du substrat support 10, par exemple après sa découpe à partir d’un lingot. Cette couche d’oxyde natif est donc présente sur tous les substrats en silicium exposés à l’air ambiant. L’épaisseur de la couche d’oxyde de silicium natif 20 est typiquement comprise entre 5 et 10 Ångström.
On place le substrat support 10 avec la couche d’oxyde natif 20 dans une chambre de dépôt adaptée pour le dépôt d’une couche de piégeage de charges 30. Une telle enceinte est typiquement une enceinte de dépôt chimique en phase vapeur (CVD, acronyme du terme anglo-saxon Chemical Vapor Deposition). Cependant, l’invention ne se limite pas à un procédé dans une enceinte de CVD et une couche de piégeage de charges 30 déposée par CVD. Le procédé peut s’appliquer à un substrat de base 10 sur lequel une couche de piégeage de charges 30 est déposée par toute technique nécessitant une montée en température susceptible de dégrader la couche d’oxyde de silicium natif 20 présente sur le substrat de base 10.
On chauffe le substrat de base 10 comportant la couche d’oxyde natif 20 progressivement de la température ambiante qui est typiquement proche de 20°C jusqu’à une température Tpde dépôt de la couche de piégeage de charges. Cette température Tpest typiquement supérieure à 950°C.
Pendant le chauffage, on évacue les gaz extérieurs qui peuvent être introduits dans la chambre de dépôt lors de l’introduction du substrat de base. On introduit ensuite un gaz oxydant 40 dans la chambre de dépôt afin de conserver la couche d’oxyde de silicium natif 20 pendant la montée en température. Un tel gaz oxydant 40 peut être de l’oxygène (O2) ou un mélange d’un gaz porteur inerte avec de l’oxygène, par exemple un mélange d’argon et d’oxygène. On commence l’introduction du gaz oxydant 40 dans la chambre à une température Toxcomprise entre 700 et 950°C afin d’éviter la dégradation de la couche d’oxyde de silicium natif 20 qui se produit à des températures plus élevées. Le débit d’oxygène assure la conservation de la couche d’oxyde de silicium natif 20 pendant la montée en température jusqu’à la température Tpde dépôt de la couche de piégeage de charges 30. La couche d’oxyde de silicium natif 20 reste donc en place sur la surface du substrat de base 10 et peut être utilisée en tant que couche de passivation entre le substrat de base 10 et une couche de piégeage de charges 30.
Pendant la stabilisation de la température à la température Tpde dépôt, et avant de former une couche de piégeage de charges 30, on évacue le gaz oxydant 40 de l’enceinte de dépôt. A partir de l’évacuation du gaz oxydant 40, la couche d’oxyde de silicium natif 20 commence à se dégrader en raison de la température élevée à laquelle ladite couche est exposée. On procède donc au dépôt de la couche de piégeage de charges 30 rapidement après l’évacuation du gaz oxydant. Cependant, il est nécessaire d’assurer une bonne évacuation de l’oxygène et une stabilisation de la température Tp, pour le dépôt de la couche de piégeage de charges 30. Afin d’éviter une dégradation trop importante de la couche de d’oxyde de silicium natif 20, le délai entre l’évacuation complète du gaz oxydant 40 et le début de la formation de la couche de piégeage de charges 30 est avantageusement compris entre 5 et 100 secondes.
En référence à la , on forme la couche de piégeage de charges 30 dans la même enceinte. La couche de piégeage de charges 30 est typiquement en silicium polycristallin. Le dépôt de cette couche typiquement est réalisé par un procédé de dépôt chimique en phase vapeur (CVD).
Après le dépôt de la couche de piégeage de charges 30, le substrat support 100 est achevé et peut être utilisé pour la réalisation d’une structure de type semi-conducteur sur isolant.
La montre le taux de réaction R en fonction de la température pendant la même étape de montée en température pendant l’apport du gaz oxydant, réalisée dans le temps entre t1 et t2 comme illustré à la . La courbe 4A indique le taux d’oxydation du silicium monocristallin du substrat de base en raison du flux de gaz oxydant introduit dans la chambre de dépôt (ce taux d’oxydation induisant une augmentation de l’épaisseur de la couche d’oxyde de silicium). La courbe 4B correspond à la dégradation de la couche d’oxyde en raison de la montée en température (ce taux de dégradation induisant une diminution de l’épaisseur de la couche d’oxyde de silicium). Les deux courbes évoluent de manière parallèle. Ainsi, les deux phénomènes concurrents se compensent mutuellement, assurant ainsi une épaisseur stable de la couche d’oxyde de silicium sur le substrat de base. La couche d’oxyde natif est conservée pendant ce procédé.
Un deuxième mode de réalisation est illustré dans la . Les éléments désignés par les mêmes signes de référence que sur les figures 3A à 3C sont identiques ou remplissent la même fonction que les éléments déjà décrits dans le premier mode de réalisation et ne seront donc pas décrits à nouveau.
On met à disposition un substrat de base 10 qui comporte une couche d’oxyde de silicium natif 20. On chauffe le substrat de base 10 dans une enceinte de dépôt sous un flux d’un gaz oxydant 40. Le débit et la concentration d’oxygène dans le gaz oxydant 40 sont choisis de sorte que la quantité d’oxygène apportée soit plus grande que dans le premier cas. Cela permet de favoriser le phénomène d’oxydation par rapport au phénomène de dégradation de la couche d’oxyde. Ainsi, l’apport d’une quantité suffisamment élevée d’oxygène permet non seulement de conserver la couche d’oxyde de silicium natif 20 mais aussi de provoquer la formation d’une couche supplémentaire 22 en oxyde de silicium à l’interface entre le substrat de base 10 et la couche d’oxyde natif 20. Cette couche supplémentaire 22 est réalisée par l’oxydation d’une partie du silicium à la surface du substrat de base 10, en dessous de la couche d’oxyde de silicium natif 20. La couche initiale en oxyde de silicium natif est ainsi épaissie d'une couche supplémentaire 22 pour obtenir une épaisseur totale d’oxyde de silicium plus importante.
La couche de passivation est ainsi composée d’une portion en oxyde de silicium natif 20 et une portion 22 en oxyde de silicium formé par oxydation pendant la montée en température dans un flux de gaz oxydant 40. Une telle couche de passivation présente une épaisseur totale comprise entre 6 et 16 Ångström.
On évacue ensuite le gaz oxydant 40 de la même manière que dans le mode de réalisation décrit ci-dessus, pendant la phase de stabilisation de la température Tpde dépôt de la couche de piégeage de charges 30. La couche de piégeage de charges 30 est déposée après la stabilisation de la température Tpet l’évacuation complète du gaz oxydant 40.
Ce deuxième mode de réalisation est particulièrement adapté lorsque la couche d’oxyde natif 20 est relativement fine ou lorsqu’une partie de la couche de passivation risque de subir une dégradation avant le dépôt de la couche de piégeage de charges.
La illustre l’épaisseur totale D de la couche d’oxyde sur le substrat de base pendant la fabrication du substrat support en fonction de la température T pendant la montée en température. Pour le premier mode de réalisation, en référence à la courbe 6A, l’épaisseur de la couche d’oxyde est sensiblement constante. Cette épaisseur correspond à l’épaisseur de la couche d’oxyde de silicium natif présent sur le substrat de base. Dans le deuxième mode de réalisation, en référence à la courbe 6B, l’épaisseur de la couche est égale à l’épaisseur de la couche d’oxyde natif au début du procédé, au moment de l’introduction du gaz oxydant dans la chambre de dépôt. L’épaisseur de la couche d’oxyde natif reste également sensiblement constante pendant ce procédé. En parallèle, la couche d’oxyde supplémentaire 22 se forme par l’oxydation d’une partie du silicium à la surface du substrat de base. L’épaisseur de la couche supplémentaire 22 augmente de manière linéaire. Cette épaisseur s’ajoute à l’épaisseur de la couche d’oxyde natif déjà présente sur le substrat de base.
Evolution du substrat de base dans le temps
La montre le profil de température 7A d’un procédé selon l’invention en comparaison avec le profil de température 7B d’un procédé de fabrication d’un substrat support connu. Le profil 7B est identique au profil d’un procédé connu illustré dans la . Dans le procédé selon l’invention, en référence au profil 7A, on introduit le gaz oxydant 40 dans le four au moment t1 à la température Tox..Au moment t2, on atteint la température Tpde dépôt de la couche de piégeage de charges. Dans l’intervalle entre t2 et t3, on évacue le gaz oxydant 40 de l’enceinte de dépôt. On procède ensuite au dépôt de la couche de piégeage de charges qui se termine à t4. Après le refroidissement, à t5, le substrat support est finalisé et peut être retiré de l’enceinte de dépôt. Dans le procédé connu, en référence au profil 5B, le dépôt de la couche de piégeage de charges se termine à tc5 comme décrit ci-dessus. Le temps t5 correspond au temps tc5 de début de dépôt de la couche de piégeage de charges dans un procédé connu.
Comparé au procédé connu, le procédé selon l’invention peut être achevé en 70% à 85% du temps. Par ailleurs, la phase oxydante est réalisée à plus basse température et à plus bas débit d’oxygène que dans le procédé connu. Cela engendre moins de dégradation à l’intérieur de l’enceinte.
Fabrication d’une structure de type semi-conducteur sur isolant
On va maintenant décrire les étapes pour la réalisation d’une structure de type semi-conducteur sur isolant pour application radiofréquences. Une telle structure comprend un substrat support 100 réalisé selon un procédé tel que décrit ci-dessus, une couche semiconductrice sur sa surface, et une couche électriquement isolante qui est agencée à l’interface entre le substrat support et la couche superficielle semiconductrice.
En référence à la , on commence par la mise à disposition d’un substrat donneur 50 semiconducteur à partir duquel une couche semiconductrice 55 sera transférée sur le substrat support 100. On forme une couche électriquement isolante 40 sur la surface du substrat donneur 50.
En référence à la , comme schématisé par les flèches, on met en œuvre une implantation d’espèces ioniques, telles que de l’hydrogène et/ou de l’hélium, au travers de la couche électriquement isolante 40, de sorte à former une zone de fragilisation 51 dans le substrat donneur 50. Ladite zone de fragilisation 51 définit la couche semi-conductrice 55 à transférer.
En référence à la et la , on colle le substrat donneur 50 ainsi implanté sur la couche de piégeage de charges 30 sur substrat support 100 par l’intermédiaire de la couche électriquement isolante 40. Cette dernière devient alors une couche d’oxyde enterrée 40.
De manière alternative, la couche électriquement isolante 40 peut être formée sur le substrat support 100, et le substrat donneur 50 comprenant la zone de fragilisation 51 peut être collé sur le substrat support 100 comportant la couche électriquement isolante 40.
En référence à la , on détache le substrat donneur 50 le long de la zone de fragilisation 51, ce qui conduit au transfert de la couche semi-conductrice 55 sur le substrat support 100, la couche électriquement isolante 40 étant agencée entre le substrat support 100 et la couche semi-conductrice 55. On peut par la suite mettre en œuvre un traitement de finition de la couche transférée 55, de sorte à guérir les défauts liés à l’implantation et à lisser la surface libre de ladite couche 55. La structure de type semi-conducteur sur isolant est maintenant achevée et peut être utilisée pour la fabrication de composants pour application radiofréquences.

Claims (9)

  1. Procédé de fabrication d’un substrat support comprenant une couche de piégeage de charges pour une structure de type semi-conducteur sur isolant pour application radiofréquences, comprenant :
    • la mise en place d’un substrat de base (10) comprenant une couche (20) d’oxyde de silicium natif dans une chambre de dépôt,
    • la montée en température de la chambre de dépôt jusqu’à une température (Tp) de dépôt de la couche de piégeage de charges (30),
    • l’introduction d’un gaz oxydant dans ladite chambre de dépôt pour conserver la couche (20) d’oxyde de silicium natif pendant la montée en température,
    • l’évacuation de l’oxygène de la chambre de dépôt à la température (Tp) de formation de la couche de piégeage de charges (30),
    • le dépôt, dans la chambre de dépôt, de la couche de piégeage de charges (30) en silicium polycristallin sur la couche (20) d’oxyde de silicium natif.
  2. Procédé selon la revendication 1, comprenant en outre la formation d’une seconde couche (22) d’oxyde de silicium entre la première couche d’oxyde de silicium natif (20) et le substrat de base (10).
  3. Procédé selon la revendication 1 ou la revendication 2, dans lequel l’épaisseur totale de la ou les couches d’oxyde de silicium (20, 22) est comprise entre 5 et 15 Ångström.
  4. Procédé selon l’une des revendications précédentes, dans lequel le temps écoulé entre la fin de l’évacuation d’oxygène et le début du dépôt de la couche de piégeage de charges est supérieur à 30 secondes.
  5. Procédé selon l’une des revendications précédentes, dans lequel la température de dépôt de la couche de piégeage de charges est supérieure à 950°C.
  6. Procédé selon l’une des revendications précédentes, dans lequel le gaz oxydant comprend de l’oxygène ou un mélange d’argon et d’oxygène.
  7. Procédé selon l’une des revendications précédentes, dans lequel le substrat de base est en silicium monocristallin.
  8. Procédé selon l’une des revendications précédentes, dans lequel la formation de la couche de piégeage de charges est réalisée par un procédé de dépôt chimique en phase vapeur (CVD).
  9. Procédé de fabrication d’une structure de type semi-conducteur sur isolant pour applications radiofréquences, caractérisé en ce qu’il comprend les étapes suivantes :
    • la fabrication d’un substrat support (100) par un procédé selon l’une quelconque des revendications précédentes,
    • la mise à disposition d’un substrat donneur (50) semi-conducteur,
    • la formation d’une couche électriquement isolante (40) sur la couche de piégeage de charges (30) et/ou sur ledit substrat donneur (50),
    • la formation d’une zone de fragilisation (51) dans ledit substrat donneur (50) de sorte à délimiter une couche semi-conductrice (55) à transférer,
    • le collage du substrat donneur (50) sur le substrat support par l’intermédiaire de la couche électriquement isolante ,
    • le détachement du substrat donneur (50) le long de ladite zone de fragilisation (51) de sorte à transférer la couche semi-conductrice (55) sur le substrat support, la couche électriquement isolante (40) étant agencée à l’interface entre la couche semi-conductrice (55) transférée et la couche de piégeage de charges (30).
FR2207362A 2022-07-19 2022-07-19 Procédé de fabrication d’un substrat support pour application radiofréquences Active FR3138239B1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
FR2207362A FR3138239B1 (fr) 2022-07-19 2022-07-19 Procédé de fabrication d’un substrat support pour application radiofréquences
FR2210185A FR3138240B1 (fr) 2022-07-19 2022-10-05 Procédé de fabrication d’un substrat support pour application radiofréquences
PCT/FR2023/051108 WO2024018149A1 (fr) 2022-07-19 2023-07-18 Procédé de fabrication d'un substrat support pour application radiofréquences

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2207362A FR3138239B1 (fr) 2022-07-19 2022-07-19 Procédé de fabrication d’un substrat support pour application radiofréquences
FR2207362 2022-07-19

Publications (2)

Publication Number Publication Date
FR3138239A1 true FR3138239A1 (fr) 2024-01-26
FR3138239B1 FR3138239B1 (fr) 2024-06-21

Family

ID=84053308

Family Applications (2)

Application Number Title Priority Date Filing Date
FR2207362A Active FR3138239B1 (fr) 2022-07-19 2022-07-19 Procédé de fabrication d’un substrat support pour application radiofréquences
FR2210185A Active FR3138240B1 (fr) 2022-07-19 2022-10-05 Procédé de fabrication d’un substrat support pour application radiofréquences

Family Applications After (1)

Application Number Title Priority Date Filing Date
FR2210185A Active FR3138240B1 (fr) 2022-07-19 2022-10-05 Procédé de fabrication d’un substrat support pour application radiofréquences

Country Status (1)

Country Link
FR (2) FR3138239B1 (fr)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030097977A1 (en) 2001-11-28 2003-05-29 Dietze Gerald R. In-situ post epitaxial treatment process
US20170040210A1 (en) * 2014-04-24 2017-02-09 Shin-Etsu Handotai Co., Ltd. Method for manufacturing a bonded soi wafer

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015228432A (ja) * 2014-06-02 2015-12-17 信越半導体株式会社 Ｓｏｉウェーハの製造方法及び貼り合わせｓｏｉウェーハ
FR3062238A1 (fr) * 2017-01-26 2018-07-27 Soitec Support pour une structure semi-conductrice
FR3079346B1 (fr) 2018-03-26 2020-05-29 Soitec Procede de fabrication d'un substrat donneur pour le transfert d'une couche piezoelectrique, et procede de transfert d'une telle couche piezoelectrique

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030097977A1 (en) 2001-11-28 2003-05-29 Dietze Gerald R. In-situ post epitaxial treatment process
US20170040210A1 (en) * 2014-04-24 2017-02-09 Shin-Etsu Handotai Co., Ltd. Method for manufacturing a bonded soi wafer

Also Published As

Publication number Publication date
FR3138239B1 (fr) 2024-06-21
FR3138240B1 (fr) 2024-06-14
FR3138240A1 (fr) 2024-01-26

Similar Documents

Publication Publication Date Title
US9293473B2 (en) Method for manufacturing a semiconductor on insulator structure having low electrical losses
TWI711067B (zh) 以可控制薄膜應力在矽基板上沉積電荷捕捉多晶矽薄膜之方法
KR100352368B1 (ko) 반도체기판 및 이것의 제조방법
EP0780889B1 (fr) Procédé de depôt sélectif d'un siliciure de métal réfractaire sur du silicium
JP7275172B2 (ja) 優れた性能、安定性および製造性を有する無線周波数シリコン・オン・インシュレータ・ウエハ・プラットフォーム
EP0298794A1 (fr) Procédé de fabrication d'une couche d'isolant enterrée dans un substrat semi-conducteur par implantation ionique et structure semi-conductrice comportant cette couche
FR2923079A1 (fr) Substrats soi avec couche fine isolante enterree
FR3104318A1 (fr) Procédé de formation d'un support de manipulation à haute résistivité pour substrat composite
FR3098642A1 (fr) procédé de fabrication d'une structure comprenant une couche mince reportée sur un support muni d’une couche de piégeage de charges
US20230230874A1 (en) Method for transferring a thin layer onto a support substrate provided with a charge-trapping layer
EP0122822B1 (fr) Procédé de fabrication d'un dispositif semi-conducteur du type comprenant au moins une couche de silicium déposée sur un substrat isolant
FR3117668A1 (fr) Structure amelioree de substrat rf et procede de realisation
WO2021111062A1 (fr) Procédé de formation d'un substrat de manipulation pour une structure composite ciblant des applications rf et substrat de manipulation
FR3138239A1 (fr) Procédé de fabrication d’un substrat support pour application radiofréquences
WO2024018149A1 (fr) Procédé de fabrication d'un substrat support pour application radiofréquences
FR3116940A1 (fr) Procédé basse température de fabrication d’un substrat semiconducteur sur isolant
FR3118828A1 (fr) Procédé de collage direct de substrats
EP3817037A1 (fr) Procédé de transfert d'une couche mince à l'aide d'un polymère précéramique chargé
FR2933235A1 (fr) Substrat bon marche et procede de fabrication associe
WO2024008441A1 (fr) Procede de fabrication d'une structure comportant une couche barriere a la diffusion d'especes atomiques
EP1115895B1 (fr) Procede de traitement, par nitruration, d'un substrat de silicium pour la formation d'une couche isolante mince
FR3113184A1 (fr) Procede de preparation d’un substrat support, et procede de report d’une couche mince sur ce substrat support
KR100274350B1 (ko) 반도체소자의필드산화막형성방법
WO2024088942A1 (fr) Procédé de fabrication d'un empilement semiconducteur hautement résistif et empilement associé
FR3108787A1 (fr) Procédé basse température de transfert et de guérison d’une couche semi-conductrice

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20240126