EP1115895B1 - Procede de traitement, par nitruration, d'un substrat de silicium pour la formation d'une couche isolante mince - Google Patents

Procede de traitement, par nitruration, d'un substrat de silicium pour la formation d'une couche isolante mince Download PDF

Info

Publication number
EP1115895B1
EP1115895B1 EP99943005A EP99943005A EP1115895B1 EP 1115895 B1 EP1115895 B1 EP 1115895B1 EP 99943005 A EP99943005 A EP 99943005A EP 99943005 A EP99943005 A EP 99943005A EP 1115895 B1 EP1115895 B1 EP 1115895B1
Authority
EP
European Patent Office
Prior art keywords
layer
substrate
silicon
insulating material
electric insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
EP99943005A
Other languages
German (de)
English (en)
Other versions
EP1115895A1 (fr
Inventor
François Martin
Daniel Bensahel
Caroline Hernandez
Laurent Vallier
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Orange SA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
France Telecom SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, France Telecom SA filed Critical Commissariat a lEnergie Atomique CEA
Publication of EP1115895A1 publication Critical patent/EP1115895A1/fr
Application granted granted Critical
Publication of EP1115895B1 publication Critical patent/EP1115895B1/fr
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/04—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings of inorganic non-metallic material
    • C23C28/044—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings of inorganic non-metallic material coatings specially adapted for cutting tools or wear applications
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/06—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases
    • C23C8/28—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases more than one element being applied in one step
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer

Definitions

  • the present invention relates to a method of treatment of a silicon substrate for the formation on at least one of its faces, of a layer of an electrical insulating material such as, for example example, a layer of silicon nitride.
  • the invention finds applications in the realization of electronic devices with components comprising an electrical insulating layer thin and especially for the production of memories of DRAM (dynamic direct access memory) or EPROM type (programmable / erasable read-only memory).
  • DRAM dynamic direct access memory
  • EPROM type programmable / erasable read-only memory
  • insulated gate transistors such as transistors MOS or other components such as capabilities.
  • the grid layer for the components made on a silicon substrate, is usually a layer of silicon oxide.
  • Diffusion problems of doping impurities can be solved, at least in part, by incorporating into the gate oxide components a appropriate dose of nitrogen, including using a nitriding treatment.
  • the layer oxide can be combined or possibly replaced by a layer of silicon nitride.
  • Document [1] shows in particular that it is not possible to form a nitride layer homogeneous and continuous with a thickness of less than 5 nm on a native oxide layer on the surface of a substrate.
  • Document [2] proposes to solve the problems of continuity or inhomogeneity of the thin nitride layers ( ⁇ 3 nm) by subjecting them to rapid annealing under an NH 3 atmosphere at temperatures of the order of 950 ° C.
  • a rapid annealing under an NH 3 atmosphere at temperatures of the order of 950 ° C.
  • annealing because of its high temperature, is capable of altering electronic components previously formed in the substrate.
  • Documents [3] and [4] describe techniques according to which a native oxide layer, initially present on the surface of a substrate of silicon, is removed before the formation of a layer nitride, by chemical vapor deposition, on the exposed silicon surface. Deoxidation of substrate can take place by annealing under hydrogen or chemically with hydrofluoric acid.
  • document (5) proposes to form on the substrate a layer of silicon oxynitride, prior to the layer of silicon nitride.
  • the oxynitride layer is formed under an atmosphere of NO.
  • the silicon nitride layer is formed from SiH 4 and NH 3 gases in a single-plate type reactor.
  • the enrichment of the silane treatment gases (SiH 4 ) promotes the nucleation of the silicon nitride but alters its stoichiometric quality.
  • the use of a single-plate reactor is also not very compatible with an industrial production of components, at low production costs.
  • the document (7) whose complete reference is also specified at the end of the description, further describes a method of forming a layer of insulating material. This process implements several heat treatments at a temperature above 900 ° C.
  • Document (8) describes a process for forming a dielectric layer at a temperature comprised preferably between 700 ° C and 850 ° C.
  • the object of the invention is to propose a method for preparing a substrate allowing the formation of a thin layer of electrical insulation having no not the difficulties mentioned above.
  • One goal is in particular to propose such a process for forming a nitride layer fine, continuous and homogeneous, on a substrate of silicon.
  • An object of the invention is also to propose a process using thermal budgets and reduced temperatures.
  • NO-based atmosphere means a atmosphere of pure NO or NO diluted with an inert gas such as nitrogen or argon.
  • Heat treatment makes it possible to form surface of the deoxidized part of the substrate a layer very fine silicon oxynitride whose thickness may be less than a nanometer. This layer allows then form a thin, homogeneous insulating layer and carry on.
  • the oxynitride layer makes it possible to avoid the formation on the substrate of parasitic deposits of metal oxides such as Ta 2 O 5 which may appear during oxidative treatments.
  • the heat treatment of the process is implemented works at temperatures below 750 ° C, for example at a temperature of the order of 550 ° C.
  • the process can thus be applied to substrates with relatively electronic components heat sensitive, pre-formed.
  • the heat treatment can be implemented with sufficient duration to obtain an oxynitride layer having a thickness between 0.5 and 1.5 nm.
  • the heat treatment can be carried out at a temperature of the order of 550 ° C., a pressure of the order of 10 3 Pa (10 mBar), for a duration of the order of 30 seconds for obtain a 0.7 nm layer of oxynitride.
  • the silicon substrate used may have undergone prior treatments in order to form components or parts of electronic components.
  • the layer of electrical insulating material formed on the substrate can be a layer of silicon nitride (Si 3 N 4 ) or a layer of Ta 2 O 5 , chosen for their high permittivity.
  • this can preferably be formed by a process of the LPCVD type (chemical vapor deposition at low pressure) in the presence of a dichlorisilane-based atmosphere ( SiH 2 Cl 2 ) and / or ammonia NH 3 .
  • the deposition is carried out at a temperature less than or equal to 750 ° C., for example, 700 ° C.
  • the invention also relates to a substrate, obtainable according to the method described above and comprising, in order, a layer of silicon with at least one area devoid of native oxide, a layer of silicon oxynitride having a thickness between 0.5 and 1.5 nm in contact with said range, and a layer of an electrical insulating material, having a thickness between 2 and 5 nm, in contact with said layer of silicon oxynitride.
  • the electrical insulating material can be chosen from Si 3 N 4 and Ta 2 O 5 , for example.
  • Figure 1 is a schematic section of a part of silicon substrate, before processing of the process for preparing the invention.
  • FIGs 2 and 3 are schematic sections successive of the substrate part of Figure 1 after deoxidation and treatment steps of the invention.
  • Figure 4 is a schematic section of a part of the substrate of Figure 3 on which we have formed a thin insulating layer.
  • Figure 1 shows part of a substrate silicon 10, monocrystalline or polycrystalline, with a free face marked with the reference 12.
  • the face 12 is covered, before the treatment, of an oxide layer 14.
  • the oxide layer 14 can be a layer of native oxide which is formed naturally by contact of silicon with air, or an oxide layer obtained by heat treatment.
  • the silicon substrate may include components or parts of components, such as transistor channels or memory structures by example. These components or parts of components do not are not described in detail here, nor shown in the figures, since they can vary according to the intended application.
  • a first step in the process is a step of deoxidation which aims to remove the oxide layer 14.
  • Deoxidation can be carried out by chemical by immersing the substrate 10 in a solution HF (hydrofluoric acid) diluted in water.
  • HF hydrofluoric acid
  • the acid concentration is around 1% or even weaker.
  • the substrate is then placed in an enclosure 20 in which establishes a gaseous atmosphere of NO.
  • the pressure of the gas in the enclosure 20 is of the order of 5.10 3 Pa (50 mBar), or less.
  • the substrate undergoes a heat treatment, at a temperature below 750 ° C, and preferably less than 700 ° C when the components produced are DRAM, to form a layer 22 of silicon oxynitride, of formula SixNyOz, on side 12.
  • the parameters x, y and z are stoichiometric parameters).
  • Table I indicates the proportions of Si, O and N of the layer 22 of oxynitride for heat treatments carried out at 550 ° C and 700 ° C, at a pressure of 10 3 Pa and for 30 seconds. The table also indicates the thicknesses of the layers of silicon oxynitride obtained. Composition Yes % O% NOT % Thickness 700 ° C. 35 49 16 0.92 nm 550 ° C 37 45 17 0.65 nm
  • Table I reveals that the composition of the silicon oxynitride layer changes little with the processing temperature. However the thickness of the layer is influenced.
  • the substrate thus prepared can accommodate a layer of electrical insulation.
  • the formation of the silicon nitride can take place in an oven 30 in which an atmosphere is established comprising an NH 3 / DCS (ammonia / dichlorosilane) mixture.
  • an atmosphere comprising an NH 3 / DCS (ammonia / dichlorosilane) mixture.
  • Nitride formation takes place by deposition chemical vapor phase (LPCVD) at a temperature less than 750 ° C, for example between 700 ° C and 750 ° C.
  • LPCVD deposition chemical vapor phase
  • nitride nucleating properties of silicon on substrate 10 are greatly improved by the presence of the silicon oxynitride layer 22, which eliminates the delay in nucleation.
  • nucleation properties in particular the properties nucleation kinetics including time incubation and / or density of nucleation sites trained after a while.
  • the oxynitride layer prevents oxidation between Si and Ta 2 O 5 .
  • Table II indicates the thickness of layers 22 of silicon oxynitride and layers 24 of silicon nitride, for three samples processed differently.
  • a first reference sample has not undergone a preparation process according to the invention, but has on its surface a layer of silicon oxide.
  • Two other samples are prepared in accordance with the invention in an atmosphere of NO at 10 3 Pa for 30 seconds.
  • the samples then receive an LPCVD deposit of silicon nitride under equivalent conditions, at 700 ° C., with an NH 3 / DCS ratio equal to 9, and for a period of the order of 10 to 20 minutes.
  • Table II shows a modification of the delay nucleation. Indeed, the existence of the layer of silicon oxynitride 22, allows under the conditions identical LPCVD filing, get more training fast nitride.
  • nitride layers 24 are homogeneous and continuous, despite their thinness.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Description

Domaine technique
La présente invention concerne une procédé de traitement d'un substrat de silicium en vue de la formation sur au moins l'une de ses faces, d'une couche d'un matériau isolant électrique telle que, par exemple, une couche de nitrure de silicium.
L'invention trouve des applications dans la réalisation de dispositifs électroniques avec des composants comportant une couche isolante électrique mince et notamment pour la fabrication de mémoires de type DRAM (mémoire à accès direct dynamique) ou EPROM (mémoire morte programmable/effaçable).
Elle peut être mise en oeuvre également pour la fabrication de circuits électroniques incluant des transistors à grille isolée tels que des transistors MOS ou d'autres composants tels que des capacités.
Etat de la technique antérieure
L'augmentation des performances des composants électroniques en termes de fréquence, d'intégration, et de capacité électrique pour les mémoires, s'accompagne d'une diminution de l'épaisseur des couches isolantes électriques, et en particulier des couches de grille, de ces dispositifs.
La couche de grille, pour les composants réalisés sur un substrat de silicium, est usuellement une couche d'oxyde de silicium.
La réduction de l'épaisseur de la couche d'oxyde à des valeurs inférieures à 3 nm fait apparaítre des problèmes de diffusion d'impuretés dopantes provenant de couches actives sus-jacentes, à travers la couche d'oxyde. Or cette diffusion a des effets . négatifs sur la fiabilité et sur les performances des composants comportant la couche d'oxyde.
Les problèmes de diffusion d'impuretés dopantes peuvent être solutionnés, au moins en partie, en incorporant dans l'oxyde de grille des composants une dose appropriée d'azote, notamment au moyen d'un traitement de nitruration. En particulier, la couche d'oxyde peut être associée ou éventuellement remplacée par une couche de nitrure de silicium.
De plus, pour illustrer la réalisation de couches de nitrure minces dans des structures DRAM et E2PROM, on peut se reporter aux documents [1], [2], [3], [4] et [5] dont les références sont précisées à la fin de la présente description.
Le document [1] montre en particulier qu'il n'est pas possible de former une couche de nitrure homogène et continue d'une épaisseur inférieure à 5 nm sur une couche d'oxyde natif à la surface d'un substrat.
Or dans des applications telles que la fabrication de mémoires, des épaisseurs de grille inférieures à 5 nm sont requises.
Le document [2] propose de résoudre les problèmes de continuité ou d'inhomogénéité des couches de nitrure mince (< 3 nm) en les soumettant à un recuit rapide sous atmosphère de NH3 à des températures de l'ordre de 950°C. Néanmoins, il s'avère qu'un tel recuit, en raison de sa température élevée, est susceptible d'altérer des composants électroniques préalablement formés dans le substrat.
Les documents [3] et [4] décrivent des techniques selon lesquelles une couche d'oxyde natif, présente initialement à la surface d'un substrat de silicium, est éliminée avant la formation d'une couche de nitrure, par dépôt chimique en phase vapeur, sur la surface de silicium mise à nue. La désoxydation du substrat peut avoir lieu par un recuit sous hydrogène ou par voie chimique à l'acide fluorhydrique.
Enfin, le document (5) propose de former sur le substrat une couche d'oxynitrure de silicium, préalablement à la couche de nitrure de silicium. La couche d'oxynitrure est formée sous atmosphère de NO. Puis, la couche de nitrure de silicium est formée à partir de gaz SiH4 et NH3 dans un réacteur de type monoplaque. L'enrichissement des gaz de traitement au silane (SiH4) favorise la nucléation du nitrure de silicium mais en altère la qualité stoechiométrique. L'utilisation d'un réacteur monoplaque est en outre peu compatible avec une réalisation industrielle de composants, à des faibles coûts de production.
Les procédés des documents [3], [4] et [5] comportent également des traitements à des températures élevées, de l'ordre de 800°C à 1000°C, et mettent en oeuvre des budgets thermiques élevés.
Or, pour un certain nombre de composants, dont en particulier les structures de type DRAM enterrées (« embedded Dram »), on cherche au contraire à réduire au maximum les budgets thermiques mis en oeuvre, c'est-à-dire le temps et la durée des traitements thermiques. Les budgets thermiques élevés et les hautes températures de traitement sont en effet nuisibles aux composants.
Le document (7), dont la référence complète est également précisée à la fin de la description, décrit encore un procédé de formation d'une couche de matériau isolant. Ce procédé met en oeuvre plusieurs traitements thermiques à une température supérieure à 900°C.
Le document (8) décrit un procédé pour former une couche de diélectrique à une température comprise de préférence entre 700°C et 850°C.
Exposé de l'invention
L'invention a pour but de proposer un procédé de préparation d'un substrat permettant la formation d'une couche fine d'isolant électrique ne présentant pas les difficultés mentionnées ci-dessus.
Un but est en particulier de proposer un tel procédé permettant la formation d'une couche de nitrure fine, continue et homogène, sur un substrat de silicium.
Un but de l'invention est aussi de proposer un procédé mettant en oeuvre des budgets thermiques et des températures réduits.
Pour atteindre ces buts, l'invention a plus précisément pour objet un procédé de traitement d'un substrat de silicium pour la formation d'une couche isolante électrique mince. Conformément à l'invention le procédé comporte, dans l'ordre :
  • une étape de désoxydation d'au moins une partie du substrat de silicium, puis
  • une étape de traitement thermique du substrat à une température inférieure ou égale à 750°C, le traitement thermique étant effectué dans une atmosphère à base de NO, à une pression inférieure ou égale à 5.103 Pa (50 mBar), et de préférence inférieure à 103Pa (10mBar), afin de former sur le substrat une couche d'oxynitrure de silicium, et
  • une étape de formation, au moins sur ladite partie du substrat, d'une couche de matériau isolant électrique.
On entend par atmosphère à base de NO une atmosphère de NO pure ou de NO dilué avec un gaz inerte tel que de l'azote ou de l'argon.
Le traitement thermique permet de former à la surface de la partie désoxydée du substrat une couche d'oxynitrure de silicium très fine dont l'épaisseur peut être inférieure au nanomètre. Cette couche permet de former ensuite une couche isolante mince, homogène et continue.
Par ailleurs, la couche d'oxynitrure permet d'éviter la formation sur le substrat de dépôts parasites d'oxydes métalliques tels que Ta2O5 qui peuvent apparaítre lors de traitements oxydants.
Le traitement thermique du procédé est mis en oeuvre à des températures inférieures à 750°C, par exemple à une température de l'ordre de 550°C. Le procédé peut ainsi être appliqué à des substrats comportant des composants électroniques relativement sensibles à la chaleur, formés au préalable.
De préférence, le traitement thermique peut être mis en oeuvre avec une durée suffisante pour obtenir une couche d'oxynitrure présentant une épaisseur comprise entre 0,5 et 1,5 nm.
A titre d'exemple, le traitement thermique peut être effectué à une température de l'ordre de 550°C, une pression de l'ordre de 103 Pa (10 mBar), pendant une durée de l'ordre de 30 secondes pour obtenir une couche de 0,7 nm d'oxynitrure.
Le substrat de silicium utilisé peut avoir subi des traitements préalables afin d'y former des composants ou des parties de composants électroniques.
La couche de matériau isolant électrique formée sur le substrat peut être une couche de nitrure de silicium (Si3N4) ou une couche de Ta2O5, choisies pour leur forte permittivité.
Dans le cas d'une couche de nitrure de silicium Si3N4, celle-ci peut être formée préférentiellement par un procédé de type LPCVD (dépôt chimique en phase vapeur à basse pression) en présence d'une atmosphère à base de dichlorisilane (SiH2Cl2) et/ou d'ammoniac NH3. Le dépôt est effectué à une température inférieure ou égale à 750°C, par exemple, 700°C.
L'invention concerne aussi un substrat, pouvant être obtenu selon le procédé décrit ci-dessus et comportant, dans l'ordre, une couche de silicium avec au moins une plage dépourvue d'oxyde natif, une couche d'oxynitrure de silicium présentant une épaisseur comprise entre 0,5 et 1,5 nm en contact avec ladite plage, et une couche en un matériau isolant électrique, présentant une épaisseur comprise entre 2 et 5 nm, en contact avec ladite couche d'oxynitrure de silicium. Le matériau isolant électrique peut être choisi parmi Si3N4 et Ta2O5, par exemple.
D'autres caractéristiques et avantages de l'invention ressortiront de la description qui va suivre, en référence aux figures des dessins annexés. Cette description est donnée à titre purement illustratif et non limitatif.
Brève description des figures
La figure 1 est une coupe schématique d'une partie de substrat de silicium, avant la mise en oeuvre du procédé de préparation de l'invention.
Les figures 2 et 3 sont des coupes schématiques successives de la partie de substrat de la figure 1 après des étapes de désoxydation et de traitement thermique de l'invention.
La figure 4 est une coupe schématique d'une partie du substrat de la figure 3 sur laquelle on a formé une couche isolante mince.
Description détaillée de modes particuliers de mise en oeuvre de l'invention
La figure 1 représente une partie d'un substrat de silicium 10, monocristallin ou polycristallin, avec une face libre repérée avec la référence 12.
La face 12 est recouverte, avant le traitement, d'une couche d'oxyde 14. La couche d'oxyde 14 peut être une couche d'oxyde natif qui se forme naturellement par contact du silicium avec l'air, ou une couche d'oxyde obtenue par un traitement thermique.
Le substrat de silicium peut comporter des composants ou des parties de composants, tels que des canaux de transistor ou de structures de mémoire par exemple. Ces composants ou parties de composants ne sont pas décrits en détail ici, ni représentés sur les figures, dès lors qu'ils peuvent varier selon l'application envisagée.
Une première étape du procédé est une étape de désoxydation qui vise à éliminer la couche d'oxyde 14.
La désoxydation peut être réalisée par voie chimique en immergeant le substrat 10 dans une solution de HF (acide fluorhydrique) dilué dans de l'eau. La concentration de l'acide est de l'ordre de 1 %, voire plus faible.
On obtient au terme de la première étape un substrat conforme à la figure 2, pour lequel la face libre 12 est à nu.
Comme le montre la figure 3, le substrat est ensuite disposé dans une enceinte 20 dans laquelle on établit une ambiance gazeuse de NO.
La pression du gaz dans l'enceinte 20 est de l'ordre de 5.103 Pa (50 mBar), ou moins.
Dans cette enceinte, le substrat subit un traitement thermique, à une température inférieure à 750°C, et de préférence inférieure à 700°C lorsque les composants réalisés sont des DRAM, pour former une couche 22 d'oxynitrure de silicium, de formule SixNyOz, sur la face 12. (Les paramètres x, y et z sont des paramètres stoechiométriques).
Le tableau I ci-après indique les proportions de Si, O et N de la couche 22 d'oxynitrure pour des traitements thermiques effectués à 550°C et à 700°C, à une pression de 103 Pa et pendant 30 secondes. Le tableau indique également les épaisseurs des couches d'oxynitrure de silicium obtenues.
Composition Si % O % N % Epaisseur
700°C 35 49 16 0,92 nm
550°C 37 45 17 0,65 nm
Le tableau I révèle que la composition de la couche d'oxynitrure de silicium évolue peu avec la température du traitement. Cependant l'épaisseur de la couche est influencée.
Le substrat ainsi préparé peut accueillir une couche d'isolant électrique. Dans l'exemple décrit, et comme le montre la figure 4, on forme une couche de nitrure de silicium 24 sur la couche d'oxynitrure 22.
La formation du nitrure de silicium peut avoir lieu dans un four 30 dans lequel on établit une atmosphère comprenant un mélange NH3/DCS (ammoniac/dichlorosilane).
La formation du nitrure a lieu par dépôt chimique en phase vapeur (LPCVD) à une température inférieure à 750°C, par exemple comprise entre 700°C et 750°C.
Les propriétés de nucléation de nitrure de silicium sur le substrat 10 sont grandement améliorées par la présence de la couche d'oxynitrure de silicium 22, qui supprime le retard à la nucléation. On entend par propriétés de nucléation, notamment les propriétés cinétiques de nucléation comprenant le temps d'incubation et/ou la densité de sites de nucléation formés au bout d'un certain temps.
Lorsque le Ta2O5 est utilisé comme isolant, la couche d'oxynitrure empêche l'oxydation entre le Si et le Ta2O5.
A titre d'illustration, le tableau II indique l'épaisseur de couches 22 d'oxynitrure de silicium et de couches 24 de nitrure de silicium, pour trois échantillons traités différemment.
Un premier échantillon de référence n'a pas subi de procédé de préparation selon l'invention, mais comporte à sa surface une couche d'oxyde de silicium. Deux autres échantillons sont préparés conformément à l'invention dans une atmosphère de NO à 103 Pa pendant 30 secondes. Les échantillons reçoivent ensuite un dépôt LPCVD de nitrure de silicium dans des conditions équivalentes, à 700°C, avec un rapport NH3/DCS égal à 9, et pendant une durée de l'ordre de 10 à 20 minutes.
Conditions de nitruration / NO Epaisseur de la couche d'oxynitrure 22 Epaisseur de la couche de nitrure 24 Différence
Echantillon 1 (référence) sans 0,9 nm (couche d'oxyde) 3,5 nm 2,55 nm
Echantillon 2 550°C/30" 0,7 nm 4,44 nm 3,74 nm
Echantillon 3 700°C/30" 0,92 nm 4,5 nm 3,58 nm
Le tableau II montre une modification du retard de nucléation. En effet, l'existence de la couche d'oxynitrure de silicium 22, permet dans les conditions de dépôt LPCVD identiques, d'obtenir une formation plus rapide de nitrure.
De plus, les couches nitrure 24 sont homogènes et continues, en dépit de leur faible épaisseur.
DOCUMENTS CITES
  • (1)
       FR-98 01963
  • (2)
       L.F.Tz Kwakman, E.J. Lindow, E.H.A. Granneman, F. Martin, J.C. Veler, and JP Joly
       Applied Surface Science 70/71, p. 629-633 (1993)
  • (3)
       S. Saida, T. Sato, I. Mizushima, Y. Ozawa, Y. Tsunashima,
       Extended Abstract of the IEDM, p. 265 ( 1997).
  • (4)
       K. Kobayashi, Y. Inaba, T. Ogata, T. Katayama, H. Watanabe, Y. Matsui, M. Hirayama,
       Journal of the Electrochemical Society, vol. 143, Nr 4, p. 1459 (1996)
  • (5)
       B.Y. Kim, H.F. Luan, D.L. Kwong
       Extended Abstract of the IEDM, p. 463 (1997).
  • (6)
       F. Martin, F. Bertin, H. Sprey, E. Granneman Semicond. Sci. Technol. 6, p. 1100 (1991)
  • (7)
       US-A-5 407 870
  • (8)
       EP-A-0 798 769

    • Claims (10)

    1. Procédé de traitement d'un substrat de silicium comportant :
      une étape de désoxydation d'au moins une partie du substrat de silicium (10), puis
      une étape de traitement thermique du substrat à une température inférieure ou égale à 750°C, le traitement thermique étant effectué dans une atmosphère à base de NO à une pression inférieure ou égale à 5.103 Pa (50 mBar), et
      une étape de formation, au moins sur ladite partie du substrat, d'une couche de matériau isolant électrique.
    2. Procédé selon la revendication 1, dans lequel on effectue la désoxydation par voie chimique et par immersion du substrat dans une solution d'acide fluorhydrique dilué.
    3. Procédé selon la revendication 1, dans lequel l'étape de traitement thermique est mise en oeuvre pendant une durée suffisante pour obtenir une couche d'oxynitrure de silicium (22) présentant une épaisseur comprise entre 0,5 et 1,5 nm.
    4. Procédé selon la revendication 1, dans lequel le traitement thermique est effectué à une température de l'ordre de 550°C, une pression de l'ordre de 103 Pa (10 mBar) pendant une durée de l'ordre de 30 secondes.
    5. Procédé selon la revendication 1, dans lequel on forme la couche de matériau isolant électrique (24) selon un procédé de dépôt chimique en phase vapeur (LPVCD).
    6. Procédé selon la revendication 1, dans lequel on forme la couche de matériau isolant électrique (24) à une température inférieure ou égale à 750°C.
    7. Procédé selon la revendication 1, dans lequel le matériau isolant électrique est choisi parmi Si3N4 et Ta2O5.
    8. Procédé selon la revendication 1, dans lequel on forme une couche de matériau isolant électrique (24) présentant une épaisseur comprise entre 2 et 5 nm.
    9. Procédé selon la revendication 1, dans lequel on forme une couche de matériau isolant électrique en Si3N4, selon un procédé de dépôt chimique en phase vapeur (LPCVD), en présence de Si2H2Cl2.
    10. Substrat comportant dans l'ordre une couche de silicium (10) avec au moins une plage (12) dépourvue d'oxyde natif, une couche (22) d'oxynitrure de silicium présentant une épaisseur comprise entre 0,5 et 1,5 nm en contact avec ladite plage (12) et une couche en un matériau isolant électrique, présentant une épaisseur comprise entre 2 et 5 nm, en contact avec ladite couche d'oxynitrure de silicium, le matériau isolant électrique étant choisi parmi Si3N4 et Ta2O5.
    EP99943005A 1998-09-21 1999-09-20 Procede de traitement, par nitruration, d'un substrat de silicium pour la formation d'une couche isolante mince Expired - Lifetime EP1115895B1 (fr)

    Applications Claiming Priority (3)

    Application Number Priority Date Filing Date Title
    FR9811746A FR2783530B1 (fr) 1998-09-21 1998-09-21 Procede de preparation, par nitruration, d'un substrat de silicium pour la formation d'une couche isolante mince
    FR9811746 1998-09-21
    PCT/FR1999/002228 WO2000017412A1 (fr) 1998-09-21 1999-09-20 Procede de traitement, par nitruration, d'un substrat de silicium pour la formation d'une couche isolante mince

    Publications (2)

    Publication Number Publication Date
    EP1115895A1 EP1115895A1 (fr) 2001-07-18
    EP1115895B1 true EP1115895B1 (fr) 2002-11-20

    Family

    ID=9530648

    Family Applications (1)

    Application Number Title Priority Date Filing Date
    EP99943005A Expired - Lifetime EP1115895B1 (fr) 1998-09-21 1999-09-20 Procede de traitement, par nitruration, d'un substrat de silicium pour la formation d'une couche isolante mince

    Country Status (5)

    Country Link
    US (1) US6551698B1 (fr)
    EP (1) EP1115895B1 (fr)
    DE (1) DE69904069T2 (fr)
    FR (1) FR2783530B1 (fr)
    WO (1) WO2000017412A1 (fr)

    Families Citing this family (2)

    * Cited by examiner, † Cited by third party
    Publication number Priority date Publication date Assignee Title
    CN101415882B (zh) * 2006-02-28 2011-12-28 赢创德固赛公司 有色纸和具有增强的印刷性能的经涂布的基底
    BRPI0717292A2 (pt) * 2006-09-26 2013-01-22 Evonik Degussa Corp papel multifuncional para desempenho de impressço aumentada

    Family Cites Families (12)

    * Cited by examiner, † Cited by third party
    Publication number Priority date Publication date Assignee Title
    US4438157A (en) * 1980-12-05 1984-03-20 Ncr Corporation Process for forming MNOS dual dielectric structure
    CA1317034C (fr) * 1988-09-30 1993-04-27 Alliedsignal Inc. Fabrication de microstructures d'oxynitride
    JPH03160720A (ja) * 1989-11-20 1991-07-10 Oki Electric Ind Co Ltd 絶縁膜形成方法
    KR930002661B1 (ko) * 1990-05-10 1993-04-07 금성일렉트론 주식회사 수직 lpcvd법을 이용한 질산화막 실리콘 제조장치 및 방법
    US5407870A (en) * 1993-06-07 1995-04-18 Motorola Inc. Process for fabricating a semiconductor device having a high reliability dielectric material
    KR970009863B1 (ko) * 1994-01-22 1997-06-18 금성일렉트론 주식회사 반도체 소자의 실리콘절연막형성방법
    US5674788A (en) * 1995-06-06 1997-10-07 Advanced Micro Devices, Inc. Method of forming high pressure silicon oxynitride gate dielectrics
    US5861190A (en) * 1996-03-25 1999-01-19 Hewlett-Packard Co. Arrangement for growing a thin dielectric layer on a semiconductor wafer at low temperatures
    CA2213034C (fr) * 1996-09-02 2002-12-17 Murata Manufacturing Co., Ltd. Dispositif semiconducteur comportant un film de passivation
    WO1998027580A1 (fr) * 1996-12-03 1998-06-25 Scott Specialty Gases, Inc. Procede de formation de couches ultra-minces d'oxynitrure et de dispositifs a couches minces renfermant des couches ultra-minces d'oxynitrure
    US5843817A (en) * 1997-09-19 1998-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. Process for integrating stacked capacitor DRAM devices with MOSFET devices used for high performance logic circuits
    FR2775120B1 (fr) 1998-02-18 2000-04-07 France Telecom Procede de nitruration de la couche d'oxyde de grille d'un dispositif semiconducteur et dispositif obtenu

    Also Published As

    Publication number Publication date
    DE69904069T2 (de) 2003-07-17
    DE69904069D1 (de) 2003-01-02
    FR2783530A1 (fr) 2000-03-24
    EP1115895A1 (fr) 2001-07-18
    WO2000017412A1 (fr) 2000-03-30
    FR2783530B1 (fr) 2001-08-31
    US6551698B1 (en) 2003-04-22

    Similar Documents

    Publication Publication Date Title
    EP0780889B1 (fr) Procédé de depôt sélectif d&#39;un siliciure de métal réfractaire sur du silicium
    EP0887843B1 (fr) Procédé d&#39;obtention d&#39;un transistor à grille en silicium-germanium
    US20040248392A1 (en) Tailoring nitrogen profile in silicon oxynitride using rapid thermal annealing with ammonia under ultra-low pressure
    JPH09116104A (ja) 半導体素子のキャパシタ製造方法
    JP4003846B2 (ja) 半導体装置のキャパシタ製造方法
    EP0976149B1 (fr) Procede pour limiter l&#39;interdiffusion dans un dispositif semi-conducteur a grille composite si/sige
    US7192887B2 (en) Semiconductor device with nitrogen in oxide film on semiconductor substrate and method of manufacturing the same
    US7326988B2 (en) Semiconductor device and method for fabricating the same
    EP0976148B1 (fr) Procede de nitruration de la couche d&#39;oxyde de grille d&#39;un dispositif semiconducteur
    EP1115895B1 (fr) Procede de traitement, par nitruration, d&#39;un substrat de silicium pour la formation d&#39;une couche isolante mince
    EP1900014A2 (fr) Substrat, notamment en carbure de silicium, recouvert par une couche mince de nitrure de silicium stoechiometrique, pour la fabrication de composants electroniques, et procede d&#39;obtention d&#39;une telle couche
    FR2731841A1 (fr) Transistors a effet de champ du type a grille isolee et son procede de fabrication
    US6316320B1 (en) DRAM device with improved memory cell reliability
    US6238737B1 (en) Method for protecting refractory metal thin film requiring high temperature processing in an oxidizing atmosphere and structure formed thereby
    US20070131985A1 (en) Semiconductor device and method for manufacturing the same
    US6664198B1 (en) Method of forming a silicon nitride dielectric layer
    JPH09260372A (ja) 半導体装置の絶縁膜の形成方法
    FR3138239A1 (fr) Procédé de fabrication d’un substrat support pour application radiofréquences
    KR0138125B1 (ko) 트랜지스터의 게이트 유전막 형성 방법
    US5908321A (en) Semiconductor structure with stable pre-reacted particle and method for making
    KR20000003915A (ko) 반도체 소자의 게이트 절연막 형성방법
    CN115668466A (zh) SiC半导体元件的制造方法及SiC半导体元件
    KR100457754B1 (ko) 반도체소자의메탈콘택형성방법
    WO2001024249A1 (fr) Procede pour empêcher la diffusion de bore dans le silicium par implantation ionique de carbone
    KR20020090571A (ko) 반도체소자의 게이트절연막 제조방법

    Legal Events

    Date Code Title Description
    PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

    Free format text: ORIGINAL CODE: 0009012

    17P Request for examination filed

    Effective date: 20010222

    AK Designated contracting states

    Kind code of ref document: A1

    Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU MC NL PT SE

    17Q First examination report despatched

    Effective date: 20010719

    GRAG Despatch of communication of intention to grant

    Free format text: ORIGINAL CODE: EPIDOS AGRA

    GRAG Despatch of communication of intention to grant

    Free format text: ORIGINAL CODE: EPIDOS AGRA

    GRAH Despatch of communication of intention to grant a patent

    Free format text: ORIGINAL CODE: EPIDOS IGRA

    GRAH Despatch of communication of intention to grant a patent

    Free format text: ORIGINAL CODE: EPIDOS IGRA

    GRAA (expected) grant

    Free format text: ORIGINAL CODE: 0009210

    AK Designated contracting states

    Kind code of ref document: B1

    Designated state(s): DE GB IT

    REG Reference to a national code

    Ref country code: GB

    Ref legal event code: FG4D

    Free format text: NOT ENGLISH

    REG Reference to a national code

    Ref country code: IE

    Ref legal event code: FG4D

    Free format text: FRENCH

    REF Corresponds to:

    Ref document number: 69904069

    Country of ref document: DE

    Date of ref document: 20030102

    GBT Gb: translation of ep patent filed (gb section 77(6)(a)/1977)

    Effective date: 20030403

    REG Reference to a national code

    Ref country code: IE

    Ref legal event code: FD4D

    Ref document number: 1115895E

    Country of ref document: IE

    PLBE No opposition filed within time limit

    Free format text: ORIGINAL CODE: 0009261

    STAA Information on the status of an ep patent application or granted ep patent

    Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

    26N No opposition filed

    Effective date: 20030821

    PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

    Ref country code: IT

    Payment date: 20100924

    Year of fee payment: 12

    PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

    Ref country code: DE

    Payment date: 20110923

    Year of fee payment: 13

    Ref country code: GB

    Payment date: 20110920

    Year of fee payment: 13

    GBPC Gb: european patent ceased through non-payment of renewal fee

    Effective date: 20120920

    PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

    Ref country code: GB

    Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

    Effective date: 20120920

    Ref country code: DE

    Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

    Effective date: 20130403

    PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

    Ref country code: IT

    Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

    Effective date: 20120920

    REG Reference to a national code

    Ref country code: DE

    Ref legal event code: R119

    Ref document number: 69904069

    Country of ref document: DE

    Effective date: 20130403