CN104078407A - 薄膜和制造薄膜的方法 - Google Patents

薄膜和制造薄膜的方法 Download PDF

Info

Publication number
CN104078407A
CN104078407A CN201310109350.7A CN201310109350A CN104078407A CN 104078407 A CN104078407 A CN 104078407A CN 201310109350 A CN201310109350 A CN 201310109350A CN 104078407 A CN104078407 A CN 104078407A
Authority
CN
China
Prior art keywords
layer
film
thin layer
bonding
base plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310109350.7A
Other languages
English (en)
Other versions
CN104078407B (zh
Inventor
胡卉
胡文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jinan Jingzheng Electronics Co Ltd
Original Assignee
Jinan Jingzheng Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jinan Jingzheng Electronics Co Ltd filed Critical Jinan Jingzheng Electronics Co Ltd
Priority to CN201310109350.7A priority Critical patent/CN104078407B/zh
Priority to US14/781,268 priority patent/US10236205B2/en
Priority to PCT/CN2013/082347 priority patent/WO2014153923A1/zh
Publication of CN104078407A publication Critical patent/CN104078407A/zh
Application granted granted Critical
Publication of CN104078407B publication Critical patent/CN104078407B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/032—Inorganic materials including, apart from doping materials or other impurities, only compounds not provided for in groups H01L31/0272 - H01L31/0312
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明提供一种薄膜和制造薄膜的方法，所述方法包括：通过离子注入法将离子注入原始基板的表面，从而在原始基板中形成薄膜层、分离层和余料层，其中，薄膜层位于原始基板的表面，分离层位于薄膜层和余料层之间，注入离子分布在分离层内；使目标基板与原始基板的薄膜层接触，进而利用晶片键合法将原始基板与目标基板键合在一起，以形成键合体；将键合体放入预定容器内以对键合体进行加热，使得薄膜层和余料层分离；在薄膜层和余料层分离之后，在预定容器内以高压的气氛的条件继续对薄膜层和目标基板加热达预定时间。本发明能大大减小薄膜的缺陷密度，制作出大尺寸、晶片面积大、纳米等级厚度、膜厚均匀的薄膜。

Description

薄膜和制造薄膜的方法
技术领域
示例性实施例涉及薄膜和制造薄膜的方法，具体地说，涉及一种氧化物晶体材料薄膜和半导体材料薄膜的制造方法，特别是一种纳米级厚度、膜厚均匀、低缺陷密度的薄膜的制造方法。
背景技术
铌酸锂薄膜和钽酸锂薄膜在光信号处理、信息存储以及电子器件等有广泛的用途，例如，铌酸锂薄膜和钽酸锂薄膜可以成为制造高频、高带宽、高集成度、大容量、低功耗的光电子学器件和集成光路的基底材料。
1992年，Bruel提出了一种从半导体体材料上剥离薄膜的方法，称为灵活切割，步骤主要包括离子注入，键合，热分离，薄膜表面抛光等工艺。具体来说，先在原始基板上注入氢、氦等气体离子，注入的离子的数量随深度的分布呈高斯分布，绝大部分的注入的离子停留在原始基板表面下某一深度，深度由注入离子的能量决定，注入离子集中停留的区域称为分离层，其厚度在几十至数百纳米左右。原始基板的在分离层和原始基板的上表面之间的部分是将被剥离的薄膜层，其他部分是将在剥离之后余留下来的余料层。薄膜层和余料层基本不含注入离子。让目标基板面对原始基板的薄膜层并与原始基板的薄膜层接触，以进行晶片的直接键合，以形成键合体。然后，对键合体进行加热，加热使温度上升到450°C（即，分离温度）以上，使得薄膜层和余料层分离。加热有两个作用，第一个作用是使分离层中的注入离子得到足以脱离基板原子的束缚以使它们之间形成的键断开的能量，变成了气体原子（例如氦气He），或者与另一脱离的注入离子相遇，变成了气体分子（例如氢气H2），气体原子或分子占有一定的体积，从而在分离层中形成了微小的裂缝。随着加热时间的增加或加热温度的升高，气体原子或分子越来越多，并互相聚合，因此在分离层中形成了微小的气泡。当气泡连成一片时，最终导致分离层断裂，从而分开余料层与键合在目标基板上的薄膜层。这里，目标基板作为薄膜的衬底；加热的第二个作用是能够增强键合晶片之间的键合力（即，增强原始基板与目标基板之间的键合力）。当薄膜层和目标基板与余料层分离后，对薄膜层和目标基板进行高温退火（一般是600°C以上），以进一步增强键合力和消除离子注入过程中在薄膜层中形成的晶格缺陷，最后将表面抛光，得到薄膜。
这种方法中，加热以使键合体分离是十分关键的一步，若此过程控制得当，则可以得到完整的、缺陷较少的薄膜。除了上面所述的加热方法来分离之外，分离键合晶片的方法还有多种，例如高压水枪分离法、微波法、微波加热混合法等，由此形成了不同的制作薄膜的方法。这些方法被广泛应用于绝缘体上硅（SOI）的制作。
然而，在用与灵活切割法类似的方法来形成分离温度较低的薄膜（诸如铌酸锂薄膜或钽酸锂薄膜之类的氧化物晶体材料薄膜、砷化镓薄膜等）时，最后在薄膜上会出现气泡，导致薄膜成品的质量非常差。
发明内容
本发明的目的是提供一种薄膜的制作方法。所述的方法能够制作出大尺寸、晶片等面积大小、纳米等级厚度、高均匀度膜厚、低缺陷密度的薄膜。
本发明提供一种制造薄膜的方法，所述方法包括：通过离子注入法将离子注入原始基板的表面，从而在原始基板中形成薄膜层、分离层和余料层，其中，薄膜层位于原始基板的表面，分离层位于薄膜层和余料层之间，注入离子分布在分离层内；使目标基板与原始基板的薄膜层接触，进而利用晶片键合法将原始基板与目标基板键合在一起，以形成键合体；将键合体放入预定容器内以对键合体进行加热，使得薄膜层和余料层分离；在薄膜层和余料层分离之后，在预定容器内以大于5bar的气压的气氛的条件下继续对薄膜层和目标基板加热达预定时间。
优选以大于10bar的气压的气氛的条件下继续对薄膜层和目标基板加热达预定时间。
更加优选地，所述气压为30bar至600bar。
在对键合体进行加热以使薄膜层和余料层分离的步骤中，在预定容器内保持气压大于5bar的气氛条件下加热键合体。
在以大于5bar的气压的气氛的条件下继续对薄膜层和目标基板加热预定时间的步骤中，向预定容器通入氧气，将薄膜在气压大于5bar或大于10bar的气氛条件下继续加热预定时间以使键合气体从薄膜层和目标基板之间充分扩散出去。
在对键合体进行加热以使薄膜层和余料层分离的步骤中所使用的气压大于5bar的气氛中含有氧气。
所述方法还包括：在大于5bar的气压的气氛条件下继续对薄膜层和目标基板加热预定时间的步骤之后，以低于2bar的气压的气氛条件下继续加热薄膜层并且在此低于2bar的气压的气氛下的加热过程中通入氧气。
在对键合体进行加热以使薄膜层和余料层分离的步骤中所使用的气压大于5bar的气氛中不含氧气或含有能达到安全标准的量的氧气。
在对键合体进行加热以使薄膜层和余料层分离的步骤中，在气压低于2bar的气氛条件下加热键合体，使得薄膜层和余料层分离。
在以大于5bar的气压的气氛条件下继续对薄膜层和目标基板加热预定时间的步骤中，将含有氧气且气压大于5bar或大于10bar的气体充入预定容器内，将薄膜在该气氛条件下加热直至键合气体从薄膜层和目标基板之间充分扩散出去。
在对键合体进行加热以使薄膜层和余料层分离的步骤中所使用的气压低于2bar的气氛含有氧气。
在以大于5bar的气压的气氛条件下继续对薄膜层和目标基板加热预定时间的步骤之后，以低于2bar的气压的气氛条件下继续加热薄膜层并且在此低于2bar的气压的气氛条件下的加热过程中通入氧气。
最后对薄膜层进行表面抛光处理，得到成品薄膜。
离子注入法选自离子注入机注入法、等离子体浸泡离子注入法和不同注入温度的分段注入离子注入法中的任意一种。
离子注入法中所注入的离子选自氢离子、或氦离子、或氢离子和氦离子二者。
在目标基板的将与原始基板的薄膜层接触的表面上涂覆有二氧化硅层。
晶片键合法选自直接键合法、阳极键合法、低温键合法、真空键合法、等离子强化键合法和粘接键合法中的任意一种。
预定容器内的气氛包括氮气或者惰性气体或者它们的混合气体。
在预定容器内以大于5bar的气压的气氛的条件下继续对薄膜层和目标基板加热预定时间后，使得预定容器内的温度达到150°C至800°C。
所述预定容器为高压釜，当所制造的薄膜为铌酸锂薄膜时，以大约4×1016ions/cm2的剂量向原始基板注入氦离子，氦离子能量为大约230keV，目标基板是铌酸锂晶片，目标基板的将与原始基板的薄膜层接触的表面覆盖厚度为大约1.3微米的二氧化硅层，将键合体放入高压釜内，在薄膜层和余料层分离之后，将气氛的压强保持在大约200bar，然后升温至大约350°C，至少保持大约10个小时。
通过将薄膜层和目标基板从预定容器中取出并放入气压更低的另一容器中来实现降压，或者不取出薄膜层，而是通过从预定容器中抽出气体来实现降压。
根据本发明的另一方面，提供一种制造薄膜的方法，其中，
通过离子注入法将离子对着原始基板的表面注入，在原始基板中形成薄膜层、分离层和余料层，薄膜层位于原始基板的表面，分离层位于薄膜层和余料层之间，注入离子分布在分离层内；利用晶片键合法将原始基板与目标基板键合在一起，形成键合体，其中，目标基板接触薄膜层；将键合体放入第一容器中，在常压下加热以使薄膜层和余料层分离，在分离后薄膜层表面还没有形成气泡的情况下，使第一容器快速降温；然后取出薄膜层和目标基板，将薄膜层和目标基板放入第二容器中，在气压大于5bar的气氛条件下加热预定时间，然后在常压下通入氧气加热；将薄膜表面抛光。
根据本发明的另一方面，提供一种制造薄膜的方法，其中，通过离子注入法将离子对着原始基板的表面注入，在原始基板中形成薄膜层、分离层和余料层，薄膜层位于原始基板的表面，分离层位于薄膜层和余料层之间，注入离子分布在分离层内；利用晶片键合法将原始基板与目标基板键合在一起，形成键合体，其中，目标基板接触薄膜层；将键合体放入预定容器内，对键合体进行加热，使得薄膜层和余料层分离；在薄膜层和余料层分离之后，在预定容器内在气压大于10bar的气体的包围下继续对薄膜层和目标基板加热预定时间，以使键合气体从薄膜层和目标基板之间充分扩散出去。
根据本发明的另一方面，提供一种薄膜，其中，所述薄膜的分离温度低于400°C，同时所述薄膜的厚度为20纳米至1500纳米，膜厚均匀度为5%，缺陷密度低于1个每平方厘米。
所述薄膜为铌酸锂薄膜或钽酸锂薄膜或砷化镓薄膜。
根据本发明的另一方面，提供一种薄膜的制作方法，该方法包含下列步骤：提供一种原始基板；利用离子注入法，在所述原始基板内形成离子聚集的分离层，使得该原始基板通过所述分离层形成：一层薄膜层，该薄膜层是原始基板中承受离子注入的区域，以及一层余料层，该余料层是原始基板中未注入离子的区域；利用晶片键合法，将目标基板与原始基板进行键合，使目标基板与原始基板形成键合体；以及，将键合体在高压气体（高压的范围从30bar至600bar）的情况下加热，使键合体分离，形成薄膜；或将键合体在常压（1bar）加热分离，在分离后较短的时间内，表面气泡还没用形成的情况下，将形成的薄膜在高压气体包围的情况下加热。将薄膜进一步加热以提高键合力和消除离子注入在薄膜内部形成的晶格缺陷，加热过程可以在常压下或高压进行。将得到的薄膜进行表面抛光。
本发明的核心是：在高压气体的包围下，加热键合体，使其分离，分离后还在高压气体的包围下，继续加热一定的时间（5分钟至100小时）；或将键合体在常压下加热分离，在分离后较短的时间内，表面气泡还没用形成的情况下，将形成的薄膜在高压气体包围的情况下加热一段时间（5分钟至100小时）。
在高压气体的作用下，薄膜的表面受到指向目标基板的压力，键合气体无法膨胀，因此可以避免气泡的产生，进而使薄膜表面的气泡面积减小，数量减少，提高了产品的合格率。
本发明的方法是利用在高压气体的包围下进行键合体或薄膜的加热，不同于在常压下加热的方法。常压气体下加热，常压气体主要是提供保护氛围，使键合体或薄膜不至于发生氧化等化学反应。高压气体下加热，高压气体施与薄膜的表面指向目标基板的压力，当压力足够大，与键合气体产生的压力相互平衡，键合气体无法膨胀，因此避免了气泡的产生，随着加热时间的延长，键合界面产生的气体就会扩散出薄膜，或者扩散到目标基板中。在温度降至常温后取出薄膜，由于缺乏足够的气体进行膨胀，再对薄膜加热，薄膜表面就不会出现气泡。高压气体是利用其产生的压强，使键合气体无法膨胀，属于物理作用。
本发明的有益效果是：能大大减小薄膜的缺陷密度，制作出大尺寸、晶片等面积大小、纳米等级厚度、膜厚均匀的薄膜。
附图说明
通过下面结合示例性地示出一例的附图进行的描述，本发明的上述和其他目的和特点将会变得更加清楚，其中：
图1表示通过离子注入法，将离子或分子离子对着原始基板的表面注入，形成薄膜层、分离层和余料层的步骤。
图2表示将原始基板与目标基板键合形成键合体的步骤。
图3表示在高压装置内，在高压气体的包围下，对键合体进行加热的步骤。
图4表示薄膜层转移到目标基板上，在高压气体的包围下，对薄膜进行加热的步骤。
图5表示将薄膜进行表面抛光后的示意图。
具体实施方式
以下，参照附图来详细说明本发明的实施例。
本发明对用灵活切割法形成的铌酸锂薄膜和钽酸锂薄膜上出现气泡的现象进行了深入研究，找出了该现象的根本原因。
本发明发现，当铌酸锂或钽酸锂的键合体加热时，直接键合的两个晶片（原始基板和目标基板）的表面之间会有键合气体产生，随加热温度的升高或加热时间的延长，键合气体的数量增多，导致压强增大，键合气体同时也会沿着界面扩散，如果键合体分离，薄膜留在目标基板上，键合气体会使薄膜沿着离开目标基板的方向受到压强，当压强足够大，大于薄膜与目标基板之间的键合力时，键合气体的压强会使薄膜离开基板，形成宏观上的空隙，随着加热温度的升高或加热时间的延长，键合气体会继续向空隙处扩散，在空隙处聚集，在目标基板与薄膜间形成气泡，造成缺陷。对薄膜加热时，也会出现类似的气体聚集的情况，在薄膜上形成气泡，造成缺陷。
晶片的直接键合是将两个晶片（原始基板和目标基板）相对的表面抛光的非常平整（比如表面粗糙度小于1纳米），将这两个表面清洗干净，互相靠近，贴合在一起，如果表面是亲水性的，晶片表面自然附着的氢氧根（-OH）会依靠范德瓦尔斯力互相吸引，直接粘贴在一起，两个晶片就形成了键合体，随后对其加热。这时，两个晶片的键合界面会有键合气体产生，一般认为是水蒸汽（或者还有氢气或氧气），比如，两个依靠范德瓦尔斯力键合的氢氧根（-OH）在加热的作用下会形成一个氧键（-O-）和一个水分子（H2O），氧键（-O-）的强吸引力用于结合两个晶片，而水分子在高温下蒸发，形成键合气体。键合气体一方面会向目标基板内部扩散和透过薄膜向原始基板内部扩散，扩散的程度用扩散系数来衡量，温度越高，扩散系数越大；另一方面键合气体在高温下会进行体积膨胀。在键合体未分离之前，因为原始基板与目标基板均较厚（原始基板与目标基板均厚500微米左右），材料刚度大，晶片键合体不易变形，键合气体被限制在键合体内部，具有一定的压强，当键合体分离后，原始基板脱落，在目标基板上留下一层薄膜，如果此时键合气体还没有扩散到晶片内部或者外界，则键合气体被限制在目标基板与薄膜之间。薄膜很薄（1微米左右），容易变形，在键合气体的压强作用下，薄膜就有可能凸起，形成气泡。
利用离子注入、键合等程序制作铌酸锂薄膜和钽酸锂薄膜时，与绝缘体上硅（SOI）的制作过程相比，存在重大差异：由于注入离子和原始基板材料的性质不同，制作SOI时，键合体的分离温度较高，一般在450°C以上（大约为600°C），由于气体分子在固体中的扩散系数随温度上升而大幅上升（例如呈指数关系），键合气体分子可以相对容易地扩散到二氧化硅层中，待键合体分离后，由于缺乏足够的键合气体，而且由于在此温度下键合界面的键合力比较强，气泡不容易形成。但对于铌酸锂或钽酸锂单晶薄膜，其分离温度只有150°C–300°C左右（通常为200°C），在此温度下，键合体就能发生分离，形成薄膜，但是在该分离温度下，由于分离温度较低，键合气体的扩散系数较小，不容易扩散到二氧化硅层或铌酸锂/钽酸锂当中，键合气体大部分仍停留在键合界面之间，再加上低温下键合力较弱，键合气体的压强会使薄膜隆起，形成一个个气泡，这些气泡在随后的退火以及抛光过程中会破碎，形成薄膜的缺陷，使薄膜变得不完整，破碎脱落下来的薄膜碎片有可能在抛光过程中将薄膜表面划伤，严重降低了产品的合格率。相似的现象也发生在GaAs薄膜上，薄膜的这种气泡缺陷严重阻碍了铌酸锂薄膜、钽酸锂薄膜和其他能在较低温度下分离的薄膜的工业化生产。
参看图1至图5，图1至图5是本发明的薄膜制作方法的流程示意图。
图1表示通过离子注入法，将离子（可以是分子离子）对着原始基板的表面注入，形成薄膜层、分离层和余料层的步骤。
如图1所示，使用离子注入法，将离子（可以是分子离子）06对着原始基板01的正表面05注入，形成分离层03，分离层将原始基板01分为上、下两区：一个为绝大部分注入离子06均经过的区域，此为薄膜层02；一个为绝大部分注入离子06均没有经过或到达的区域，称为余料层04。薄膜层02的厚度由离子注入能量决定。其中离子注入法包括常规离子注入机注入法、等离子体浸泡离子注入法和不同注入温度的分段注入离子注入法。离子注入法中所注入的离子选自氢离子或氦离子，或共同注入氢离子或氦离子。
进行该离子注入法的目的是为了将大量的离子06（可以是分子离子）注入原始基板01的表层，分离层中的注入离子06在原始基板01内处于不稳定状态，注入离子嵌入晶格空隙中，产生体积应变，导致分离层变成应力集中区，而且分离层中的晶格之间的凝聚力也相对较低，导致原始基板01在分离层03附近之处的机械强度脆弱。
图2表示将原始基板01与目标基板07键合形成键合体的步骤。如图2所示，接着利用晶片键合法，使原始基板01与目标基板07键合在一起，形成键合体10。其中，在目标基板07的表面上涂覆有一层绝缘层（例如，SiO2），让该绝缘层与原始基板01的薄膜层02面对面结合，然后进行键合。
其中，该晶片键合法可以选自直接键合法、阳极键合法、低温键合法、真空键合法、等离子强化键合法和粘接键合法中的任意一种。以直接键合法为例，在两个具有亲水性的晶片互相贴近后，表面自然附着的氢氧根（-OH）会依靠范德瓦尔斯力互相吸引，形成键合体10。
图3表示在高压装置内，在高压气体的包围下，对键合体进行加热的步骤。如图3所示，将键合体10放入高压容器09中，充入氮气或氦气等高压气体（也可包含氧气，但较危险），压强在30bar至600bar左右，然后升温至150°C-800°C，在升温过程中，注入的离子会变成气体分子或原子，形成很多微小的气泡，随着加热时间的延长或加热温度的升高，气泡会越多，体积也逐渐增大，最后，气泡互相连接，使得薄膜层和余料层分离。
与此同时，薄膜层02与目标基板07之间的键合界面中有键合气体产生，随温度的升高或加热时间的延长，键合气体逐渐增多，压强逐渐增大，在键合体未分离之前，因为晶片键合体较厚，材料刚度较大，不易变形，并且受高压气体压力的作用，键合气体被限制在原始基板和目标基板中间，很难膨胀，气泡不易形成。
在另一个实施例中，对晶片键合体加热使其分离的步骤也可以不在高压下进行，在后面将详细描述。
图4表示薄膜层转02移到目标基板07上，在高压气体的包围下，对薄膜进行加热的步骤。如图4所示，当薄膜层02和目标基板07与余料层分离后，薄膜层转移到了目标基板07上，键合气体被限制在目标基板07与薄膜02之间。
在一个实施例中，当晶片键合体分离后，继续在高压（至少大于5bar，优选大于10bar，最好在30bar至600bar）下对晶片键合体加热预定时间。此时，键合气体被限制在目标基板07与薄膜02之间，其仍继续受到高压气体压强的作用，方向与薄膜面垂直且指向目标基板，若高压气体的压强足够大，与键合力一起，大于或等于键合气体的压强，键合气体还是不能膨胀，薄膜就不能凸起，形不成气泡。随着加热时间的延长或加热温度的升高，键合气体透过薄膜扩散出来，或扩散到目标基板中。在预定时间之后，将晶片降温，放出高压气体，将晶片取出。然后将晶片在常压下加热，此时不会形成气泡，这是因为之前键合气体已经充分扩散出来，键合界面中残存的键合气体减少，没有足够的数量形成气泡。常压下加热主要有两个作用，一是继续增强键合力，二是在常压下可以安全地利用氧气气氛，可以补充铌酸锂或钽酸锂等薄膜在离子注入或加热过程中流失的氧（例如，薄膜在高温下以Li2O形式析出所流失的氧）。因此加热可以是在高压气氛下将键合体加热分离并继续对形成的薄膜加热，然后取出在常压下通氧加热。
在另一个实施例中，在高压气氛下将晶片键合体进行加热分离之后，可以一直在高压气氛下对薄膜继续加热而不取出薄膜，并且在加热的过程中通入氧气，最后直至键合气体充分扩散出去。用氧气的好处是可以补充铌酸锂或钽酸锂薄膜在离子注入或加热过程中流失的氧（例如，薄膜在高温下以Li2O析出所流失的氧），生产的薄膜可以不需要随后的常压加热过程，节省了工艺步骤，但要注意高温高压下的氧气非常危险，可以采用氧气与惰性气体混合的办法。
在加热键合晶片使其分离以及在高压下继续加热分离的薄膜的过程中所使用的高压气体一般选用氮气、氩气（惰性气体）或氧气等气体，也可以用它们的混合气体（例如，氧气与任一种惰性气体的混合气体）。
在高压气体的包围下对薄膜加热，气体的扩散主要有三部分，第一部分是键合气体向目标基板内的扩散，键合气体一般认为是水（H2O）蒸气（可能还有氢气和/或氧气），目标基板是覆盖了二氧化硅的铌酸锂或钽酸锂晶片，二氧化硅一般是用等离子体增强沉积的办法制成，相比铌酸锂或钽酸锂单晶材料，沉积形成的二氧化硅的晶格结构比较疏松，水在二氧化硅中的扩散系数比较大，能比较容易扩散进去。第二部分是键合气体向薄膜方向的扩散，最后透过薄膜扩散到高压容器中，由于水在铌酸锂或钽酸锂晶体材料中的扩散系数也比较大，根据文献报道，水分子在150°C时在铌酸锂中的扩散就不能忽略。所以水容易透过铌酸锂或钽酸锂薄膜层进行扩散。第三部分是高压容器09中的高压气体透过薄膜向目标基板扩散，高压气体一般采用氮气、氩气或氧气等气体或它们的混合气体。目前很少有文献报道氮气、氩气等气体在铌酸锂或钽酸锂中的扩散系数，但是人们将金属钛扩散进铌酸锂时，需要1000°C以上的高温，一般用氮或氩作为保护气体，也就是说氮或氩的在铌酸锂中的扩散可以忽略；若高压气体采用氧气，氧在铌酸锂中的扩散系数，即使是在710°C的高温，扩散系数只有1.45×10-20m2/s，仍然非常小。综上所述，可以得知在高压气体的包围下对键合体或薄膜加热，主要的物理过程是键合气体向键合界面外部扩散，而不是高压气体向键合界面的扩散，外界高压气体几乎不会进入薄膜与目标基板之间，因此高压气体并不会对薄膜造成不利的影响。
图5表示将薄膜进行表面抛光后的示意图。如图5所示，对薄膜进行表面抛光，得到成品薄膜。
上面对根据本发明的实施例的制造薄膜的方法进行了一个概括性的介绍，实际上，本发明可具体包括以下五种薄膜制造方法：
1、将离子注入在原始基板的内部，形成分离层，然后利用晶片键合法，将原始基板与目标基板键合成键合体，然后在高压气体（可以包含氧气）的包围下，加热键合体，使其分离，得到薄膜，可进一步通入氧气，将薄膜在高压气体的包围下继续加热预定时间以使键合气体进行充分扩散，然后将薄膜表面抛光，得到成品薄膜。
2、将离子注入在原始基板的内部，形成分离层，然后利用晶片键合法，将原始基板与目标基板键合成键合体，然后在不含氧气的高压气体（或可含能达到安全标准的微量氧气）的包围下，加热键合体，使其分离，得到薄膜，在高压气体下继续加热预定时间以使键合气体进行充分扩散，然后在常压下（将高压容器降压或者将薄膜取出并放入另一常压容器中）加热并且通入氧气，然后将薄膜表面抛光，得到成品薄膜。
3、将离子注入在原始基板的内部，形成分离层，然后利用晶片键合法，将原始基板与目标基板键合成键合体，将键合体在常压下加热分离，在分离后较短的时间内，表面气泡还没有形成的情况下，将高压气体（不含氧气或可含能达到安全标准的微量氧气）充入退火炉中，将薄膜在高压气体包围的情况下加热预定时间以使键合气体进行充分扩散，然后可以在常压下（将高压容器降压或者将薄膜取出并放入另一常压容器中）加热，并且通入氧气，然后将薄膜表面抛光。
4、将离子注入在原始基板的内部，形成分离层，然后利用晶片键合法，将原始基板与目标基板键合成键合体，将键合体在常压下加热分离，在分离后较短的时间内，表面气泡还没有形成的情况下，将含有氧气的高压气体充入退火炉中，将薄膜在高压气体包围的情况下加热预定时间以使键合气体进行充分扩散，然后将薄膜表面抛光。
5、将离子注入在原始基板的内部，形成分离层，然后利用晶片键合法，将所述原始基板与目标基板键合成键合体，将键合体在退火炉中常压下加热分离，在分离后较短的时间内，表面气泡还没用形成的情况下，将退火炉快速降温，从而键合气体体积不会膨胀（根据PV=nRT，体积甚至有可能收缩），不会出现气泡现象，取出薄膜后，将其放入高压容器中，在高压气体包围的情况下加热一段时间，然后可以在常压下通入氧气加热，然后将薄膜表面抛光。
上面五种薄膜制造方法主要是针对氧化物晶体材料薄膜来说的，而对于砷化镓等非氧化物晶体材料薄膜，由于不需要补充流失的氧气，所以在薄膜的制造过程中不用通入氧气。
下面以铌酸锂薄膜的制作为例，以具体参数说明本发明应用高压气体气氛下加热、制作薄膜的过程。
实施例1
原始基板为铌酸锂晶片，经过剂量为4×1016ions/cm2的氦离子（He1+和/或He2+）注入，氦离子能量230keV，目标基板是铌酸锂晶片，表面覆盖一层厚度为1.3微米的二氧化硅。两晶片在室温用直接键合法成为键合体，将键合体置于高压釜内，充入氮气（N2），压强保持在200bar，然后升温至350°C，保持10个小时，然后降至室温，放掉压力后取出晶片，此时键合体已经分离，将铌酸锂薄膜晶片在常压下加热，周围气氛是氧气（O2），温度是300°C–800°C，然后进行薄膜的表面抛光，得到铌酸锂薄膜。
实施例2
原始基板为铌酸锂晶片，经过剂量为4×1016ions/cm2的氦离子（He1+和/或He2+）注入，氦离子能量230keV，目标基板为铌酸锂晶片，表面覆盖一层厚度为1.3微米的二氧化硅。两晶片于室温用直接键合法键合为键合体，将此键合体置于烘箱内，升温至200°C，待键合体分离后立即停止加热，取出带铌酸锂薄膜的晶片后，将其放入高压釜内，充入氮气，压强保持在200bar，然后升温至350°C，保持10个小时，然后降至室温，放掉压力后取出晶片，将铌酸锂薄膜晶片在常压下加热，温度是300°C–800°C，周围气氛是氧气，然后进行薄膜的表面抛光，得到铌酸锂薄膜。
实施例3
原始基板为铌酸锂晶片，经过剂量为4×1016ions/cm2的氦离子（He1+和/或He2+）注入，氦离子能量230keV，目标基板是铌酸锂晶片，表面覆盖一层厚度为1.3微米的二氧化硅。两晶片在室温用直接键合法成为键合体，将键合体置于高压釜内，充入氧气（O2），压强保持在200bar，然后升温至400°C，保持10个小时，然后降至室温，放掉压力后取出晶片，此时键合体已经分离，然后进行薄膜的表面抛光，得到铌酸锂薄膜。
由上可知，本发明公开了一种方法，当对键合体或薄膜加热时，增加其周围气氛气体的压强在30至600个大气压之间，当键合体分离后，在周围气氛气体压强的作用下，薄膜受到垂直于且指向目标基板方向的压力的作用，这个压力与键合气体产生的压力互相抵消，薄膜就不能离开基板，不能形成气泡，从而减小了产品缺陷，提高了产品质量。
本发明通过仔细分析铌酸锂键合体或晶体薄膜加热时的物理过程，巧妙地利用了周围气氛的压力对成膜质量的巨大影响，进而提出对键合体或薄膜加热时，增加其周围气氛的压力到一定程度，使键合体分离时以及对薄膜加热时的微观物理过程发生改变，达到使产品缺陷减少，生产流程简化，设备投资减少的目的。
为了增加键合力，现有技术中通常所用的方法有等离子表面处理法，用等离子体处理需要键合的晶片表面（即，用等离子体进行轰击需要键合的表面以使键合力增强），然后进行直接键合。本发明与等离子表面处理法相比，有如下优点：
1、薄膜缺陷更少，产品质量提高。在准备目标基板的过程中，不可避免的要遇到缺陷，比如铌酸锂薄膜需要的目标基板是覆盖着二氧化硅的铌酸锂衬底。二氧化硅一般是用化学气相沉积法在铌酸锂衬底上制备，在制备过程中，总会有一些杂质颗粒落到衬底表面，这些颗粒在随后的抛光或清洗过程中容易脱落，在二氧化硅层中留下小坑或划痕，造成晶片表面缺陷。即使颗粒没有脱落，这些颗粒会造成晶片表面局部的不平整。若用等离子体表面处理法，键合时在表面缺陷处两个晶片没有接触，键合力几乎是零。在颗粒处由于两个晶面的接触不完全，键合力弱，如果在常压下加热，键合气体就会向表面缺陷处和颗粒处聚集，形成比较大的气体压力，分离后的薄膜就容易鼓起气泡或破裂，造成薄膜缺陷。而利用本发明的方法，使分离后的键合体在高压气体环境下加热，高压气体的压力平衡了晶片表面缺陷处或颗粒处的键合气体压力，分离后的薄膜就不容易鼓起气泡或破裂，因此可以大大减小薄膜中的缺陷，提高产品的质量。
2.生产流程简化，产品的合格率提高。晶片的直接键合时，两个晶片的表面要求十分干净，任何一点灰尘都会造成薄膜的缺陷。利用等离子处理法时，在放入等离子处理机进行处理前，还需要增加一道晶片清洗的步骤，以去除晶片传输或等离子处理法时落在晶片表面的灰尘。本发明减少了这一多余的清洗步骤，避免了等离子处理法时落上的灰尘或由于清洗不彻底造成的缺陷，简化了生产流程，提高了产品的合格率。
3.设备投资少，产品成本降低。用等离子体处理法，需要有比较昂贵的等离子处理机，一般包括高频电源，真空泵、控制系统等。若用本发明，设备用高压釜，其投资仅有等离子处理机的二十分之一左右，减少了设备投资，降低了产品成本。
虽然本发明的具体实施例以铌酸锂或钽酸锂为例进行了具体描述，但是本发明不限于此，本发明的制作薄膜的方法特别有利于分离温度较低的薄膜（诸如铌酸锂薄膜或钽酸锂薄膜之类的氧化物晶体材料薄膜、砷化镓薄膜）的制造过程，可防止在此类薄膜上出现气泡，提高了薄膜成品的质量。当然，对于分离温度较高的薄膜，也可以使用根据本发明的实施例的制造薄膜的方法。
出于促进对本发明的原理的理解的目的，已经对附图中示出的优选实施例进行了说明，并已经使用了特定的语言来描述这些实施例。然而，该特定的语言并非意图限制本发明的范围，本发明应被解释成包括对于本领域普通技术人员而言通常会出现的所有实施例。此外，除非元件被特别地描述为“必不可少的”或“关键的”，否则没有元件或模块对本发明的实施是必不可少的。
虽然上面已经详细描述了本发明的示例性实施例，但本发明所属技术领域中具有公知常识者在不脱离本发明的精神和范围内，可对本发明的实施例做出各种的修改、润饰和变型。但是应当理解，在本领域技术人员看来，这些修改、润饰和变型仍将落入权利要求所限定的本发明的示例性实施例的精神和范围内。
最后，除非这里指出或者另外与上下文明显矛盾，否则这里描述的所有方法的步骤可以以任意合适的顺序执行。

Claims (24)

1.一种制造薄膜的方法，所述方法包括：
通过离子注入法将离子注入原始基板的表面，从而在原始基板中形成薄膜层、分离层和余料层，其中，薄膜层位于原始基板的表面，分离层位于薄膜层和余料层之间，注入离子分布在分离层内；
使目标基板与原始基板的薄膜层接触，进而利用晶片键合法将原始基板与目标基板键合在一起，以形成键合体；
将键合体放入预定容器内以对键合体进行加热，使得薄膜层和余料层分离；
在薄膜层和余料层分离之后，在预定容器内以大于5bar的气压的气氛的条件继续对薄膜层和目标基板加热达预定时间。
2.根据权利要求1所述的制造薄膜的方法，其中，
所述气压为30bar至600bar。
3.根据权利要求1或2所述的制造薄膜的方法，其中，
在对键合体进行加热以使薄膜层和余料层分离的步骤中，在预定容器内保持气压大于5bar的气氛条件下加热键合体。
4.根据权利要求3所述的制造薄膜的方法，其中，
在以大于5bar的气压的气氛的条件下继续对薄膜层和目标基板加热预定时间的步骤中，向预定容器通入氧气，将薄膜在气压大于5bar的气氛条件下继续加热预定时间以使键合气体从薄膜层和目标基板之间充分扩散出去。
5.根据权利要求4所述的制造薄膜的方法，其中，
在对键合体进行加热以使薄膜层和余料层分离的步骤中所使用的气压大于5bar的气氛中含有氧气。
6.根据权利要求3所述的制造薄膜的方法，其中，所述方法还包括：
在大于5bar的气压的气氛条件下继续对薄膜层和目标基板加热预定时间的步骤之后，以低于2bar的气压的气氛条件下继续加热薄膜层并且在此低于2bar的气压的气氛下的加热过程中通入氧气。
7.根据权利要求6所述的制造薄膜的方法，其中，
在对键合体进行加热以使薄膜层和余料层分离的步骤中所使用的气压大于5bar的气氛中不含氧气或含有能达到安全标准的量的氧气。
8.根据权利要求1或2所述的制造薄膜的方法，其中，
在对键合体进行加热以使薄膜层和余料层分离的步骤中，在气压低于2bar的气氛条件下加热键合体，使得薄膜层和余料层分离。
9.根据权利要求8所述的制造薄膜的方法，其中，
在以大于5bar的气压的气氛条件下继续对薄膜层和目标基板加热预定时间的步骤中，将含有氧气且气压大于5bar的气体充入预定容器内，将薄膜在该气氛条件下加热直至键合气体从薄膜层和目标基板之间充分扩散出去。
10.根据权利要求9所述的制造薄膜的方法，其中，
在对键合体进行加热以使薄膜层和余料层分离的步骤中所使用的气压低于2bar的气氛含有氧气。
11.根据权利要求8所述的制造薄膜的方法，其中，
在以大于5bar的气压的气氛条件下继续对薄膜层和目标基板加热预定时间的步骤之后，以低于2bar的气压的气氛条件下继续加热薄膜层并且在此低于2bar的气压的气氛条件下的加热过程中通入氧气。
12.根据权利要求1、2、4、6、9和11中任一项所述的制造薄膜的方法，其中，
最后对薄膜层进行表面抛光处理，得到成品薄膜。
13.根据权利要求1至12中任一项所述的制造薄膜的方法，其中，
离子注入法选自离子注入机注入法、等离子体浸泡离子注入法和不同注入温度的分段注入离子注入法中的任意一种。
14.根据权利要求1至12中任一项所述的制造薄膜的方法，其中，
离子注入法中所注入的离子选自氢离子、或氦离子、或氢离子和氦离子二者。
15.根据权利要求1所述的制造薄膜的方法，其中，
在目标基板的将与原始基板的薄膜层接触的表面上涂覆有二氧化硅层。
16.根据权利要求1至12中任一项所述的制造薄膜的方法，其中，
晶片键合法选自直接键合法、阳极键合法、低温键合法、真空键合法、等离子强化键合法和粘接键合法中的任意一种。
17.根据权利要求1至12中任一项所述的制造薄膜的方法，其中，
预定容器内的气氛包括氮气或者惰性气体或者它们的混合气体。
18.根据权利要求1至12中任一项所述的制造薄膜的方法，其中，
在预定容器内以大于5bar的气压的气氛的条件下继续对薄膜层和目标基板加热预定时间后，使得预定容器内的温度达到150°C至800°C。
19.根据权利要求1至12中任一项所述的制造薄膜的方法，其中，所述预定容器为高压釜，
当所制造的薄膜为铌酸锂薄膜时，以大约4×1016ions/cm2的剂量向原始基板注入氦离子，氦离子能量为大约230keV，目标基板是铌酸锂晶片，目标基板的将与原始基板的薄膜层接触的表面覆盖厚度为大约1.3微米的二氧化硅层，将键合体放入高压釜内，在薄膜层和余料层分离之后，将气氛的压强保持在大约200bar，然后升温至大约350°C，保持大约10个小时。
20.根据权利要求6或11所述的制造薄膜的方法，其中，
通过将薄膜层和目标基板从预定容器中取出并放入气压更低的另一容器中来实现降压，或者不取出薄膜层，而是通过从预定容器中抽出气体来实现降压。
21.一种制造薄膜的方法，其中，
通过离子注入法将离子对着原始基板的表面注入，在原始基板中形成薄膜层、分离层和余料层，薄膜层位于原始基板的表面，分离层位于薄膜层和余料层之间，注入离子分布在分离层内；
利用晶片键合法将原始基板与目标基板键合在一起，形成键合体，其中，目标基板接触薄膜层；
将键合体放入第一容器中，在常压下加热以使薄膜层和余料层分离，在分离后薄膜层表面还没有形成气泡的情况下，使第一容器快速降温；
然后取出薄膜层和目标基板，将薄膜层和目标基板放入第二容器中，在气压大于5bar的气氛条件下加热预定时间，然后在常压下通入氧气加热；
将薄膜表面抛光。
22.一种制造薄膜的方法，其中，
通过离子注入法将离子对着原始基板的表面注入，在原始基板中形成薄膜层、分离层和余料层，薄膜层位于原始基板的表面，分离层位于薄膜层和余料层之间，注入离子分布在分离层内；
利用晶片键合法将原始基板与目标基板键合在一起，形成键合体，其中，目标基板接触薄膜层；
将键合体放入预定容器内，对键合体进行加热，使得薄膜层和余料层分离；
在薄膜层和余料层分离之后，在预定容器内在气压大于10bar的气体的包围下继续对薄膜层和目标基板加热预定时间。
23.一种薄膜，其中，所述薄膜的分离温度低于400°C，同时所述薄膜的厚度为20纳米至1500纳米，膜厚均匀度为5%，缺陷密度低于1个每平方厘米。
24.根据权利要求23所述的薄膜，所述薄膜为铌酸锂薄膜或钽酸锂薄膜或砷化镓薄膜。
CN201310109350.7A 2013-03-29 2013-03-29 薄膜和制造薄膜的方法 Active CN104078407B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201310109350.7A CN104078407B (zh) 2013-03-29 2013-03-29 薄膜和制造薄膜的方法
US14/781,268 US10236205B2 (en) 2013-03-29 2013-08-27 Thin film and method for manufacturing thin film
PCT/CN2013/082347 WO2014153923A1 (zh) 2013-03-29 2013-08-27 薄膜和制造薄膜的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310109350.7A CN104078407B (zh) 2013-03-29 2013-03-29 薄膜和制造薄膜的方法

Publications (2)

Publication Number Publication Date
CN104078407A true CN104078407A (zh) 2014-10-01
CN104078407B CN104078407B (zh) 2018-12-04

Family

ID=51599592

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310109350.7A Active CN104078407B (zh) 2013-03-29 2013-03-29 薄膜和制造薄膜的方法

Country Status (3)

Country Link
US (1) US10236205B2 (zh)
CN (1) CN104078407B (zh)
WO (1) WO2014153923A1 (zh)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016090636A1 (zh) * 2014-12-12 2016-06-16 浙江中纳晶微电子科技有限公司 一种晶圆临时键合及分离的方法
JP2017188550A (ja) * 2016-04-05 2017-10-12 信越化学工業株式会社 酸化物単結晶薄膜を備えた複合ウェーハの製造方法
CN107636801A (zh) * 2015-06-02 2018-01-26 信越化学工业株式会社 具备氧化物单晶薄膜的复合晶片的制造方法
CN108365083A (zh) * 2018-02-07 2018-08-03 济南晶正电子科技有限公司 用于声表面波器件的复合压电衬底的制造方法
CN108565211A (zh) * 2018-06-21 2018-09-21 济南晶正电子科技有限公司 复合单晶薄膜
CN108707970A (zh) * 2018-08-07 2018-10-26 济南晶正电子科技有限公司 微米级单晶薄膜
CN109103079A (zh) * 2018-08-06 2018-12-28 济南晶正电子科技有限公司 一种纳米级单晶薄膜及其制备方法
CN111341904A (zh) * 2020-03-04 2020-06-26 济南晶正电子科技有限公司 一种压电薄膜及其制备方法、确定压电晶轴方向的方法
CN111403592A (zh) * 2020-04-03 2020-07-10 济南晶正电子科技有限公司 一种非线性光学用基板及其制备方法
CN111430533A (zh) * 2020-04-03 2020-07-17 济南晶正电子科技有限公司 一种周期极化薄膜基板及其制备方法
CN111769040A (zh) * 2020-06-19 2020-10-13 济南晶正电子科技有限公司 一种压电晶片离子注入的方法、注入片、压电薄膜及电子元器件
CN112271249A (zh) * 2020-10-23 2021-01-26 中北大学 硅基/铁电单晶材料低温晶圆键合及薄膜化加工方法
CN113299576A (zh) * 2020-02-21 2021-08-24 济南晶正电子科技有限公司 一种薄膜机械分离装置
US11195987B2 (en) 2015-06-02 2021-12-07 Shin-Etsu Chemical Co., Ltd. Method for producing composite wafer having oxide single-crystal film
CN115867107A (zh) * 2023-02-27 2023-03-28 青禾晶元(天津)半导体材料有限公司 一种利用键合技术同步制备两片复合压电衬底的方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6396853B2 (ja) 2015-06-02 2018-09-26 信越化学工業株式会社 酸化物単結晶薄膜を備えた複合ウェーハの製造方法
JP6396854B2 (ja) 2015-06-02 2018-09-26 信越化学工業株式会社 酸化物単結晶薄膜を備えた複合ウェーハの製造方法
US20170330855A1 (en) * 2016-05-13 2017-11-16 Taiwan Semiconductor Manufacturing Company, Ltd. System and Method for Immersion Bonding
US10612129B2 (en) * 2016-06-28 2020-04-07 Corning Incorporated Thin glass based article with high resistance to contact damage
US10991617B2 (en) 2018-05-15 2021-04-27 Applied Materials, Inc. Methods and apparatus for cleaving of semiconductor substrates

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030186521A1 (en) * 2002-03-29 2003-10-02 Kub Francis J. Method of transferring thin film functional material to a semiconductor substrate or optimized substrate using a hydrogen ion splitting technique
US20040180518A1 (en) * 2003-03-13 2004-09-16 Industrial Technology Research Institute Method for forming a single-crystal silicon layer on a transparent substrate
CN1632911A (zh) * 2003-12-24 2005-06-29 联合晶圆公司 一种在基板上转移制作薄膜的方法
CN1716577A (zh) * 2004-06-24 2006-01-04 硅电子股份公司 半导体衬底及其制造工艺
US20090004764A1 (en) * 2007-06-29 2009-01-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and method for manufacturing semiconductor device
CN102361061A (zh) * 2010-05-17 2012-02-22 株式会社村田制作所 复合压电基板的制造方法及压电器件
CN102443851A (zh) * 2010-10-13 2012-05-09 济南晶正电子科技有限公司 一种薄膜材料的剥离方法
CN102668376A (zh) * 2009-11-26 2012-09-12 株式会社村田制作所 压电设备以及压电设备的制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2795865B1 (fr) * 1999-06-30 2001-08-17 Commissariat Energie Atomique Procede de realisation d'un film mince utilisant une mise sous pression
JP4686480B2 (ja) * 2004-01-16 2011-05-25 インターナショナル・ビジネス・マシーンズ・コーポレーション 高度な緩和及び低い積層欠陥密度を有する薄いＳｉＧｅオン・インシュレータ（ＳＧＯＩ）ウェハを形成する方法。
US7235812B2 (en) * 2004-09-13 2007-06-26 International Business Machines Corporation Method of creating defect free high Ge content (>25%) SiGe-on-insulator (SGOI) substrates using wafer bonding techniques
CN101620983B (zh) 2008-06-20 2011-05-25 李天锡 薄膜制造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030186521A1 (en) * 2002-03-29 2003-10-02 Kub Francis J. Method of transferring thin film functional material to a semiconductor substrate or optimized substrate using a hydrogen ion splitting technique
US20040180518A1 (en) * 2003-03-13 2004-09-16 Industrial Technology Research Institute Method for forming a single-crystal silicon layer on a transparent substrate
CN1632911A (zh) * 2003-12-24 2005-06-29 联合晶圆公司 一种在基板上转移制作薄膜的方法
CN1716577A (zh) * 2004-06-24 2006-01-04 硅电子股份公司 半导体衬底及其制造工艺
US20090004764A1 (en) * 2007-06-29 2009-01-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and method for manufacturing semiconductor device
CN102668376A (zh) * 2009-11-26 2012-09-12 株式会社村田制作所 压电设备以及压电设备的制造方法
CN102361061A (zh) * 2010-05-17 2012-02-22 株式会社村田制作所 复合压电基板的制造方法及压电器件
CN102443851A (zh) * 2010-10-13 2012-05-09 济南晶正电子科技有限公司 一种薄膜材料的剥离方法

Cited By (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016090636A1 (zh) * 2014-12-12 2016-06-16 浙江中纳晶微电子科技有限公司 一种晶圆临时键合及分离的方法
US10971674B2 (en) 2015-06-02 2021-04-06 Shin-Etsu Chemical Co., Ltd. Method for producing composite wafer having oxide single-crystal film
CN107636801A (zh) * 2015-06-02 2018-01-26 信越化学工业株式会社 具备氧化物单晶薄膜的复合晶片的制造方法
CN107636801B (zh) * 2015-06-02 2021-09-21 信越化学工业株式会社 具备氧化物单晶薄膜的复合晶片及其制造方法
US11195987B2 (en) 2015-06-02 2021-12-07 Shin-Etsu Chemical Co., Ltd. Method for producing composite wafer having oxide single-crystal film
TWI694497B (zh) * 2015-06-02 2020-05-21 日商信越化學工業股份有限公司 具備氧化物單結晶薄膜之複合晶圓之製造方法
CN108885972A (zh) * 2016-04-05 2018-11-23 信越化学工业株式会社 具有氧化物单晶薄膜的复合晶片的制造方法
TWI718279B (zh) * 2016-04-05 2021-02-11 日商信越化學工業股份有限公司 具備氧化物單結晶薄膜的複合晶圓之製造方法
US10629440B2 (en) 2016-04-05 2020-04-21 Shin-Etsu Chemical Co., Ltd. Method for manufacturing composite wafer provided with oxide single crystal thin film
CN108885972B (zh) * 2016-04-05 2023-05-19 信越化学工业株式会社 具有氧化物单晶薄膜的复合晶片的制造方法
JP2017188550A (ja) * 2016-04-05 2017-10-12 信越化学工業株式会社 酸化物単結晶薄膜を備えた複合ウェーハの製造方法
CN108365083B (zh) * 2018-02-07 2022-03-08 济南晶正电子科技有限公司 用于声表面波器件的复合压电衬底的制造方法
CN108365083A (zh) * 2018-02-07 2018-08-03 济南晶正电子科技有限公司 用于声表面波器件的复合压电衬底的制造方法
CN108565211A (zh) * 2018-06-21 2018-09-21 济南晶正电子科技有限公司 复合单晶薄膜
CN109103079A (zh) * 2018-08-06 2018-12-28 济南晶正电子科技有限公司 一种纳米级单晶薄膜及其制备方法
CN109103079B (zh) * 2018-08-06 2021-06-01 济南晶正电子科技有限公司 一种纳米级单晶薄膜及其制备方法
CN108707970B (zh) * 2018-08-07 2023-09-26 济南晶正电子科技有限公司 微米级单晶薄膜
CN108707970A (zh) * 2018-08-07 2018-10-26 济南晶正电子科技有限公司 微米级单晶薄膜
CN113299576B (zh) * 2020-02-21 2022-11-22 济南晶正电子科技有限公司 一种薄膜机械分离装置
CN113299576A (zh) * 2020-02-21 2021-08-24 济南晶正电子科技有限公司 一种薄膜机械分离装置
CN111341904B (zh) * 2020-03-04 2023-06-23 济南晶正电子科技有限公司 一种压电薄膜及其制备方法、确定压电晶轴方向的方法
CN111341904A (zh) * 2020-03-04 2020-06-26 济南晶正电子科技有限公司 一种压电薄膜及其制备方法、确定压电晶轴方向的方法
CN111430533A (zh) * 2020-04-03 2020-07-17 济南晶正电子科技有限公司 一种周期极化薄膜基板及其制备方法
CN111430533B (zh) * 2020-04-03 2022-03-08 济南晶正电子科技有限公司 一种周期极化薄膜基板及其制备方法
CN111403592A (zh) * 2020-04-03 2020-07-10 济南晶正电子科技有限公司 一种非线性光学用基板及其制备方法
CN111403592B (zh) * 2020-04-03 2023-12-08 济南晶正电子科技有限公司 一种非线性光学用基板及其制备方法
CN111769040A (zh) * 2020-06-19 2020-10-13 济南晶正电子科技有限公司 一种压电晶片离子注入的方法、注入片、压电薄膜及电子元器件
CN112271249A (zh) * 2020-10-23 2021-01-26 中北大学 硅基/铁电单晶材料低温晶圆键合及薄膜化加工方法
CN112271249B (zh) * 2020-10-23 2023-09-15 中北大学 硅基/铁电单晶材料低温晶圆键合及薄膜化加工方法
CN115867107A (zh) * 2023-02-27 2023-03-28 青禾晶元(天津)半导体材料有限公司 一种利用键合技术同步制备两片复合压电衬底的方法
CN115867107B (zh) * 2023-02-27 2023-12-08 青禾晶元(天津)半导体材料有限公司 一种利用键合技术同步制备两片复合压电衬底的方法

Also Published As

Publication number Publication date
US10236205B2 (en) 2019-03-19
CN104078407B (zh) 2018-12-04
WO2014153923A1 (zh) 2014-10-02
US20160056068A1 (en) 2016-02-25

Similar Documents

Publication Publication Date Title
CN104078407A (zh) 薄膜和制造薄膜的方法
KR101568890B1 (ko) 컴포지트 구조물 위에 에피택시얼하게 성장된 층을 제조하는 방법
US7977209B2 (en) Method for manufacturing SOI substrate
JP6019106B2 (ja) 材料中にクラックを形成するための方法
JP2007220782A (ja) Ｓｏｉ基板およびｓｏｉ基板の製造方法
WO2006127157A2 (en) Method of transferring a thin crystalline semiconductor layer
EP1921673B1 (en) Method for manufacturing semiconductor substrate
CN104868050B (zh) 在与原始基板的热膨胀系数不同的基底上制造薄膜的方法
US8772132B2 (en) Method of manufacturing laminated wafer by high temperature laminating method
JP2001274368A (ja) 貼り合わせウエーハの製造方法およびこの方法で製造された貼り合わせウエーハ
CN105957831A (zh) 一种用于制造支撑衬底上的单晶材料薄层结构的方法
EP2757574B1 (en) Method for manufacturing composite wafer
KR102094561B1 (ko) 음의 줄-톰슨 계수를 가지는 가스 분위기 안의 본딩 방법
US7790571B2 (en) SOQ substrate and method of manufacturing SOQ substrate
US7666758B2 (en) Process for fabricating a substrate of the silicon-on-insulator type with thin surface layer
EP3392221B1 (en) Sapphire composite base and method for producing same
CN106711175B (zh) 柔性基板剥离方法
TWI497742B (zh) 使用硼摻雜的矽鍺層的層轉移技術
CN108962815A (zh) 一种soi材料的制备方法
KR102026506B1 (ko) 다층 반도체 디바이스들의 제조에서의 저온 층 전이를 위한 방법
US10236210B2 (en) Direct bonding method
TWI836169B (zh) 用於接合兩個半導體底材的方法
US8013417B2 (en) Low cost substrates and method of forming such substrates
US8062956B2 (en) Semiconductor on insulator and methods of forming same using temperature gradient in an anodic bonding process
US7871900B2 (en) Quality of a thin layer through high-temperature thermal annealing

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant