CN108365083A - 用于声表面波器件的复合压电衬底的制造方法 - Google Patents

用于声表面波器件的复合压电衬底的制造方法 Download PDF

Info

Publication number
CN108365083A
CN108365083A CN201810122022.3A CN201810122022A CN108365083A CN 108365083 A CN108365083 A CN 108365083A CN 201810122022 A CN201810122022 A CN 201810122022A CN 108365083 A CN108365083 A CN 108365083A
Authority
CN
China
Prior art keywords
wafer
piezoelectricity
layer
bonding body
piezoelectric substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810122022.3A
Other languages
English (en)
Other versions
CN108365083B (zh
Inventor
李真宇
朱厚彬
张秀全
胡卉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jinan Jingzheng Electronics Co Ltd
Original Assignee
Jinan Jingzheng Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jinan Jingzheng Electronics Co Ltd filed Critical Jinan Jingzheng Electronics Co Ltd
Priority to CN201810122022.3A priority Critical patent/CN108365083B/zh
Publication of CN108365083A publication Critical patent/CN108365083A/zh
Application granted granted Critical
Publication of CN108365083B publication Critical patent/CN108365083B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/704—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
    • H10N30/706—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings characterised by the underlying bases, e.g. substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

提供一种制造用于声表面波器件的复合压电衬底的方法，所述方法包括以下步骤：提供具有抛光表面的硅晶圆和压电晶圆，并对其进行半导体级清洗；形成第一键合体；将第一键合体中的压电晶圆依次进行减薄和抛光处理；对减薄和抛光后的第一键合体中的压电晶圆进行离子注入；形成第二键合体；加热第二键合体，以实现压电晶圆的热分离，从而得到复合压电衬底和第三键合体；对复合压电衬底进行退火。回收热分离后得到的第三键合体，从而提高原材料的利用率。

Description

用于声表面波器件的复合压电衬底的制造方法
技术领域
本发明涉及一种用于声表面波器件的复合压电衬底的制造方法。
背景技术
高速增长的移动数据量对数据传输提出了更高的要求。对于第五代移动通信系统，在LTE系统的长期演进中，频分双工通信技术的频率差越来越小。在这种情况下，需要配备具有优良频带选择性、高Q值和低插入损耗等特性的滤波器，同时在5G通信时代，高频通信和频段数量的增多将大幅增加滤波器的需求量。
钽酸锂晶圆是一种常用的制备滤波器的压电衬底，通常直接利用钽酸锂裸片制备。但是直接利用裸片制作的声表面波滤波器存在着频率温度系数(TCF)大的缺点。近来，与传统滤波器相比，由上层为钽酸锂晶圆、中间层为SiO2、底层为Si晶圆的三明治结构制造的滤波器具有高Q值、低TCF、低插入损耗的特点。目前生产这种结构的钽酸锂压电衬底所采用的方法包括以下步骤：提供一种约200μm厚的钽酸锂抛光晶圆片，经过离子注入工艺，将一定能量的He+注入到钽酸锂晶圆中；然后将表面抛光的氧化硅片(包括二氧化硅层和硅层)与钽酸锂的注入面直接键合，并在一定温度下进行退火；将所述键合体中的钽酸锂层减薄至15μm的厚度，经热分离工艺后即制备出所要的钽酸锂/二氧化硅/硅的三明治结构。
然而，该工艺存在以下主要问题：
在退火的过程中，由于键合体中的两种不同材料(例如，硅和钽酸锂)的热膨胀系数差别较大，导致在键合界面产生较大的应力。当应力过大时，会引起钽酸锂和硅衬底的崩裂。
键合体中的钽酸锂层在分离前需要进行减薄处理，并且钽酸锂的去除量较大，而分离之后的钽酸锂无法进行再利用，从而导致了严重的材料浪费。
对钽酸锂晶圆进行离子注入时由于其热膨胀系数较大，当施加背面冷却时，会由于钽酸锂晶圆的两个表面之间存在巨大的温差而产生较大的应力，从而发生碎裂；如果不进行冷却，则其又被注入温度限制了其注入效率。并且钽酸锂晶圆的热传导系数较低，导致背面冷却的效率较低。
该生产工艺流程复杂，增加了生产过程的风险和成本。
发明内容
为了解决上述现有技术中存在的问题，本发明的目的在于提供一种能够提高生产效率和原材料利用率的制造用于声表面波器件的复合压电衬底的方法。
根据本发明的示例性实施例，提供了一种制造用于声表面波器件的复合压电衬底的方法，所述方法包括以下步骤：提供均具有抛光表面的硅晶圆和压电晶圆；将硅晶圆的抛光表面和压电晶圆的抛光表面直接接触，以形成第一键合体；将第一键合体中的压电晶圆依次进行减薄和抛光处理；对减薄和抛光后的第一键合体中的压电晶圆进行离子注入，从而在压电晶圆中形成余质层、注入层和分离层，注入层位于分离层与余质层之间，注入的离子分布在注入层内；将氧化硅片中的二氧化硅层的表面进行抛光处理；将二氧化硅层的抛光表面与第一键合体中的压电晶圆的抛光表面直接接触，以形成第二键合体；加热第二键合体，以实现余质层和分离层的热分离，从而得到复合压电衬底和第三键合体；以及对复合压电衬底进行退火，其中，回收热分离后得到的第三键合体作为减薄后的第一键合体，并进行抛光处理，以继续与氧化硅片中的二氧化硅层键合来形成复合压电衬底。
根据本发明的示例性实施例，压电晶圆可以为钽酸锂、铌酸锂或石英。
根据本发明的示例性实施例，压电晶圆和硅晶圆的直径尺寸可以为3英寸～12英寸，压电晶圆和硅晶圆的初始厚度可以为200μm～500μm。
根据本发明的示例性实施例，在将第一键合体中的压电晶圆依次进行减薄和抛光处理的步骤中，可以将压电晶圆的厚度减薄至20um～50um，抛光去除的厚度可以为600nm～1000nm。
根据本发明的示例性实施例，注入的离子可以为氢离子、氦离子或氢氦的混合离子，注入剂量可以为2×1016ions/cm2～6×1016ions/cm2，注入能量可以为120keV～400keV，注入深度可以为400nm～1100nm。
根据本发明的示例性实施例，表面抛光处理可以采用化学机械抛光工艺。
根据本发明的示例性实施例，氧化硅片的总厚度可以为250μm～500μm，二氧化硅层的厚度可以为200nm～2000nm。
根据本发明的示例性实施例，热分离的温度可以为180℃～280℃，热分离的时间可以为1h～4h。
根据本发明的示例性实施例，复合压电衬底中的压电晶圆的厚度可以为400nm～1100nm左右。
根据本发明的示例性实施例，在对复合压电衬底进行退火的步骤中，退火温度可以为350℃～550℃，退火时间可以为2h～5h。
本发明的有益效果：通过对键合体中的压电晶圆进行离子注入，大大提高了注入效率，简化了生产工艺，缩短了生产周期并降低了工艺风险和工艺成本；通过回收利用热分离后得到的第二硅晶圆/压电晶圆键合体，提高了材料利用率，并减少了排放。
附图说明
通过结合附图的以下描述，本发明的实施例的上述和其它方面、特点和优点将变得更加明显，在附图中：
图1是示出根据本发明的示例性实施例的用于声表面波器件的复合压电衬底的制造方法的流程图。
图2是示出根据本发明的示例性实施例的第一键合体的结构示意图。
图3是示出根据本发明的示例性实施例的进行离子注入后的第一键合体的结构示意图。
图4是示出根据本发明的示例性实施例的氧化硅片的结构示意图。
图5是示出根据本发明的示例性实施例的第二键合体的结构示意图。
图6是示出根据本发明的示例性实施例的热分离之后的第三键合体与复合压电衬底的结构示意图。
具体实施方式
以下将参照附图来详细地描述本发明的实施例。然而，可以以许多不同的形式来实施本发明，并且本发明不应被解释为限制于这里阐述的具体实施例。相反，提供这些实施例是为了解释本发明的原理及其实际应用，从而使本领域的普通技术人员能够理解本发明的各种实施例和各种修改。
在附图中，为了清楚，夸大了层和区域的厚度。同样的附图标记始终表示同样的元件。
现在将在下文中参照附图更充分地描述本发明。
图1是示出根据本发明的示例性实施例的用于声表面波器件的复合压电衬底的制造方法的流程图。
在下文中将参照图1来描述根据本发明的示例性实施例的用于声表面波器件的复合压电衬底的制造方法。根据本发明的示例性实施例的用于声表面波器件的复合压电衬底的制造方法包括以下步骤：提供均具有抛光表面的硅晶圆和压电晶圆；将硅晶圆的抛光表面和压电晶圆的抛光表面直接接触，以形成第一键合体；将第一键合体中的压电晶圆依次进行减薄和抛光处理；对减薄和抛光后的第一键合体中的压电晶圆进行离子注入，从而在压电晶圆中形成余质层、注入层和分离层，注入层位于分离层与余质层之间，注入的离子分布在注入层内；将氧化硅片中的二氧化硅层的表面进行抛光处理；将二氧化硅层的抛光表面与第一键合体中的压电晶圆的抛光表面直接接触，以形成第二键合体；加热第二键合体，以实现余质层和分离层的热分离，从而得到复合压电衬底和第三键合体；以及对复合压电衬底进行退火，其中，回收热分离后得到的第三键合体作为减薄后的第一键合体，并进行抛光处理，以继续与氧化硅片中的二氧化硅层键合来形成复合压电衬底。
在根据本发明的示例性实施例中，压电晶圆可以为钽酸锂、铌酸锂或石英，压电晶圆和硅晶圆的直径尺寸可以在3英寸～12英寸的范围内，例如，3英寸、4英寸、5英寸、6英寸、8英寸或12英寸，压电晶圆和硅晶圆的初始厚度可以在200μm～500μm的范围内，压电晶圆和硅晶圆的直径尺寸和初始厚度可以彼此相同或不同，但是本发明的示例性实施例不限于此。可以通过采用例如化学机械抛光工艺对硅晶圆和压电晶圆进行单面抛光处理或双面抛光处理，以获得光滑的晶圆面。另外，可选择地，可以对抛光后的硅晶圆和压电晶圆进行半导体级清洗，以获得洁净的表面，但是本发明的示例性实施例不限于此。
图2是示出根据本发明的示例性实施例的第一键合体10的结构示意图。
参照图2，根据本发明的示例性实施例，采用直接键合工艺来形成第一键合体10，直接键合工艺包括以下步骤：在室温条件下，将硅晶圆110的抛光表面和压电晶圆120的抛光表面互相靠近，然后贴合在一起，通过利用硅晶圆110的抛光表面与压电晶圆120的抛光表面之间的相互吸引的作用力(例如，范德华力)来形成具有硅/压电晶圆结构的第一键合体10。
接着，将第一键合体中的压电晶圆依次进行减薄和抛光处理。
根据本发明的示例性实施例，可以通过例如研磨的方法将第一键合体10中的压电晶圆120的厚度减薄至20μm～50μm，但是本发明的示例性实施例不限于此。
根据本发明的示例性实施例，可以通过采用例如化学机械抛光工艺来对减薄后的压电晶圆120进行抛光处理，以获得光滑的表面，抛光去除厚度可以为600nm～1000nm，但是本发明的示例性实施例不限于此。
接着，对减薄抛光后的第一键合体中的压电晶圆进行离子注入，从而在压电晶圆中形成余质层、注入层和分离层，注入层位于分离层与余质层之间，注入的离子分布在注入层内。
图3是示出根据本发明的示例性实施例的进行离子注入后的第一键合体10的结构示意图。
根据本发明的示例性实施例，注入的离子可以为氢离子、氦离子和氢氦的混合离子，但是本发明的示例性实施例不限于此。如图3中所示，可以通过离子注入法对第一键合体10中的压电晶圆120执行离子注入，使得注入的离子分散在压电晶圆120中，从而在压电晶圆120中形成余质层120a、注入层120b和分离层120c，注入层120b位于分离层120c与余质层120a之间，注入的离子分布在注入层120b内。注入的离子的深度是由注入离子的种类和注入能量决定的，且在整个压电晶圆120上的注入深度均匀性非常好。例如，注入剂量可设置为2×1016ions/cm2～6×1016ions/cm2，优选地，为3×1016ions/cm2～6×1016ions/cm2。注入能量可设置为120～400keV，优选为250～350keV，注入深度可以为400nm～1100nm，但是本发明的示例性实施例不限于此。可选择地，可以在注入结束后对压电晶圆120的离子注入面进行半导体级清洗，以获得清洁的表面，从而有利于下一步的键合。
接着，将氧化硅片中的二氧化硅层的表面进行抛光处理。
图4是示出根据本发明的示例性实施例的氧化硅片40的结构示意图。
参照图4，氧化硅片40可以是具有二氧化硅层130/硅层140的复合体。根据本发明的示例性实施例，氧化硅片40的总厚度可以为250μm～500μm，其中，二氧化硅层130的厚度可以为200nm～2000nm，但是本发明的示例性实施例不限于此。根据本发明的示例性实施例，通过例如化学机械抛光工艺对氧化硅片40中的二氧化硅层130的表面进行抛光处理，以获得光滑的表面。可选择地，可以对二氧化硅层130的抛光表面进行半导体级清洗，以获得洁净的表面，从而有利于下一步的键合。
接着，将二氧化硅层的抛光表面与第一键合体中的压电晶圆的抛光表面直接接触，以形成第二键合体。
图5是示出根据本发明的示例性实施例的第二键合体20的结构示意图。
参照图5，根据本发明的示例性实施例，采用直接键合工艺来形成第二键合体20，具体包括以下步骤：在室温条件下，将第一键合体10中的压电晶圆120的分离层120c的抛光表面与氧化硅片40中的二氧化硅层130的抛光表面互相靠近，然后贴合在一起，通过利用分离层120c的抛光表面与二氧化硅层130的抛光表面之间的相互吸引的作用力(例如，范德华力)来形成具有硅/压电晶圆/二氧化硅/硅结构的第二键合体20。
接着，加热第二键合体，以实现余质层和分离层的热分离，从而得到复合压电衬底和第三键合体。
图6是示出根据本发明的示例性实施例的热分离之后的第三键合体30与复合压电衬底50的结构示意图。
参照图6，根据本发明的示例性实施例，在180℃～280℃的温度下对第二键合体20加热1～4h，使注入层120b中的离子发生化学反应变成气体分子或原子，并产生微小的气泡，随着加热时间的延长或加热温度的升高，气泡会越来越多，体积也逐渐增大。当这些气泡连成一片时，实现余质层120a与分离层120c的热分离，从而得到第三键合体30与复合压电衬底50。第三键合体30可以是具有硅/压电晶圆结构的键合体，复合压电衬底50可以是具有压电晶圆/二氧化硅/硅结构的键合体。
最后，对复合压电衬底50进行退火。
根据本发明的示例性实施例，在350℃～550℃的温度下对复合压电衬底50进行退火处理，以消除复合压电衬底50中由于离子注入而引入的晶格缺陷，但是本发明的示例性实施例不限于此。
根据本发明的示例性实施例，通过根据本发明的示例性实施例的制造方法制造的复合压电衬底50中的压电晶圆的厚度可以为400nm～1100nm，但是本发明的示例性实施例不限于此。
在根据本发明的示例性实施例的离子注入法中，使用具有硅晶圆/压电晶圆结构的第一键合体10代替单独的压电晶圆，从而防止或减少了由于大幅度减薄压电晶圆而引起的原材料浪费。另外，由于硅的热传导系数较高，可以在对压电晶圆120进行离子注入时对背面的硅晶圆110施加背面冷却。如此，大大提高了注入效率，并降低了生产成本。
另外，根据本发明的示例性实施例的离子注入工艺可以省略每次热分离前的压电晶圆120的大幅度减薄，键合后直接进行热分离即可。因此大大简化了生产工艺，缩短了生产周期，并降低了工艺风险和工艺成本。
此外，根据本发明的示例性实施例，热分离后得到的第三键合体30具有与第一键合体10相同的结构，并且形成复合压电衬底只去除了400～1100nm，还剩余十几至几十微米。因此，可以回收第三键合体30作为减薄后的第一键合体10，并进行抛光处理去除600nm～1000nm的厚度，以继续与二氧化硅层键合来形成复合压电衬底50，并可以重复利用十几次至几十次。但是本发明的示例性实施例不限于此，例如，根据本发明的另一示例性实施例，回收利用的第三键合体30在进行抛光处理时，去除的厚度可以小于第一键合体10初次抛光处理时去除的厚度，例如，可以仅去除100nm～200nm的厚度。因此，可以大大提高了原材料利用率，将成本降低了几十倍，节省了资源，并减少了排放。
下面将说明本发明的示例性实施例的制造复合压电衬底的具体过程。
实施例1
(1)提供一片3英寸Z切钽酸锂晶圆片，提供一片3英寸单晶硅晶圆片，将钽酸锂晶圆和硅晶圆放置在抛光机的多孔陶瓷吸盘上，调节主轴倾角，对表面进行抛光以获得光滑表面。将抛光后的晶圆进行半导体级清洗，获得具有洁净表面的晶圆。
(2)在室温下将步骤(1)中得到的具有洁净表面的晶圆直接接触，由于范德华力的作用，钽酸锂晶圆和硅晶圆键合在一起。
(3)将上述键合体中的钽酸锂晶圆进行减薄至20um，然后进行化学机械抛光获得平滑表面。
(4)对键合体的钽酸锂晶圆面进行He+离子注入，通过控制注入能量来确定注入层的深度。注入剂量为6×1016ions/cm2。注入能量为250keV。注入结束后对钽酸锂的离子注入面进行半导体级清洗，以获得清洁的钽酸锂表面，这将有利于下一步的键合。
提供总厚度为500μm的氧化硅片(其中，二氧化硅层的厚度为500nm)，对二氧化硅层进行抛光处理并进行半导体级清洗，以获得洁净的表面。将He+离子注入的钽酸锂面与二氧化硅面接触，利用直接键合法将钽酸锂晶圆与氧化硅片的二氧化硅层键合在一起，形成具有硅/钽酸锂/二氧化硅/硅结构的键合体，其中，钽酸锂包括余质层、注入层和分离层。
最后，采用热分离工艺将具有硅/钽酸锂/二氧化硅/硅结构的键合体放入退火炉中，在200℃下保温3小时，即可制得钽酸锂/二氧化硅/硅结构的复合压电衬底。另外，可以回收剩余的具有硅/钽酸锂结构的键合体再次与氧化硅片中的二氧化硅层键合来制造钽酸锂/二氧化硅/硅结构的复合压电衬底。
实施例2
(1)提供一片3英寸Z切铌酸锂晶圆，提供一片3英寸硅晶圆，分别将铌酸锂和硅晶圆的一个晶圆面放置在抛光机的多孔陶瓷吸盘上，调节主轴倾角，对表面进行抛光以获得光滑表面。将抛光后的晶圆进行半导体级清洗，以获得具有洁净表面的晶圆。
(2)在室温下将步骤(1)中得到的具有洁净表面的晶圆直接接触，由于范德华力的作用，铌酸锂晶圆和硅晶圆键合在一起。
(3)将上述键合体中的铌酸锂晶圆进行减薄至30um，然后进行化学机械抛光以获得光滑表面。
(4)对键合体的铌酸锂晶圆面采用离子注入法注入He+，通过控制注入能量来确定注入层的深度。注入剂量为2×1016ions/cm2。注入能量为120keV。注入结束后对铌酸锂的离子注入面进行半导体级清洗，以获得清洁的铌酸锂表面，从而有利于下一步的键合。
提供具有厚度为300nm的二氧化硅层的氧化硅片，对二氧化硅层进行抛光处理并进行半导体级清洗，以获得洁净的表面。将铌酸锂的He+注入面与二氧化硅面接触，利用直接键合法将铌酸锂晶圆与氧化硅片的二氧化硅层键合在一起，形成具有硅/铌酸锂/二氧化硅/硅结构的键合体，其中，铌酸锂包括余质层、注入层和分离层。
最后，采用热分离工艺将具有硅/铌酸锂/二氧化硅/硅结构的键合体放入退火炉中，在260℃下保温2小时，即可制得铌酸锂/二氧化硅/硅结构的复合压电衬底。另外，可以回收剩余的具有硅/铌酸锂结构的键合体再次与二氧化硅层键合来制造铌酸锂/二氧化硅/硅结构的复合压电衬底。
综上所述，根据本发明的示例性实施例的用于声表面波器件的复合压电衬底的制造方法通过利用键合体代替普通压电晶圆大大提高了注入效率，简化了生产工艺，缩短了生产周期并降低了工艺风险和工艺成本；通过回收利用热分离后得到的第二硅晶圆/压电晶圆键合体，提高了材料利用率，并减少了排放。
虽然已经参照特定实施例示出并描述了本发明，但是本领域技术人员将理解的是，在不脱离由权利要求及其等同物限定的本发明的精神和范围的情况下，可在此进行形式上和细节上的各种变化。

Claims (10)

1.一种用于声表面波器件的复合压电衬底的制造方法，所述方法包括以下步骤：
提供均具有抛光表面的硅晶圆和压电晶圆；
将硅晶圆的抛光表面和压电晶圆的抛光表面直接接触，以形成第一键合体；
将第一键合体中的压电晶圆依次进行减薄和抛光处理；
对减薄和抛光后的第一键合体中的压电晶圆进行离子注入，从而在压电晶圆中形成余质层、注入层和分离层，注入层位于分离层与余质层之间，注入的离子分布在注入层内；
将氧化硅片中的二氧化硅层的表面进行抛光处理；
将二氧化硅层的抛光表面与第一键合体中的压电晶圆的抛光表面直接接触，以形成第二键合体；
加热第二键合体，以实现余质层和分离层的热分离，从而得到复合压电衬底和第三键合体；
对复合压电衬底进行退火，
其中，回收热分离后得到的第三键合体作为减薄后的第一键合体，并进行抛光处理，以继续与氧化硅片中的二氧化硅层键合来形成复合压电衬底。
2.根据权利要求1所述的方法，其中，所述压电晶圆为钽酸锂、铌酸锂或石英。
3.根据权利要求1所述的方法，其中，压电晶圆和硅晶圆的直径尺寸为3英寸～12英寸，压电晶圆和硅晶圆的初始厚度为200μm～500μm。
4.根据权利要求3所述的方法，其中，在将第一键合体中的压电晶圆依次进行减薄和抛光处理的步骤中，将压电晶圆的厚度减薄至20um～50um，抛光去除的厚度为600nm～1000nm。
5.根据权利要求1所述的方法，其中，注入的离子为氢离子、氦离子或氢氦的混合离子，注入剂量为2×1016ions/cm2～6×1016ions/cm2，注入能量为120keV～400keV，注入深度为400nm～1100nm。
6.根据权利要求1所述的方法，其中，表面抛光处理采用化学机械抛光工艺。
7.根据权利要求1所述的方法，其中，氧化硅片的总厚度为250μm～500μm，二氧化硅层的厚度为200nm～2000nm。
8.根据权利要求1所述的方法，其中，热分离的温度为180℃～280℃，热分离的时间为1h～4h。
9.根据权利要求1所述的方法，其中，复合压电衬底中的压电晶圆的厚度为400nm～1100nm。
10.根据权利要求1所述的方法，其中，在对复合压电衬底进行退火的步骤中，退火温度为350℃～550℃，退火时间为2h～5h。
CN201810122022.3A 2018-02-07 2018-02-07 用于声表面波器件的复合压电衬底的制造方法 Active CN108365083B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810122022.3A CN108365083B (zh) 2018-02-07 2018-02-07 用于声表面波器件的复合压电衬底的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810122022.3A CN108365083B (zh) 2018-02-07 2018-02-07 用于声表面波器件的复合压电衬底的制造方法

Publications (2)

Publication Number Publication Date
CN108365083A true CN108365083A (zh) 2018-08-03
CN108365083B CN108365083B (zh) 2022-03-08

Family

ID=63005042

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810122022.3A Active CN108365083B (zh) 2018-02-07 2018-02-07 用于声表面波器件的复合压电衬底的制造方法

Country Status (1)

Country Link
CN (1) CN108365083B (zh)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109103080A (zh) * 2018-08-14 2018-12-28 济南晶正电子科技有限公司 一种带电极的反向台面超薄晶片及其制备方法
CN109286385A (zh) * 2018-09-13 2019-01-29 中国电子科技集团公司第二十六研究所 一种声表面波器件晶圆级封装结构及其封装方法
CN110739390A (zh) * 2019-10-24 2020-01-31 中芯集成电路制造(绍兴)有限公司 温度补偿型表面声波滤波器件及其制造方法
CN110838463A (zh) * 2018-08-17 2020-02-25 胡兵 一种半导体衬底、将衬底层与其上功能层分离的方法
CN111128699A (zh) * 2019-11-20 2020-05-08 济南晶正电子科技有限公司 一种复合单晶压电衬底薄膜及其制备方法
CN111769040A (zh) * 2020-06-19 2020-10-13 济南晶正电子科技有限公司 一种压电晶片离子注入的方法、注入片、压电薄膜及电子元器件
CN111883646A (zh) * 2020-07-07 2020-11-03 中国科学院上海微系统与信息技术研究所 一种硅基钽酸锂压电单晶薄膜衬底的制备方法
WO2021146917A1 (zh) * 2020-01-21 2021-07-29 济南晶正电子科技有限公司 压电薄膜复合基板及其制备方法
CN113394338A (zh) * 2021-04-28 2021-09-14 上海新硅聚合半导体有限公司 一种异质单晶薄膜的制备方法及异质单晶薄膜
CN115867106A (zh) * 2023-02-27 2023-03-28 青禾晶元(天津)半导体材料有限公司 一种复合压电衬底及其制备方法与应用
CN115867107A (zh) * 2023-02-27 2023-03-28 青禾晶元(天津)半导体材料有限公司 一种利用键合技术同步制备两片复合压电衬底的方法
CN116054775B (zh) * 2022-11-09 2023-08-04 天通瑞宏科技有限公司 一种声波器件的制备方法及声波器件
CN117597008A (zh) * 2024-01-19 2024-02-23 苏州达波新材科技有限公司 一种改善注入晶圆翘曲的方法和压电单晶薄膜及其制备方法
EP4102583A4 (en) * 2020-02-03 2024-04-10 Shinetsu Chemical Co COMPOSITE SUBSTRATE AND ITS MANUFACTURING METHOD

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1632911A (zh) * 2003-12-24 2005-06-29 联合晶圆公司 一种在基板上转移制作薄膜的方法
CN100393922C (zh) * 2003-07-24 2008-06-11 S.O.I.Tec绝缘体上硅技术公司 外延生长层的制造方法
WO2009152648A1 (zh) * 2008-06-20 2009-12-23 Lee Tienhsi 薄膜制造方法
CN102341890A (zh) * 2009-02-04 2012-02-01 美光科技公司 半导体材料制造
CN102543828A (zh) * 2011-11-02 2012-07-04 上海华力微电子有限公司 一种soi硅片的制备方法
CN102545814A (zh) * 2010-12-10 2012-07-04 原子能和能源替代品委员会 用于制造包括悬浮隔膜的声波谐振器的方法
CN103794471A (zh) * 2014-01-14 2014-05-14 上海新储集成电路有限公司 一种化合物半导体衬底的制备方法
CN103832970A (zh) * 2012-11-27 2014-06-04 中国科学院微电子研究所 一种低温晶圆键合方法
CN104078407A (zh) * 2013-03-29 2014-10-01 济南晶正电子科技有限公司 薄膜和制造薄膜的方法
CN104584203A (zh) * 2012-06-26 2015-04-29 索泰克公司 用于转印层的工艺
CN104779143A (zh) * 2015-02-13 2015-07-15 济南晶正电子科技有限公司 一种设置在基底上的薄膜及其制备方法
CN105321806A (zh) * 2015-08-21 2016-02-10 济南晶正电子科技有限公司 复合单晶薄膜和制造复合单晶薄膜的方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100393922C (zh) * 2003-07-24 2008-06-11 S.O.I.Tec绝缘体上硅技术公司 外延生长层的制造方法
CN1632911A (zh) * 2003-12-24 2005-06-29 联合晶圆公司 一种在基板上转移制作薄膜的方法
WO2009152648A1 (zh) * 2008-06-20 2009-12-23 Lee Tienhsi 薄膜制造方法
CN102341890A (zh) * 2009-02-04 2012-02-01 美光科技公司 半导体材料制造
CN102545814A (zh) * 2010-12-10 2012-07-04 原子能和能源替代品委员会 用于制造包括悬浮隔膜的声波谐振器的方法
CN102543828A (zh) * 2011-11-02 2012-07-04 上海华力微电子有限公司 一种soi硅片的制备方法
CN104584203A (zh) * 2012-06-26 2015-04-29 索泰克公司 用于转印层的工艺
CN103832970A (zh) * 2012-11-27 2014-06-04 中国科学院微电子研究所 一种低温晶圆键合方法
CN104078407A (zh) * 2013-03-29 2014-10-01 济南晶正电子科技有限公司 薄膜和制造薄膜的方法
CN103794471A (zh) * 2014-01-14 2014-05-14 上海新储集成电路有限公司 一种化合物半导体衬底的制备方法
CN104779143A (zh) * 2015-02-13 2015-07-15 济南晶正电子科技有限公司 一种设置在基底上的薄膜及其制备方法
CN105321806A (zh) * 2015-08-21 2016-02-10 济南晶正电子科技有限公司 复合单晶薄膜和制造复合单晶薄膜的方法

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109103080A (zh) * 2018-08-14 2018-12-28 济南晶正电子科技有限公司 一种带电极的反向台面超薄晶片及其制备方法
CN110838463A (zh) * 2018-08-17 2020-02-25 胡兵 一种半导体衬底、将衬底层与其上功能层分离的方法
CN109286385A (zh) * 2018-09-13 2019-01-29 中国电子科技集团公司第二十六研究所 一种声表面波器件晶圆级封装结构及其封装方法
CN110739390A (zh) * 2019-10-24 2020-01-31 中芯集成电路制造(绍兴)有限公司 温度补偿型表面声波滤波器件及其制造方法
CN111128699A (zh) * 2019-11-20 2020-05-08 济南晶正电子科技有限公司 一种复合单晶压电衬底薄膜及其制备方法
CN111128699B (zh) * 2019-11-20 2022-05-13 济南晶正电子科技有限公司 一种复合单晶压电衬底薄膜及其制备方法
WO2021146917A1 (zh) * 2020-01-21 2021-07-29 济南晶正电子科技有限公司 压电薄膜复合基板及其制备方法
EP4102583A4 (en) * 2020-02-03 2024-04-10 Shinetsu Chemical Co COMPOSITE SUBSTRATE AND ITS MANUFACTURING METHOD
CN111769040A (zh) * 2020-06-19 2020-10-13 济南晶正电子科技有限公司 一种压电晶片离子注入的方法、注入片、压电薄膜及电子元器件
CN111883646A (zh) * 2020-07-07 2020-11-03 中国科学院上海微系统与信息技术研究所 一种硅基钽酸锂压电单晶薄膜衬底的制备方法
CN111883646B (zh) * 2020-07-07 2021-10-19 中国科学院上海微系统与信息技术研究所 一种硅基钽酸锂压电单晶薄膜衬底的制备方法
CN113394338A (zh) * 2021-04-28 2021-09-14 上海新硅聚合半导体有限公司 一种异质单晶薄膜的制备方法及异质单晶薄膜
CN116054775B (zh) * 2022-11-09 2023-08-04 天通瑞宏科技有限公司 一种声波器件的制备方法及声波器件
CN115867107A (zh) * 2023-02-27 2023-03-28 青禾晶元(天津)半导体材料有限公司 一种利用键合技术同步制备两片复合压电衬底的方法
CN115867107B (zh) * 2023-02-27 2023-12-08 青禾晶元(天津)半导体材料有限公司 一种利用键合技术同步制备两片复合压电衬底的方法
CN115867106B (zh) * 2023-02-27 2023-12-08 青禾晶元(天津)半导体材料有限公司 一种复合压电衬底及其制备方法与应用
CN115867106A (zh) * 2023-02-27 2023-03-28 青禾晶元(天津)半导体材料有限公司 一种复合压电衬底及其制备方法与应用
CN117597008A (zh) * 2024-01-19 2024-02-23 苏州达波新材科技有限公司 一种改善注入晶圆翘曲的方法和压电单晶薄膜及其制备方法

Also Published As

Publication number Publication date
CN108365083B (zh) 2022-03-08

Similar Documents

Publication Publication Date Title
CN108365083A (zh) 用于声表面波器件的复合压电衬底的制造方法
KR101307929B1 (ko) 접합기판의 제조방법
JP3975634B2 (ja) 半導体ウェハの製作法
JP5110772B2 (ja) 半導体薄膜層を有する基板の製造方法
US20090233079A1 (en) Techniques for Layer Transfer Processing
CN102443851B (zh) 一种薄膜材料的剥离方法
KR101335713B1 (ko) 접합 기판의 제조방법 및 접합 기판
CN1473361A (zh) 制造含有粘接于-目标基片上的-薄层的-叠置结构的方法
TWI610373B (zh) 以更佳效能應用單晶材料之類底材
TW201628055A (zh) 貼合式soi晶圓的製造方法
CN102184882A (zh) 一种形成复合功能材料结构的方法
KR20100080777A (ko) 열 처리를 사용하는 박리 과정에서 반도체 웨이퍼 재-사용
CN111128699A (zh) 一种复合单晶压电衬底薄膜及其制备方法
CN103875061A (zh) 剥离晶片的再生加工方法
CN104868050A (zh) 在与原始基板的热膨胀系数不同的基底上制造薄膜的方法
CN110246757A (zh) 一种基于cmos电路衬底的单晶薄膜的制备方法
WO2005024925A1 (ja) Ｓｏｉウェーハの作製方法
JP4802624B2 (ja) 貼り合わせｓｏｉウェーハの製造方法
CN113394338A (zh) 一种异质单晶薄膜的制备方法及异质单晶薄膜
TWI685019B (zh) 絕緣體上矽晶圓的製造方法
EP3696869A1 (en) Nano-scale single crystal thin film
CN116761494A (zh) 一种复合压电衬底及其制备方法
CN112420915A (zh) 复合衬底的制备方法、复合薄膜及电子元器件
JP2961522B2 (ja) 半導体電子素子用基板およびその製造方法
JP2010525598A (ja) 複合材料ウェハの製造方法および対応する複合材料ウェハ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant