CN112420915A - 复合衬底的制备方法、复合薄膜及电子元器件 - Google Patents
复合衬底的制备方法、复合薄膜及电子元器件 Download PDFInfo
- Publication number
- CN112420915A CN112420915A CN202011321912.0A CN202011321912A CN112420915A CN 112420915 A CN112420915 A CN 112420915A CN 202011321912 A CN202011321912 A CN 202011321912A CN 112420915 A CN112420915 A CN 112420915A
- Authority
- CN
- China
- Prior art keywords
- layer
- temperature
- insulating layer
- composite
- defect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 125
- 239000002131 composite material Substances 0.000 title claims abstract description 97
- 238000002360 preparation method Methods 0.000 title claims abstract description 24
- 230000007547 defect Effects 0.000 claims abstract description 99
- 230000003647 oxidation Effects 0.000 claims abstract description 87
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 87
- 238000000137 annealing Methods 0.000 claims abstract description 58
- 239000002243 precursor Substances 0.000 claims abstract description 57
- 238000000034 method Methods 0.000 claims abstract description 56
- 239000013078 crystal Substances 0.000 claims abstract description 11
- 230000001590 oxidative effect Effects 0.000 claims abstract description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 73
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 53
- 239000010409 thin film Substances 0.000 claims description 50
- 239000010408 film Substances 0.000 claims description 44
- 239000000460 chlorine Substances 0.000 claims description 30
- 229910052801 chlorine Inorganic materials 0.000 claims description 30
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 29
- 239000007789 gas Substances 0.000 claims description 28
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 22
- 238000005498 polishing Methods 0.000 claims description 15
- 238000004519 manufacturing process Methods 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 11
- 229910052757 nitrogen Inorganic materials 0.000 claims description 11
- GQYHUHYESMUTHG-UHFFFAOYSA-N lithium niobate Chemical group [Li+].[O-][Nb](=O)=O GQYHUHYESMUTHG-UHFFFAOYSA-N 0.000 claims description 10
- 238000005468 ion implantation Methods 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 6
- 238000000227 grinding Methods 0.000 claims description 6
- WSMQKESQZFQMFW-UHFFFAOYSA-N 5-methyl-pyrazole-3-carboxylic acid Chemical compound CC1=CC(C(O)=O)=NN1 WSMQKESQZFQMFW-UHFFFAOYSA-N 0.000 claims description 5
- 238000000926 separation method Methods 0.000 claims description 5
- 239000010453 quartz Substances 0.000 claims description 4
- 238000005406 washing Methods 0.000 claims description 4
- 229910002601 GaN Inorganic materials 0.000 claims description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 3
- 229910019142 PO4 Inorganic materials 0.000 claims description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 3
- 239000000919 ceramic Substances 0.000 claims description 3
- PSHMSSXLYVAENJ-UHFFFAOYSA-N dilithium;[oxido(oxoboranyloxy)boranyl]oxy-oxoboranyloxyborinate Chemical compound [Li+].[Li+].O=BOB([O-])OB([O-])OB=O PSHMSSXLYVAENJ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052732 germanium Inorganic materials 0.000 claims description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 3
- YBMRDBCBODYGJE-UHFFFAOYSA-N germanium oxide Inorganic materials O=[Ge]=O YBMRDBCBODYGJE-UHFFFAOYSA-N 0.000 claims description 3
- PVADDRMAFCOOPC-UHFFFAOYSA-N oxogermanium Chemical compound [Ge]=O PVADDRMAFCOOPC-UHFFFAOYSA-N 0.000 claims description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-K phosphate Chemical compound [O-]P([O-])([O-])=O NBIIXXVUZAFLBC-UHFFFAOYSA-K 0.000 claims description 3
- 239000010452 phosphate Substances 0.000 claims description 3
- WYOHGPUPVHHUGO-UHFFFAOYSA-K potassium;oxygen(2-);titanium(4+);phosphate Chemical compound [O-2].[K+].[Ti+4].[O-]P([O-])([O-])=O WYOHGPUPVHHUGO-UHFFFAOYSA-K 0.000 claims description 3
- 229910052701 rubidium Inorganic materials 0.000 claims description 3
- IGLNJRXAVVLDKE-UHFFFAOYSA-N rubidium atom Chemical compound [Rb] IGLNJRXAVVLDKE-UHFFFAOYSA-N 0.000 claims description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 3
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 238000000206 photolithography Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 244
- 235000012239 silicon dioxide Nutrition 0.000 description 36
- 239000000377 silicon dioxide Substances 0.000 description 33
- 238000004140 cleaning Methods 0.000 description 22
- 229920005591 polysilicon Polymers 0.000 description 22
- 238000010586 diagram Methods 0.000 description 8
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 8
- 238000004321 preservation Methods 0.000 description 7
- WSLDOOZREJYCGB-UHFFFAOYSA-N 1,2-Dichloroethane Chemical compound ClCCCl WSLDOOZREJYCGB-UHFFFAOYSA-N 0.000 description 6
- XSTXAVWGXDQKEL-UHFFFAOYSA-N Trichloroethylene Chemical compound ClC=C(Cl)Cl XSTXAVWGXDQKEL-UHFFFAOYSA-N 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 6
- UBOXGVDOUJQMTN-UHFFFAOYSA-N trichloroethylene Natural products ClCC(Cl)Cl UBOXGVDOUJQMTN-UHFFFAOYSA-N 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000010897 surface acoustic wave method Methods 0.000 description 2
- 238000009423 ventilation Methods 0.000 description 2
- -1 SOI Chemical compound 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000005273 aeration Methods 0.000 description 1
- 238000000149 argon plasma sintering Methods 0.000 description 1
- 125000001309 chloro group Chemical group Cl* 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000010405 reoxidation reaction Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
- H03H9/02535—Details of surface acoustic wave devices
- H03H9/02543—Characteristics of substrate, e.g. cutting angles
- H03H9/02559—Characteristics of substrate, e.g. cutting angles of lithium niobate or lithium-tantalate substrates
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
- H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
- H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
- H03H9/02535—Details of surface acoustic wave devices
- H03H9/02543—Characteristics of substrate, e.g. cutting angles
- H03H9/02566—Characteristics of substrate, e.g. cutting angles of semiconductor substrates
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
- H03H9/02535—Details of surface acoustic wave devices
- H03H9/02543—Characteristics of substrate, e.g. cutting angles
- H03H9/02574—Characteristics of substrate, e.g. cutting angles of combined substrates, multilayered substrates, piezoelectrical layers on not-piezoelectrical substrate
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/25—Constructional features of resonators using surface acoustic waves
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/46—Filters
- H03H9/64—Filters using surface acoustic waves
Landscapes
- Physics & Mathematics (AREA)
- Acoustics & Sound (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Formation Of Insulating Films (AREA)
Abstract
本申请公开了一种复合衬底的制备方法、复合薄膜及电子元器件，所述复合衬底的制备方法包括：首先，在支撑衬底上制备缺陷层前体；然后，将所述缺陷层前体在第一温度下退火；将退火后的缺陷层前体在第二温度下进行氧化，形成缺陷层和绝缘层；其中，靠近支撑衬底的为缺陷层，得到复合衬底。采用前述的方案，首先在第一温度下退火，使缺陷层前体中的晶粒充分重构，然后将缺陷层前体在第二温度下进行氧化的工艺制备绝缘层，以保证在长时间高温氧化时缺陷层前体不再发生晶粒重构，进而降低缺陷层与绝缘层界面粗糙度并提高绝缘层氧化均匀性，进而减少复合衬底使用时的介电损耗。不会影响到复合衬底在后续使用中的光刻工艺和最终制成的器件的一致性。
Description
技术领域
本申请涉及半导体技术领域，尤其涉及一种复合衬底的制备方法、复合薄膜及电子元器件。
背景技术
应用于声表面波滤波器中的压电薄膜一般包括压电层和衬底层。其中，压电层为功能层，其作用是实现电-声的相互转换，压电层通常为钽酸锂(LiTaO3，简称LT)或铌酸锂(LiNbO3，简称LN)压电单晶结构，衬底层一般选用高导热、低热膨胀系数以及高杨氏模量的材料，以起到支撑压电层，提高散热性能以及降低温度补偿系数的作用。
在目前较为成熟方案中，衬底层从上至下依次为低声速的二氧化硅层、多晶硅层和高声速支撑衬底单晶硅，低声速的二氧化硅可以提供温度补偿效果，在二氧化硅层和单晶硅衬底之间加入多晶硅层，以降低二氧化硅和硅界面附近的寄生电导从而降低损耗。通常，二氧化硅层制备的方法为采用热氧化法在多晶硅层中制备。但是，由于高温下，多晶硅易发生晶粒的重构，因此，直接在多晶硅层进行热氧化，会因晶粒重构氧化的不均匀，导致多晶硅层和二氧化硅层界面粗糙，进而增加衬底使用时的介电损耗。
发明内容
本申请提供了一种复合衬底的制备方法、复合薄膜及电子元器件，以解决现有技术中直接在多晶硅层进行热氧化，会因晶粒重构氧化的不均匀，导致多晶硅层和二氧化硅层界面粗糙，进而增加衬底使用时的介电损耗的问题。
第一方面，本申请实施例提供一种复合衬底的制备方法，所述制备方法包括：
在支撑衬底上制备缺陷层前体；
将所述缺陷层前体在第一温度下退火；
将退火后的缺陷层前体在第二温度下进行氧化，形成缺陷层和绝缘层；其中，靠近支撑衬底的为缺陷层，得到复合衬底。
结合第一方面，在一种实现方式中，将所述缺陷层前体在第一温度下退火之后，还包括：对退火后的缺陷层前体进行平坦化处理。
结合第一方面，在一种实现方式中，所述第二温度小于第一温度。
结合第一方面，在一种实现方式中，将所述缺陷层前体在第一温度下退火，包括：
将含所述缺陷层前体的支撑衬底置于高温退火炉中，在900℃～1100℃下进行氮气退火，退火时间为3h～24h。
结合第一方面，在一种实现方式中，在第二温度下进行氧化之前，对缺陷层前体面进行氯洗。
结合第一方面，在一种实现方式中，在第二温度下进行氧化时，通入含氯气体。
结合第一方面，在一种实现方式中，在第二温度下进行氧化之后，置于含氯氛围下退火。
结合第一方面，在一种实现方式中，在第二温度下进行氧化之后，所述缺陷层与绝缘层界面的粗糙度小于10nm，绝缘层的厚度偏差小于60nm。
结合第一方面，在一种实现方式中，所述第二温度为800℃～1000℃，氧化时间为10h～30h，所述氧化时间根据绝缘层厚度确定。
第二方面，本申请实施例部分提供了一种复合衬底，所述复合衬底采用如第一方面任一项所述的制备方法制备而成，所述复合衬底从上到下依次为绝缘层、缺陷层和支撑衬底。
第三方面，本申请实施例部分提供了一种复合薄膜的制备方法，在第二方面所述的复合衬底的绝缘层上制备功能薄膜层，得到复合薄膜。
结合第三方面，在一种实现方式中，在所述绝缘层上制备功能薄膜层，包括：
采用离子注入和键合分离法在所述绝缘层上制备功能薄膜层，或者，采用直接键合和研磨抛光的方式在所述绝缘层上制备功能薄膜层。
第四方面，本申请实施例部分提供了一种复合薄膜，所述复合薄膜包括如第二方面所述的复合衬底以及复合于所述复合衬底的绝缘层上的功能薄膜层。
结合第四方面，在一种实现方式中，所述功能薄膜层的材料为铌酸锂、钽酸锂、陶瓷、四硼酸锂、硅、砷化镓、磷酸钛氧钾、磷酸钛氧铷晶体或石英；
所述绝缘层的材料为氧化硅或氧化锗；
缺陷层为多晶硅、非晶硅或多晶锗；
支撑衬底为硅、SOI、氮化镓、氮化硅、碳化硅或砷化镓。
第五方面，本申请实施例部分提供了一种电子元器件，包括如第四方面任一项所述的复合薄膜。
本申请公开了一种复合衬底的制备方法、复合薄膜及电子元器件，所述复合衬底的制备方法包括：首先，在支撑衬底上制备缺陷层前体；然后，将所述缺陷层前体在第一温度下退火；将退火后的缺陷层前体在第二温度下进行氧化，形成缺陷层和绝缘层；其中，靠近支撑衬底的为缺陷层，得到复合衬底。采用前述的方案，首先在第一温度下退火，使缺陷层前体中的晶粒充分重构，然后将缺陷层前体在第二温度下进行氧化的工艺制备绝缘层，以保证在长时间高温氧化时缺陷层前体不再发生晶粒重构，进而降低缺陷层与绝缘层界面粗糙度并提高绝缘层氧化均匀性，进而减少复合衬底使用时的介电损耗。不会影响到使用复合衬底在后续使用中的光刻工艺和最终制成的器件的一致性。
附图说明
为了更清楚地说明本申请的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的一种复合衬底的制备过程的结构示意图；
图2是本申请实施例提供的一种复合衬底的制备方法的流程示意图；
图3是本申请实施例提供的又一种复合衬底的制备过程的结构示意图；
图4是本申请实施例提供的一种复合衬底的结构示意图；
图5是本申请实施例提供的一种复合薄膜的制备过程的结构示意图；
图6是是本申请实施例提供的一种复合薄膜的结构示意图。
具体实施方式
为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本申请作进一步详细的说明。
由背景技术的描述可知，目前在支撑衬底上制备二氧化硅层通常采用的是热氧化法，因为热氧化法制备的二氧化硅层的致密性高，缺陷少，损耗性能和温补效果更优，但是直接在多晶硅层进行热氧化，会由于高温下多晶硅晶粒的重构导致界面粗糙和氧化的均匀性，不仅会增加衬底使用时的介电损耗，而且会给压电薄膜后续使用中的光刻工艺和最终器件的一致性带来不利影响。
因此，为了解决上述问题，本申请实施例提供一种复合衬底的制备方法，如图1所示，图1示出了复合衬底的制备过程的结构示意图。
具体的，参照图2，所述制备方法包括：
S11，在支撑衬底140上制备缺陷层前体100。
可选地，所述缺陷层前体100的制备方法为LPCVD或PECVD，其厚度可以是200nm～20um，只要能实现支撑作用即可，对此不做具体限定。
其中，所述LPCVD或PECVD为现有的方法，具体可参见现有的方法实现，在此不做过多描述。
S12，将所述缺陷层前体100在第一温度下退火。
可选地，本步骤是步骤S11得到的含所述缺陷层前体100的支撑衬底140置于高温退火炉中，在900℃～1100℃(第一温度)下进行氮气退火，退火时间为3h～24h。
在退火之前，还需将步骤S11制备得到的晶片采用RCA标准清洗，目的是洗掉缺陷层前体表面的污染物等。
S13，将退火后的缺陷层前体100在第二温度下进行氧化，形成缺陷层130和绝缘层120，得到复合衬底。
其中，靠近支撑衬底140的为缺陷层130，缺陷层的厚度可以为100nm～20um，对此不做具体限定。
本步骤中，将步骤S12退火处理后的缺陷层前体100在第二温度下进行氧化处理，缺陷层前体100中远离支撑衬底140的一部分被氧化后形成绝缘层120，缺陷层前体100中靠近支撑衬底140的部分为缺陷层130，支撑衬底140、缺陷层130以及绝缘层120形成复合衬底。
可选地，绝缘层120厚度可以为100nm～9000nm，氧化的温度(第二温度)为800℃～1000℃，热氧化的时间为10h～30h，其中，氧化温度越大、氧化时间越长，形成的绝缘层120厚度越大，因此，可以根据需要制备的绝缘层120的厚度确定氧化温度和氧化时间。
需要说明的是缺陷层前体中被氧化的部分，氧化后厚度变大，例如缺陷层前体厚度为2μm，被氧化部分氧化前的厚度为500nm，被氧化后形成绝缘体的厚度为800nm。
在获取到绝缘层120之后，还包括对所述绝缘层120进行平坦化处理，即抛光处理，使其厚度偏差小，表面平整，均匀性好，在制备成复合薄膜制成器件一致性好。
可选地，所述第二温度小于第一温度，保证第二温度小于第一温度即可，目的是保证在长时间高温氧化时缺陷层130面不再发生晶粒重构，降低缺陷层130与绝缘层120界面粗糙度并提高绝缘层120氧化均匀性。
本申请公开了一种复合衬底的制备方法，所述制备方法包括：首先，在支撑衬底140上制备缺陷层前体100；然后，将所述缺陷层前体100在第一温度下退火；将退火后的缺陷层前体100在第二温度下进行氧化，形成缺陷层130和绝缘层120；其中，靠近支撑衬底140的为缺陷层130，得到复合衬底。采用前述的方案，首先在第一温度下退火，使缺陷层前体100中的晶粒充分重构，然后将缺陷层前体100在第二温度下进行氧化的工艺制备绝缘层120，以保证在长时间高温氧化时缺陷层前体100不再发生晶粒重构，进而降低缺陷层130与绝缘层120界面粗糙度并提高绝缘层120氧化均匀性，进而减少衬底使用时的介电损耗。除此之外，复合薄膜在后续加工成器件的过程中，需要对功能薄膜层进行光刻处理制备特征图形，因为绝缘层120均匀性高，在光刻过程中光散射少，制备的特征图形的精确度高。而且在光电应用方面，进行光信号调制过程中，因为绝缘层120均匀性高，光信号的散射少，信号传输过程损耗低。不会影响到该复合衬底在后续使用中的光刻工艺和最终制成的器件的一致性
本申请实施例还提供了另一种复合衬底的制备方法，如图3所示，图3示出了另一种复合衬底的制备过程的结构示意图。
图3中复合衬底的制备过程与图1中复合衬底的制备过程的区别在于，在上述步骤S12，退火之后，还包括：对退火后的缺陷层前体100进行平坦化处理。
本步骤中，是对退火之后的缺陷层前体100的一面进行平坦化处理，具体是采用化学机械抛光(CMP)。平坦化的目的是提高缺陷层前体100的平整度，保证缺陷层前体100的均匀性，进而提升缺陷层130与绝缘层120界面的平整度。
在平坦化之后还包括对缺陷层前体100进行清洗。
本实施例中的其他步骤与图1示出的制备过程相似，相关内容可参见上述关于图1制备过程的描述，此不赘述。
可选地，在第二温度下进行氧化之前，对所述缺陷层前体100面进行氯洗。
具体的，氯洗是用氮气(气体流量为0.5L/min～1.5L/min)携带含氯气源，通气时间10min～60min，温度和氧化温度(第二温度)相同，其中，含氯气源可以为DCE(二氯乙烯)或TCE(三氯乙烯)气源。
可选地，在第二温度下进行氧化时，通入含氯气体。
具体的，在氧化时通入含氯气体是用氧气(气体流量为0.5L/min～1.5L/min)携带含氯气源，通气时间与氧化时间相同或不超过氧化时间，其中，含氯气源可以为DCE(二氯乙烯)或TCE(三氯乙烯)气源。
可选地，在第二温度下进行氧化之后，置于含氯氛围下退火。
具体的，在氧化完成后进行含氯氛围退火；用氮气(气体流量为0.5L/min～1.5L/min)携带含氯气源，通气时间10min～60min，温度和氧化温度(第二温度)相同，其中，含氯气源可以为DCE(二氯乙烯)或TCE(三氯乙烯)气源。
在氧化之前进行氯洗，或者，在氧化时通入含氯气体，或者，在氧化完成之后进行含氯氛围退火，其目的是降低绝缘层120中的移动电荷以及绝缘层120与缺陷层130界面处的缺陷，降低复合衬底使用时的介电损耗。
可选地，本申请还公开了本申请与现有技术的效果对比，也就是对比现有的技术中的直接热氧化法与本申请公开的退火抛光后氧化法制备的缺陷层130与绝缘层120界面粗糙度与均匀性，结果如表1所示：
表1
| 方式 | 粗糙度 | 均匀性 |
| 直接热氧化法氧化 | 20nm | TTV>100nm |
| 退火抛光后氧化 | 10nm | TTV<60nm |
由上表可见，采用本申请公开的退火抛光后氧化的方案，在第二温度下进行氧化之后，所述缺陷层130与绝缘层120界面的粗糙度小于10nm，绝缘层120厚度偏差(TTV)小于60nm，优选地，在经过退火抛光再氧化之后，所述缺陷层130与绝缘层120界面的粗糙度小于5nm，绝缘层120厚度偏差(TTV)小于40nm；进一步优选地，绝缘层120厚度偏差(TTV)小于30nm。
基于上述公开的复合衬底的制备方法，本申请实施例还公开了一种复合衬底，所述复合衬底采用如上述任一项所述的制备方法制备而成，如图4所示，所述复合衬底从上到下依次为绝缘层120、缺陷层130和支撑衬底140。
进一步地，基于上述公开的复合衬底，本申请实施例还公开了一种复合薄膜的制备方法，包括：在上述获得的复合衬底的绝缘层120上制备功能薄膜层110，得到复合薄膜。也就是将绝缘层120与功能薄膜层110键合，得到复合薄膜。如图5所示，图5中示出了所述复合薄膜的制备过程的结构示意图。
可选地，在所述绝缘层120上制备功能薄膜层110，得到复合薄膜具体可以包括：采用离子注入和键合分离法在所述绝缘层120上制备功能薄膜层110，得到复合薄膜，或者，采用直接键合和研磨抛光的方式在所述绝缘层120上制备功能薄膜层110，得到复合薄膜。
采用离子注入和键合分离法制备复合薄膜具体过程包括：对绝缘层120面和功能薄膜晶圆工艺面进行清洗，对功能薄膜晶圆进行离子注入，从而在薄膜体上形成薄膜层、分离层和余质层，采用等离子体键合的方法将离子注入后的功能薄膜晶圆的工艺面与绝缘层120进行键合，形成键合体；然后将键合体放入加热设备内在高温下进行保温，直至余质层从键合体上分离下来形成复合薄膜。保温工艺在真空环境下或在氮气及惰性气体中至少一种气体形成的保护气氛下进行，保温温度为100℃～600℃，保温时间1min～48h。此环节可以提升键合力大于10MPa，并且能够恢复离子注入对功能薄膜层110的损伤，使得所获得的功能薄膜层110接近功能薄膜晶圆的性质，之后对复合薄膜进行抛光减薄，得到复合薄膜。在本制备方式中，可以通过调整离子注入深度来调整薄膜层的厚度，具体地，离子注入的深度越大，所制备的薄膜层的厚度越大；相反，离子注入的深度越小，所制备的薄膜层的厚度越小。功能薄膜层的厚度可以为至50nm～3000nm(例如400nm、500nm、600nm、800nm、1000nm、2000nm等)，本实施例中对此不进行限定。
采用直接键合和研磨抛光的方式制备复合薄膜的具体过程包括：对功能薄膜晶圆的工艺面进行清洗，采用等离子体键合的方法将清洗后的功能薄膜晶圆的工艺面与绝缘层120进行键合，形成键合体；然后将键合体放入加热设备内在高温下进行保温，保温工艺在真空环境下或在氮气及惰性气体中至少一种气体形成的保护气氛下进行，保温温度为100℃～600℃，保温时间1min～48h，此环节可以提升键合力大于10MPa。最后，对键合体上的薄膜材料机械研磨和抛光，将薄膜材料减薄至预设的功能薄膜层厚度。例如，预设的功能薄膜层厚度为20μm，则可以先采用机械研磨的方式将键合体上的薄膜材料减薄至22μm，然后继续抛光至20μm，得到功能薄膜层。其中，功能薄膜层的厚度可以为400nm-100μm，本实施例中对此不进行限定。
基于上述公开的复合薄膜的制备方法，本申请还公开了一种复合薄膜，所述复合薄膜采用上述任意一项所述复合薄膜的制备方法制备而成，即所述复合薄膜包括上述任一项所述的复合衬底以及复合于所述复合衬底的绝缘层120上的功能薄膜层110。如图6所示，所述复合薄膜从上到下依次为功能薄膜层110、绝缘层120、缺陷层130和支撑衬底140。
可选地，所述功能薄膜层110的材料可以为铌酸锂、钽酸锂、陶瓷、四硼酸锂、硅、砷化镓、磷酸钛氧钾、磷酸钛氧铷晶体或石英等。
所述绝缘层120的材料可以为氧化硅或氧化锗等绝缘体材料。
所述缺陷层130可以为多晶硅、非晶硅或多晶锗等。
所述支撑衬底140可以为硅、SOI、氮化镓、氮化硅、碳化硅或砷化镓等。
基于上述公开的复合薄膜，本申请实施例部分还提供了一种电子元器件，包括如上述任意一种所述的复合薄膜。例如，功能薄膜层为压电材料时，所述电子元器件可以为声表面波滤波器。
为了使本申请的方案更清楚，本申请实施例进一步公开了以下具体实施例。
实施例1
1)支撑衬底选择Si单晶片，采用LPCVD的方法在支撑衬底上生长一层厚度为1.8um的多晶硅层作为缺陷层前体，然后对多晶硅层表面进行清洗。
2)将步骤1)中带多晶硅层的支撑衬底，放置在高温退火炉中退火，退火温度为1000℃，退火时间为8h，并对其进行清洗。
3)将步骤2)中退火清洗后的多晶硅层进行热氧化处理，热氧化温度为900℃，热氧化时间为10h，多晶硅层中远离支撑衬底的部分被氧化成二氧化硅(绝缘层)，多晶硅中靠近支撑衬底的部分未被氧化形成缺陷层。对二氧化硅层表面进行平坦化处理，对平坦化后的二氧化硅表面进行清洗。
4)将步骤3)中所得的二氧化硅层上制备铌酸锂功能薄膜层，得到所需要的复合薄膜。
可见，实施例1是退火+热氧化工艺。
实施例2
1)支撑衬底选择Si单晶片，采用LPCVD的方法在支撑衬底上生长一层厚度为1.8um的多晶硅层作为缺陷层前体，然后对多晶硅层表面进行清洗。
2)将步骤1)中带多晶硅层的支撑衬底，放置在高温退火炉中退火，退火温度为1000℃，退火时间为8h，并对其进行清洗。
3)将步骤2)中退火后的多晶硅层进行抛光处理，去除300nm厚度，再次对抛光后的多晶硅层表面进行清洗。
4)将步骤3)中抛光清洗后的多晶硅层进行热氧化处理，热氧化温度为900℃，热氧化时间为10h，多晶硅层中远离支撑衬底的部分被氧化成二氧化硅(绝缘层)，多晶硅中靠近支撑衬底的部分未被氧化形成缺陷层。对二氧化硅层表面进行平坦化处理，对平坦化后的二氧化硅表面进行清洗。
5)将步骤4)中所得的二氧化硅层上制备铌酸锂功能薄膜层，得到所需要的复合薄膜。
可见，实施例2是退火+抛光+热氧化工艺。
实施例3
1)支撑衬底选择Si单晶片，采用LPCVD的方法在支撑衬底上生长一层厚度为1.8um的多晶硅层作为缺陷层前体，然后对多晶硅层表面进行清洗。
2)将步骤1)中带多晶硅层的支撑衬底，放置在高温退火炉中退火，退火温度为1000℃，退火时间为8h，并对其进行清洗。
3)将步骤2)中退火清洗后的多晶硅层进行热氧化处理，热氧化温度为900℃，热氧化时间为10h，同时在氧化过程中用氧气携带含氯气源，氧气的气体流量为0.5L/min。多晶硅层中远离支撑衬底的部分被氧化成二氧化硅(绝缘层)，多晶硅中靠近支撑衬底的部分未被氧化形成缺陷层。对二氧化硅层表面进行平坦化处理，对平坦化后的二氧化硅表面进行清洗。
4)将步骤3)中所得的二氧化硅层上制备铌酸锂功能薄膜层，得到所需要的复合薄膜。
可见，实施例3是退火+热氧化+氧化时通入含氯气体的工艺。
实施例4
1)支撑衬底选择Si单晶片，采用LPCVD的方法在支撑衬底上生长一层厚度为1.8um的多晶硅层作为缺陷层前体，然后对多晶硅层表面进行清洗。
2)将步骤1)中带多晶硅层的支撑衬底，放置在高温退火炉中退火，退火温度为1000℃，退火时间为8h，并对其进行清洗。
3)将步骤2)中退火清洗后的多晶硅层放置在热氧化炉，将氧化炉温度升至并保持在900℃，向氧化炉中通入氮气并携带氯气源，氮气的气体流量为1.5L/min，通气时间为30min。继续向氧化炉中通入氧气进行热氧化处理，热氧化温度为900℃，热氧化时间为10h。多晶硅层中远离支撑衬底的部分被氧化成二氧化硅(绝缘层)，多晶硅中靠近支撑衬底的部分未被氧化形成缺陷层。对二氧化硅层表面进行平坦化处理，对平坦化后的二氧化硅表面进行清洗。
4)将步骤3)中所得的二氧化硅层上制备铌酸锂功能薄膜层，得到所需要的复合薄膜。
可见，实施例4是退火+热氧化+氧化前氯洗的工艺。
实施例5
1)支撑衬底选择Si单晶片，采用LPCVD的方法在支撑衬底上生长一层厚度为1.8um的多晶硅层作为缺陷层前体，然后对多晶硅层表面进行清洗。
2)将步骤1)中带多晶硅层的支撑衬底，放置在高温退火炉中退火，退火温度为1000℃，退火时间为8h，并对其进行清洗。
3)将步骤2)中退火清洗后的多晶硅层放置在热氧化炉，进行热氧化处理，热氧化温度为900℃，热氧化时间为10h，之后，继续向氧化炉中通入氮气并携带氯气源，氮气的气体流量为1.0L/min，通气时间为30min。多晶硅层中远离支撑衬底的部分被氧化成二氧化硅(绝缘层)，多晶硅中靠近支撑衬底的部分未被氧化形成缺陷层。对二氧化硅层表面进行平坦化处理，对平坦化后的二氧化硅表面进行清洗。
4)将步骤3)中所得的二氧化硅层上制备铌酸锂功能薄膜层，得到所需要的复合薄膜。
可见，实施例5是退火+热氧化+氧化后含氯氛围退火的工艺。
实施例6
1)支撑衬底选择Si单晶片，采用LPCVD的方法在支撑衬底上生长一层厚度为1.8um的多晶硅层作为缺陷层前体，然后对多晶硅层表面进行清洗。
2)将步骤1)中带多晶硅层的支撑衬底，放置在高温退火炉中退火，退火温度为1000℃，退火时间为8h，并对其进行清洗。
3)将步骤2)中退火后的多晶硅层进行抛光处理，去除300nm厚度，再次对抛光后的多晶硅层表面进行清洗。
4)将步骤3)中抛光清洗后的多晶硅层进行热氧化处理，热氧化温度为900℃，热氧化时间为10h，同时在氧化过程中用氧气携带含氯气源，氧气的气体流量为1.0L/min。多晶硅层中远离支撑衬底的部分被氧化成二氧化硅(绝缘层)，多晶硅中靠近支撑衬底的部分未被氧化形成缺陷层。对二氧化硅层表面进行平坦化处理，对平坦化后的二氧化硅表面进行清洗。
5)将步骤4)中所得的二氧化硅层上制备铌酸锂功能薄膜层，得到所需要的复合薄膜。
可见，实施例6是退火+抛光+热氧化+氧化时通入含氯气体的工艺。
因此，在上述实施例6的基础上还可以将实施例6中的氧化时通入含氯气体的操作替换成氧化前氯洗或者氧化后含氯氛围退火。
另外，在上述实施例的基础上，还可以衍生其他的实施例，例如：在各实施例的基础上，将实施例中的功能薄膜层替换为钽酸锂或者石英或蓝宝石，其他工艺参数均可以不用改变或者根据需要改变；也就是说，本领域技术人员可以根据上述实施例自行组合替换材料以及工艺参数，本申请不做具体限定。
以上结合具体实施方式和范例性实例对本申请进行了详细说明，不过这些说明并不能理解为对本申请的限制。本领域技术人员理解，在不偏离本申请精神和范围的情况下，可以对本申请技术方案及其实施方式进行多种等价替换、修饰或改进，这些均落入本申请的范围内。本申请的保护范围以所附权利要求为准。
Claims (15)
1.一种复合衬底的制备方法，其特征在于，包括：
在支撑衬底上制备缺陷层前体；
将所述缺陷层前体在第一温度下退火；
将退火后的缺陷层前体在第二温度下进行氧化，形成缺陷层和绝缘层，得到复合衬底；其中，靠近支撑衬底的为缺陷层。
2.根据权利要求1所述的制备方法，其特征在于，将所述缺陷层前体在第一温度下退火之后，还包括：对退火后的缺陷层前体进行平坦化处理。
3.根据权利要求1所述的制备方法，其特征在于，所述第二温度小于第一温度。
4.根据权利要求1所述的制备方法，其特征在于，将所述缺陷层前体在第一温度下退火，包括：
将含所述缺陷层前体的支撑衬底置于高温退火炉中，在900℃～1100℃下进行氮气退火，退火时间为3h～24h。
5.根据权利要求1所述的制备方法，其特征在于，在第二温度下进行氧化之前，对缺陷层前体面进行氯洗。
6.根据权利要求1所述的制备方法，其特征在于，在第二温度下进行氧化时，通入含氯气体。
7.根据权利要求1所述的制备方法，其特征在于，在第二温度下进行氧化之后，置于含氯氛围下退火。
8.根据权利要求1所述的制备方法，其特征在于，在第二温度下进行氧化之后，所述缺陷层与绝缘层界面的粗糙度小于10nm，绝缘层的厚度偏差小于60nm。
9.根据权利要求1所述的制备方法，其特征在于，所述第二温度为800℃～1000℃，氧化时间为10h～30h，所述氧化时间根据绝缘层厚度确定。
10.一种复合衬底，其特征在于，所述复合衬底采用如权利要求1～9任一项所述的制备方法制备而成，所述复合衬底从上到下依次为绝缘层、缺陷层和支撑衬底。
11.一种复合薄膜的制备方法，其特征在于，在权利要求10所述的复合衬底的绝缘层上制备功能薄膜层，得到复合薄膜。
12.根据权利要求11所述的制备方法，其特征在于，在所述绝缘层上制备功能薄膜层，包括：
采用离子注入和键合分离法在所述绝缘层上制备功能薄膜层，或者，采用直接键合和研磨抛光的方式在所述绝缘层上制备功能薄膜层。
13.一种复合薄膜，其特征在于，所述复合薄膜包括权利要求10所述复合衬底以及复合于所述复合衬底的绝缘层上的功能薄膜层。
14.根据权利要求13所述的复合薄膜，其特征在于，所述功能薄膜层的材料为铌酸锂、钽酸锂、陶瓷、四硼酸锂、硅、砷化镓、磷酸钛氧钾、磷酸钛氧铷晶体或石英；
所述绝缘层的材料为氧化硅或氧化锗；
缺陷层为多晶硅、非晶硅或多晶锗；
支撑衬底为硅、SOI、氮化镓、氮化硅、碳化硅或砷化镓。
15.一种电子元器件，其特征在于，包括如权利要求13～14任一项所述的复合薄膜。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011321912.0A CN112420915B (zh) | 2020-11-23 | 2020-11-23 | 复合衬底的制备方法、复合薄膜及电子元器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011321912.0A CN112420915B (zh) | 2020-11-23 | 2020-11-23 | 复合衬底的制备方法、复合薄膜及电子元器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112420915A true CN112420915A (zh) | 2021-02-26 |
| CN112420915B CN112420915B (zh) | 2022-12-23 |
Family
ID=74778715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011321912.0A Active CN112420915B (zh) | 2020-11-23 | 2020-11-23 | 复合衬底的制备方法、复合薄膜及电子元器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112420915B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113810018A (zh) * | 2021-08-30 | 2021-12-17 | 浙江大学杭州国际科创中心 | 一种激光剥离方式制备单晶薄膜体声波谐振器的方法 |
| CN116887658A (zh) * | 2023-08-24 | 2023-10-13 | 北京超材信息科技有限公司 | 复合衬底、制作方法及应用 |
Citations (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000019500A1 (fr) * | 1998-09-25 | 2000-04-06 | Asahi Kasei Kabushiki Kaisha | Substrat a semi-conducteur et son procede de fabrication, dispositif a semi-conducteur comprenant un tel substrat et son procede de fabrication |
| US20020197880A1 (en) * | 2001-06-20 | 2002-12-26 | Hiroaki Niimi | Method for uniform nitridization of ultra-thin silicon dioxide layers in transistor gates |
| US20100072515A1 (en) * | 2008-09-19 | 2010-03-25 | Amberwave Systems Corporation | Fabrication and structures of crystalline material |
| CN102299093A (zh) * | 2011-06-30 | 2011-12-28 | 上海新傲科技股份有限公司 | 制备带有绝缘埋层的半导体衬底的方法以及半导体衬底 |
| CN102640278A (zh) * | 2009-12-04 | 2012-08-15 | Soitec公司 | 使电损耗减小的绝缘体上半导体型结构的制造方法及相应的结构 |
| CN102983074A (zh) * | 2012-11-30 | 2013-03-20 | 上海新傲科技股份有限公司 | 减薄器件层的方法以及衬底的制备方法 |
| CN104269376A (zh) * | 2014-09-24 | 2015-01-07 | 上海华力微电子有限公司 | 浅沟槽隔离的制造方法 |
| US20150270143A1 (en) * | 2014-03-24 | 2015-09-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Handle wafer for high resistivity trap-rich soi |
| CN105431936A (zh) * | 2013-03-14 | 2016-03-23 | 太阳能爱迪生半导体有限公司 | 用于减小光点缺陷和表面粗糙度的绝缘体上半导体晶片的制造方法 |
| CN108493334A (zh) * | 2018-03-15 | 2018-09-04 | 中国科学院上海微系统与信息技术研究所 | 一种薄膜异质结构的制备方法 |
| CN109727907A (zh) * | 2017-10-30 | 2019-05-07 | 台湾积体电路制造股份有限公司 | 绝缘体上硅衬底、半导体装置及其制造方法 |
| US20200006385A1 (en) * | 2018-07-02 | 2020-01-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor-on-insulator (soi) substrate comprising a trap-rich layer with small grain sizes |
| CN111128699A (zh) * | 2019-11-20 | 2020-05-08 | 济南晶正电子科技有限公司 | 一种复合单晶压电衬底薄膜及其制备方法 |
| CN111554572A (zh) * | 2020-04-17 | 2020-08-18 | 深圳方正微电子有限公司 | 半导体器件制备方法 |
| CN111865250A (zh) * | 2020-07-10 | 2020-10-30 | 中国科学院上海微系统与信息技术研究所 | 一种poi衬底、高频声波谐振器及其制备方法 |
| CN113206108A (zh) * | 2020-05-28 | 2021-08-03 | 台湾积体电路制造股份有限公司 | 绝缘体上半导体衬底、半导体结构及其形成方法 |
-
2020
- 2020-11-23 CN CN202011321912.0A patent/CN112420915B/zh active Active
Patent Citations (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000019500A1 (fr) * | 1998-09-25 | 2000-04-06 | Asahi Kasei Kabushiki Kaisha | Substrat a semi-conducteur et son procede de fabrication, dispositif a semi-conducteur comprenant un tel substrat et son procede de fabrication |
| US6768175B1 (en) * | 1998-09-25 | 2004-07-27 | Asahi Kasei Kabushiki Kaisha | Semiconductor substrate and its production method, semiconductor device comprising the same and its production method |
| US20020197880A1 (en) * | 2001-06-20 | 2002-12-26 | Hiroaki Niimi | Method for uniform nitridization of ultra-thin silicon dioxide layers in transistor gates |
| US20100072515A1 (en) * | 2008-09-19 | 2010-03-25 | Amberwave Systems Corporation | Fabrication and structures of crystalline material |
| CN102640278A (zh) * | 2009-12-04 | 2012-08-15 | Soitec公司 | 使电损耗减小的绝缘体上半导体型结构的制造方法及相应的结构 |
| CN102299093A (zh) * | 2011-06-30 | 2011-12-28 | 上海新傲科技股份有限公司 | 制备带有绝缘埋层的半导体衬底的方法以及半导体衬底 |
| CN102983074A (zh) * | 2012-11-30 | 2013-03-20 | 上海新傲科技股份有限公司 | 减薄器件层的方法以及衬底的制备方法 |
| CN105431936A (zh) * | 2013-03-14 | 2016-03-23 | 太阳能爱迪生半导体有限公司 | 用于减小光点缺陷和表面粗糙度的绝缘体上半导体晶片的制造方法 |
| US20150270143A1 (en) * | 2014-03-24 | 2015-09-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Handle wafer for high resistivity trap-rich soi |
| CN104269376A (zh) * | 2014-09-24 | 2015-01-07 | 上海华力微电子有限公司 | 浅沟槽隔离的制造方法 |
| CN109727907A (zh) * | 2017-10-30 | 2019-05-07 | 台湾积体电路制造股份有限公司 | 绝缘体上硅衬底、半导体装置及其制造方法 |
| CN108493334A (zh) * | 2018-03-15 | 2018-09-04 | 中国科学院上海微系统与信息技术研究所 | 一种薄膜异质结构的制备方法 |
| US20200006385A1 (en) * | 2018-07-02 | 2020-01-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor-on-insulator (soi) substrate comprising a trap-rich layer with small grain sizes |
| CN110676151A (zh) * | 2018-07-02 | 2020-01-10 | 台湾积体电路制造股份有限公司 | 包括具有小粒度的陷阱丰富层的绝缘体上覆半导体(soi)衬底及其形成方法 |
| CN111128699A (zh) * | 2019-11-20 | 2020-05-08 | 济南晶正电子科技有限公司 | 一种复合单晶压电衬底薄膜及其制备方法 |
| CN111554572A (zh) * | 2020-04-17 | 2020-08-18 | 深圳方正微电子有限公司 | 半导体器件制备方法 |
| CN113206108A (zh) * | 2020-05-28 | 2021-08-03 | 台湾积体电路制造股份有限公司 | 绝缘体上半导体衬底、半导体结构及其形成方法 |
| CN111865250A (zh) * | 2020-07-10 | 2020-10-30 | 中国科学院上海微系统与信息技术研究所 | 一种poi衬底、高频声波谐振器及其制备方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113810018A (zh) * | 2021-08-30 | 2021-12-17 | 浙江大学杭州国际科创中心 | 一种激光剥离方式制备单晶薄膜体声波谐振器的方法 |
| CN116887658A (zh) * | 2023-08-24 | 2023-10-13 | 北京超材信息科技有限公司 | 复合衬底、制作方法及应用 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112420915B (zh) | 2022-12-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6796162B2 (ja) | 膜応力を制御可能なシリコン基板の上に電荷トラップ用多結晶シリコン膜を成長させる方法 | |
| TWI747512B (zh) | 具有較佳電荷捕獲效率之高電阻率絕緣體上矽基板 | |
| CN107112204B (zh) | 贴合式soi晶圆的制造方法 | |
| US20240022229A1 (en) | Composite substrate | |
| JP5926527B2 (ja) | 透明ｓｏｉウェーハの製造方法 | |
| CN112420915B (zh) | 复合衬底的制备方法、复合薄膜及电子元器件 | |
| US20120015497A1 (en) | Preparing a Surface of a Sapphire Substrate for Fabricating Heterostructures | |
| WO2009116227A1 (ja) | Ｓｏｉウェーハ及び半導体デバイスならびにｓｏｉウェーハの製造方法 | |
| KR20090099533A (ko) | 변형 Ｓｉ기판의 제조방법 | |
| JP5532680B2 (ja) | Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ | |
| EP3696869A1 (en) | Nano-scale single crystal thin film | |
| JP3085184B2 (ja) | Ｓｏｉ基板及びその製造方法 | |
| US10600677B2 (en) | Method for manufacturing bonded SOI wafer | |
| JPH0567598A (ja) | 半導体基板の製造方法 | |
| CN112951708B (zh) | 一种复合衬底及其制备方法、复合薄膜 | |
| US11738539B2 (en) | Bonded substrate including polycrystalline diamond film | |
| JPH08316443A (ja) | Ｓｏｉ基板及びその製造方法 | |
| CN115485972A (zh) | 复合基板的制造方法及复合基板 | |
| CN112671363A (zh) | 复合衬底、复合薄膜及其制备方法，及射频声表面波器件 | |
| CN112951709B (zh) | 一种半导体衬底、电子元器件以及半导体衬底的制备方法 | |
| CN112564662B (zh) | 复合衬底及其制备方法、电子元器件 | |
| US20100144119A1 (en) | Method of producing bonded wafer | |
| CN117038572A (zh) | 绝缘体上半导体结构的制造方法 | |
| JP2004128389A (ja) | 貼り合わせｓｏｉウエーハの製造方法 | |
| CN112736167B (zh) | 一种复合衬底、复合薄膜及其制备方法，及射频滤波器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |