CN107636801A - 具备氧化物单晶薄膜的复合晶片的制造方法 - Google Patents

具备氧化物单晶薄膜的复合晶片的制造方法 Download PDF

Info

Publication number
CN107636801A
CN107636801A CN201680031978.1A CN201680031978A CN107636801A CN 107636801 A CN107636801 A CN 107636801A CN 201680031978 A CN201680031978 A CN 201680031978A CN 107636801 A CN107636801 A CN 107636801A
Authority
CN
China
Prior art keywords
chip
conjugant
ion
ion implanted
oxide monocrystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680031978.1A
Other languages
English (en)
Other versions
CN107636801B (zh
Inventor
秋山昌次
川合信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Publication of CN107636801A publication Critical patent/CN107636801A/zh
Application granted granted Critical
Publication of CN107636801B publication Critical patent/CN107636801B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/024—Group 12/16 materials
    • H01L21/02403—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/42—Bombardment with radiation
    • H01L21/423—Bombardment with radiation with high-energy radiation
    • H01L21/425—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

本发明提供一种复合晶片，其在支持晶片和氧化物单晶薄膜的贴合界面无破裂或剥落，且在支持晶片上的整个面转印有作为钽酸锂或铌酸锂的氧化物单晶的薄膜。具体来说，是一种复合晶片的制造方法，其至少包括：从表面注入氢原子离子或氢分子离子，从而在氧化物单晶晶片的内部形成离子注入层的工序；对氧化物单晶晶片的经离子注入的表面和支持晶片的表面中的至少一者实施表面活化处理的工序；将氧化物单晶晶片的经离子注入的表面和支持晶片的表面贴合而获得接合体的工序；在90℃以上且不会产生破裂的温度下对接合体进行热处理的工序；以及对经热处理的接合体的离子注入层赋予机械冲击的工序，且沿着离子注入层剥离而获得被转印于支持晶片上的氧化物单晶薄膜的工序。

Description

具备氧化物单晶薄膜的复合晶片的制造方法
技术领域
本发明涉及一种复合晶片的制造。更详细来说，涉及一种在支持晶片上具备氧化物单晶薄膜的复合晶片的制造方法。
背景技术
近年来，在以智能手机为代表的小型通信设备的领域，通信量的急剧增大或多功能化正在进行。正对应通信量的增大来增加频带数，另一方面，要求小型通信设备不使其形状按比例扩大即实现多功能化。因此，小型通信设备中使用的各种零件必须进一步小型化、高性能化。
钽酸锂(Lithium Tantalate：LT)或铌酸锂(Lithium Niobate：LN)等氧化物单晶是一般的压电材料，被广泛用作表面声波(surface acoustic wave：SAW)元件的材料。在将氧化物单晶用于压电材料的情况下，由于表示电磁能转换为机械能的效率的机电耦合系数的值大，因此可实现宽频带化，但温度稳定性低，由于温度变化而导致可应对的频率发生偏移。对于温度的低稳定性是由氧化物单晶的热膨胀系数所引起。
作为提升将氧化物单晶用于电压材料的情况下的温度稳定性的方法，例如提出有：将具有比氧化物单晶小的热膨胀系数的材料、具体为蓝宝石晶片贴合于氧化物单晶晶片，并通过磨削等使氧化物单晶晶片侧薄化至数μm～数十μm，由此抑制氧化物单晶的热膨胀的影响(非专利文献1)。但是，此方法由于在贴合后对氧化物单晶晶片进行切削，因此导致将氧化物单晶晶片的大部分舍弃，材料的使用效率差。另外，由于用作氧化物单晶的钽酸锂或铌酸锂是昂贵的材料，因此也为了抑制生产成本，而期望在制品中的利用效率高且废弃的量少的方法。
绝缘体上硅(silicon on insulator，SOI)晶片的制造方法、例如智能剥离(Smart-Cut)法简单来说是如下方法：将支持晶片贴合于形成有氢离子层的硅晶片后，施加500℃左右的热处理，由此使离子注入层热剥离(专利文献1)。为了提高氧化物单晶晶片在制品中的利用效率，正尝试应用氧化物单晶晶片代替智能剥离法的硅晶片，在支持晶片上形成氧化物单晶的薄膜(非专利文献2、非专利文献3)。
非专利文献2报告有：在形成有离子注入层的钽酸锂晶片的表面形成厚度121nm的Cr的金属层，隔着金属层而与厚度数百nm的SiO2基板贴合，在200℃～500℃下进行热处理并在离子注入层使所述钽酸锂晶片剥离，隔着金属层将钽酸锂薄膜转印于SiO2基板上之后，将钽酸锂晶片贴合于SiO2基板的转印有钽酸锂薄膜的一面的相反侧，从而制作绝缘体上钽酸锂-金属(lithium-tantalate-metal-on-insulator，LTMOI)结构。另外，非专利文献3报告有：将硅晶片贴合于形成有离子注入层的钽酸锂晶片，在200℃下进行热处理并在离子注入层使所述钽酸锂晶片剥离，从而将钽酸锂薄膜热转印于硅晶片上。
[现有技术文献]
[专利文献]
专利文献1：日本专利第3048201号公报
[非专利文献]
非专利文献1：太阳诱电(TAIYO YUDEN)股份有限公司，“智能手机的射频(radiofrequency，RF)前端所使用的表面声波双工器(SAW-Duplexer)的温度补偿技术”，[在线(online)]，2012年11月8日，电波新闻高科技(Dempa Shimbun High-technology)，[2015年3月20日搜索]，互联网(统一资源定位器(Uniform Resource Locator，URL)：http：//www.yuden.co.jp/jp/product/tech/column/20121108.html)
非专利文献2：阿托兹(A Tauzin)等人，“利用智能剥离TM技术的金属电极上的3英寸单晶LiTaO3膜(3-inch single-crystal LiTaO3 films onto metallic electrodeusing Smart CutTM technology)”，Electric Letters，2008年6月19日，第44卷，第13期，第822页
非专利文献3：刘威尔(Weill Liu)等人，“利用薄膜转移技术在硅基板上制作单晶LiTaO3膜(Fabrication of single-crystalline LiTaO3 film on silicon substrateusing thin film transfer technology)”，真空科学与技术杂志(J.Vac.Sci.Technol.)B26(1)，2008年1月/2月，第206页
发明内容
[发明所要解决的问题]
钽酸锂(LT)或铌酸锂(LN)等氧化物单晶硬且非常脆，另外，如图6所示，与硅、玻璃以及蓝宝石相比，热膨胀系数极其大。因此，氧化物单晶存在如下问题：若与硅、玻璃以及蓝宝石等不同种类的晶片贴合之后在高温下进行热处理，则由于两晶片的热膨胀系数之差而在所贴合的晶片之间发生剥落或破裂。例如，钽酸锂和一般被用作支持晶片的尤其是热膨胀系数大的蓝宝石之差如根据图6可确认那样，有7×10-6/K(＝7ppm/K)以上。
非专利文献2为如下报告：通过设为在钽酸锂的晶片和薄膜之间夹着金属层和SiO2基板的结构，可抑制在热处理时由热膨胀之差引起的晶片的剥落或破裂，从而实现钽酸锂薄膜的转印。但是，此方法中，由于将基底的基板设为与薄膜相同的钽酸锂，因此无法解决所述作为压电材料的课题即温度稳定性。另外，若不将热处理设为200℃以上，则无法转印薄膜。进而，由于是夹入金属层的结构，因此可应用的用途受到限制。另外，为了抑制晶片的破裂而必须超出需要地使用昂贵的钽酸锂，从而制造成本变高。
非专利文献3记载了在200℃～800℃下尝试热处理，但具体来说，作为使用智能剥离法将钽酸锂薄膜转印于硅晶片上的例子，仅为200℃，另外，所述例子中并未记载是否将钽酸锂薄膜转印到了硅晶片的整个面。本发明人等人使用与非专利文献3同样的方法，针对利用200℃下的热处理来剥离进行验证实验，结果，钽酸锂薄膜未被转印于硅晶片的整个面，而仅在极小的一部分确认到转印。尤其在硅晶片的外周部分，钽酸锂薄膜完全未被转印。关于所述情况，认为：在热处理过程中由于两晶片的热膨胀之差而产生贴合晶片的翘曲，在硅晶片的外周部分从与钽酸锂晶片的贴合界面剥落。另外，关于将热处理温度设为200℃以上的情况，如上所述，也推测为：无法抑制由两晶片的热膨胀之差引起的贴合晶片的翘曲，从而无法将钽酸锂薄膜稳定地转印于硅晶片的整个面。
[解决问题的技术手段]
本发明人等人进行了努力研究，结果，与预想相反，不同于将热膨胀系数接近的材料组合来抑制应力产生的现有的方法(approach)，反而通过选择热膨胀系数与氧化物单晶大不相同的(具体来说，热膨胀系数比氧化物单晶小7ppm/K以上的)材料作为支持晶片，而发现了低成本且在贴合界面不易产生剥落或破裂的、在支持晶片上具备氧化物单晶薄膜的复合晶片的制造方法。具体来说，发现：将使用规定的氢离子注入量而形成有离子注入层的氧化物单晶晶片、和热膨胀系数比氧化物单晶小的支持晶片在通过表面活化处理等对晶片之间赋予了键合力的状态下贴合，并在不会产生热剥离的程度的低温下施加热处理之后，对离子注入层赋予物理冲击，由此迅速推进离子注入层的脆化而使所述氧化物单晶晶片剥离。
即，本发明根据一实施方式，可提供一种复合晶片的制造方法，其为在支持晶片上具备氧化物单晶薄膜的复合晶片的制造方法，所述复合晶片的制造方法至少包括：
从作为钽酸锂晶片或铌酸锂晶片的氧化物单晶晶片的表面注入氢原子离子或氢分子离子，从而在所述氧化物单晶晶片的内部形成离子注入层的工序；
对所述氧化物单晶晶片的经离子注入的表面和要与所述氧化物单晶晶片贴合的支持晶片的表面中的至少一者实施表面活化处理的工序；
实施所述表面活化处理之后，将所述氧化物单晶晶片的经离子注入的表面和所述支持晶片的表面贴合而获得接合体的工序；
在90℃以上且不会产生破裂的温度下对所述接合体进行热处理的工序；以及
对所述经热处理的接合体的所述离子注入层赋予机械冲击的工序，且沿着所述离子注入层剥离而获得被转印于所述支持晶片上的氧化物单晶薄膜的工序，且
所述氢原子离子的注入量为5.0×1016atom/cm2～2.75×1017atom/cm2，所述氢分子离子的注入量为2.5×1016atoms/cm2～1.37×1017atoms/cm2。
[发明的效果]
根据本发明的制造方法，可获得一种如下复合晶片：在支持晶片和氧化物单晶薄膜的贴合界面处的密接性高，且不易产生剥落或破裂，在支持晶片上的整个面转印有厚度均匀的氧化物单晶薄膜。另外，可在复合晶片的制造中再次使用将氧化物单晶薄膜转印于支持晶片上而分离后的氧化物单晶晶片，从而能够实现低成本化。
附图说明
图1是本发明的一实施方式的复合晶片的制造方法的示意图。
图2是在本发明的赋予机械冲击的工序中使用增强夹具时的一实施方式的配置图。
图3是在本发明的赋予机械冲击的工序中使用增强夹具时的另一实施方式的配置图。
图4是在本发明的赋予机械冲击的工序中使用增强夹具时的另一实施方式的配置图。
图5是在本发明的赋予机械冲击的工序中使用增强夹具时的另一实施方式的配置图。
图6是对各种材料的热膨胀系数进行比较的图。
具体实施方式
以下，详细地说明用以实施本发明的实施方式，但本发明的范围并不限定于所述实施方式。
本发明根据一实施方式，涉及一种在支持晶片上具备氧化物单晶薄膜的复合晶片的制造方法。
支持晶片例如也可为包含比所贴合的氧化物单晶晶片的热膨胀系数小7ppm/K以上的材料的晶片。支持晶片可列举：蓝宝石晶片、硅晶片、带氧化膜的硅晶片以及玻璃晶片等。支持晶片的大小并无特别限定，例如也可为直径75mm～150mm、厚度0.2mm～0.8mm的晶片。支持晶片也可以使用市售的晶片，但并无特别限定。例如，带氧化膜的硅晶片是至少在贴合的表面具有氧化膜的硅晶片，也可以在大气环境下以700℃～1200℃对硅晶片进行热处理，由此在硅晶片的表面上制作氧化膜。带氧化膜的硅晶片的氧化膜的厚度并无特别限定，但优选10nm～500nm。
氧化物单晶是包含锂、及钽或铌等金属元素、以及氧的化合物，例如可列举钽酸锂(LiTaO3)或铌酸锂(LiNbO3)。氧化物单晶尤其在激光器件或压电器件、表面声波器件等用途中，优选钽酸锂单晶或铌酸锂单晶。氧化物单晶通常以晶片的形状来使用。氧化物单晶晶片的大小并无特别限定，例如也可为直径75mm～150mm、厚度0.2mm～0.8mm的晶片。氧化物单晶晶片可以使用市售的晶片，但也可以直接使用利用直拉(Czochralski)法等的已经报导的制造方法(例如日本专利特开2003-165795号、日本专利再公表2004-079061号)或者将这些专利中记载的工序加以组合来制作。
支持晶片及氧化物单晶晶片在所贴合的表面，表面粗糙度均方根(Root MeanSquare，RMS)优选为1.0nm以下。若表面粗糙度RMS大于1.0nm，则存在如下情况：在贴合界面产生空隙，而成为剥落的原因。因此，在表面粗糙度RMS大于1.0nm的情况下，也可以通过化学机械研磨(Chemical Mechanical Polishing：CMP)而成为所需的表面粗糙度。再者，表面粗糙度RMS例如可利用原子力显微镜(Atomic Force Microscope：AFM)来评价。
氧化物单晶晶片从其表面注入氢离子，从而在氧化物单晶晶片的内部形成离子注入层。离子注入层通过以从氧化物单晶晶片的表面起在所需的深度可形成离子注入层那样的注入能量注入规定剂量的氢原子离子(H+)或氢分子离子(H2 +)而形成。作为此时的条件，例如可将注入能量设为50keV～200keV。在氢原子离子(H+)的情况下，注入量为5.0×1016atom/cm2～2.75×1017atom/cm2。若不足5.0×1016atom/cm2，则在之后的工序中不会发生离子注入层的脆化。若超过2.75×1017atom/cm2，则当离子注入时在经离子注入的一面产生微腔，在晶片表面形成凹凸而无法获得所需的表面粗糙度。另外，在氢分子离子(H2 +)的情况下，注入量为2.5×1016atoms/cm2～1.37×1017atoms/cm2。若不足2.5×1016atoms/cm2，则在之后的工序中不会发生离子注入层的脆化。若超过1.37×1017atoms/cm2，则当离子注入时在经离子注入的一面产生微腔，在晶片表面形成凹凸而无法获得所需的表面粗糙度。氢原子离子的注入量也可为氢分子离子的注入量的两倍。
其次，对氧化物单晶晶片的经离子注入的表面和要与氧化物单晶晶片贴合的支持晶片的表面中的至少一者实施表面活化处理。实施表面活化处理的表面可以是氧化物单晶晶片的经离子注入的表面和要与氧化物单晶晶片贴合的支持晶片的表面两者，至少为一者。通过实施表面活化处理，在贴合之后可以不使用用以提高接合强度的高温下的热处理，即使在比较低的温度下也能获得所需的接合强度。特别是在使用钽酸锂或铌酸锂等硬且脆的氧化物单晶晶片、和与氧化物单晶晶片相比热膨胀系数非常小的支持晶片，如上所述实施表面活化处理并贴合的情况下，通过之后的比较低的温度下的热处理，由于氧化物单晶晶片和支持晶片的热膨胀系数之差而在与贴合界面并行的方向上产生的大的剪切应力能不在通过表面活化处理赋予了可足以对抗剪切应力的接合强度的贴合界面，而在离子注入层以不剥离的程度促进破坏。
作为表面活化处理的方法，可列举：臭氧水处理、紫外线(ultraviolet，UV)臭氧处理、离子束处理及等离子体处理等。在利用臭氧进行处理的情况下，例如在纯水中导入臭氧气体而制成臭氧水，使晶片浸渍于臭氧水中，由此可利用活性的臭氧使表面活化。另外，在进行UV臭氧处理的情况下，例如将晶片保持于对大气或氧气照射短波长的UV光(例如波长195nm左右)而产生了活性的臭氧的环境中，由此可使表面活化。在进行离子束处理的情况下，例如可通过在高真空中(例如不足1×10-5Pa)将Ar等离子束照射于晶片表面，且使活性度高的悬挂键(dangling bond)露出来进行。在利用等离子体进行处理的情况下，例如将晶片载置于真空腔室中，在减压(例如0.2毫托(mTorr)～1.0mTorr)下使等离子体用气体暴露5秒～60秒左右，从而对表面进行等离子体处理。作为等离子体用气体，在使表面氧化的情况下可使用氧气，在不使表面氧化的情况下可使用氢气、氮气、氩气或者它们的混合气体。通过利用等离子体进行处理，晶片表面的有机物发生氧化而被去除，进而表面的OH基增加并活化。
其次，实施表面活化处理之后，将氧化物单晶晶片的经离子注入的表面和支持晶片的表面贴合而获得接合体。优选为在将氧化物单晶晶片和支持晶片贴合时的温度为室温附近(包括室温)的温度、例如10℃～50℃下进行。理想为作为最终制品的复合晶片大多在室温左右使用，且在贴合时也依据这一温度范围。再者，贴合时的温度也可为进行贴合的场所的温度，即周围或装置内的环境温度。贴合时的温度例如可通过对贴合装置内的环境温度进行设定来控制。再者，室温是不对对象物进行加热和冷却的周围温度，虽无特别限定，但例如为10℃～30℃，优选25℃左右。
其次，在90℃以上且例如不会在贴合界面产生破裂的温度下对接合体进行热处理。若不足90℃，则存在如下情况：在氧化物单晶晶片和支持晶片的贴合界面处的接合强度不充分，从而在贴合界面产生剥落。热处理的温度可配合所使用的支持晶片来变化。关于热处理的工序中的温度，例如在支持晶片为蓝宝石晶片的情况下，优选90℃～225℃，更优选90℃～200℃。在支持晶片为硅晶片或带氧化膜的硅晶片的情况下，优选90℃～200℃，更优选90℃～175℃。另外，在支持晶片为玻璃晶片的情况下，优选90℃～110℃，更优选90℃～100℃。通过在90℃以上且不会产生破裂的温度下对接合体进行热处理，不仅能够提升在支持晶片和氧化物单晶晶片的贴合界面处的接合力，还能在之后的工序中使离子注入层容易脆化。作为热处理单元，例如可列举热处理炉或烘箱等，但并无特别限定。再者，接合体的温度例如也可为使用热处理装置内附带的热电偶等对炉子或烘箱内的环境温度测定所得的温度。关于所述温度下的热处理的时间，只要不产生破裂或剥离，则无特别限定，可设为10分钟到数十小时，例如100小时。例如，在热处理温度为90℃以上且不足110℃的情况下优选设为10分钟～100小时，在热处理温度为110℃以上且不足175℃的情况下优选设为10分钟～60小时，在热处理温度为175℃以上且不足200℃的情况下优选设为10分钟～24小时，在热处理温度为200℃以上且不足225℃的情况下优选设为10分钟～12小时。根据本发明，无需使接合体具备保护晶片即可进行热处理，因此能够使工序更加简化。
经热处理的接合体优选冷却至室温附近(包括室温)的温度，例如10℃～50℃。例如也可以使经热处理的接合体静置于已调节成25℃的房间而成为所需的温度。通过使接合体成为与贴合时同样的室温附近的温度，可减少接合体的应力，且在之后的赋予机械冲击的工序中，能够使接合体不易产生破裂或缺陷。
其次，对热处理后的接合体的离子注入层赋予机械冲击并沿着离子注入层剥离，从而将氧化物单晶薄膜转印于支持晶片上。赋予机械冲击的单元并无特别限定，可使用锐角的工具或楔状的锐角的刀等剥离器具，也可以使用气体或液体等流体的射流(jet)。锐角的工具或楔状的锐角的刀等剥离器具并无特别限定，可由塑料(例如聚醚醚酮)或金属、氧化锆、硅、金刚石等来制作。另外，作为锐角的工具，也可以使用楔子或剪刀等刀。作为气体或液体等流体的射流，并无特别限定，例如也可以使用流速10L/min～1000L/min左右的高压空气或高压水的射流。流体的射流例如也可以从接合体的离子注入层的端部连续地或断续地喷附。
例如可以通过使楔状的刀接触或插入接合体的侧面、例如离子注入层的端部来赋予机械冲击，并沿着离子注入层剥离。另外，例如也可以通过从接合体的离子注入层的端部连续地或断续地喷附气体或液体的流体、例如高压空气或高压水的射流来赋予机械冲击，并沿着离子注入层剥离。进而，例如也可以在使楔状的刀接触接合体的离子注入层的端部的状态下，从与刀接触的同一侧面连续地或断续地喷附气体或液体的流体、例如高压空气或高压水的射流，由此沿着离子注入层剥离。剥离优选利用从一端部朝向另一端部的解理来进行。
在对接合体的离子注入层赋予机械冲击之前，视情况，优选将增强材固定于接合体的单侧或两侧的表面。例如，可以将增强材安装于接合体的支持晶片侧的侧面、或接合体的氧化物单晶晶片侧的侧面、或者接合体的支持晶片侧和氧化物单晶晶片侧这两个侧面的表面。作为增强材，优选真空吸盘、静电吸盘、增强板或保护胶带。真空吸盘并无特别限定，可列举多孔聚乙烯、氧化铝等的真空吸盘。静电吸盘并无特别限定，可列举碳化硅或氮化铝等陶瓷制的静电吸盘。真空吸盘及静电吸盘的形状并无特别限定，但优选大于接合体的直径。增强板并无特别限定，可由塑料或金属、陶瓷等制作。增强板的形状并无特别限定，但优选大于接合体的直径。增强板例如可利用双面胶带而固定于接合体。保护胶带并不特别限定于材质、厚度等，可使用在半导体制造工序中所使用的切割胶带或背磨(Back Grinding，BG)胶带等。通过使用增强材，在对接合体赋予机械冲击时可进一步防止在离子注入层以外的剥离或接合体的破裂，从而可切实地进行剥离。
图2～图5示出在赋予机械冲击的工序中对接合体的离子注入层赋予机械冲击时的具体实施方式。如图2所示，可以在利用真空吸盘30a将接合体26的支持晶片24侧的表面24s固定于固定台31上的状态下，使楔状的刀29接触接合体26的离子注入层23的端部，由此沿着离子注入层23剥离。另外，也可以通过使用高压空气或高压水代替楔状的刀29，从接合体的侧面、例如离子注入层的端部喷附来剥离。在使用高压空气或高压水作为赋予机械冲击者的情况下，可以先使楔状的刀接触接合体的离子注入层的端部以在离子注入层的端部确保间隙之后进行。
如图3所示，也可以在利用真空吸盘30a将接合体26的支持晶片24侧的表面24s固定于固定台31上，并使用双面胶带32将增强板30b设置于接合体26的氧化物单晶晶片21侧的表面21s的状态下，使楔状的刀29接触接合体26的离子注入层23的端部，由此沿着离子注入层23剥离。再者，安装于接合体的氧化物单晶晶片侧的表面的增强板也可以是真空吸盘类型。
如图4所示，也可以在利用真空吸盘30a将接合体26的支持晶片24侧的表面24s固定于固定台31上，将真空垫30c安装于接合体26的氧化物单晶晶片21侧的表面21s并以例如2kg～10kg的力将所述真空垫30c向上方拉伸的状态下，使楔状的刀29接触接合体26的离子注入层23的端部，由此沿着离子注入层23剥离。另外，如图5所示，也可以在利用真空吸盘30a将接合体26的支持晶片24侧的表面24s固定于固定台31上，使用双面胶带32将增强板30b设置于接合体26的氧化物单晶晶片21侧的表面21s，进而，将真空垫30c安装于增强板30b的表面并以例如2kg～10kg的力将所述真空垫30c向上方拉伸的状态下，使楔状的刀29接触接合体26的离子注入层23的端部，由此沿着离子注入层23剥离。再者，图4及图5中所使用的真空垫只要是通过吸盘而被安装于晶片表面的夹具，则无特别限定，也可以进行替代。在图2～图5中示出了将接合体的支持晶片侧固定的形态，但即使设为将接合体的上下相反地放置并将氧化物单晶晶片侧固定的形态，也可获得同样的效果。
在赋予机械冲击的工序中，对接合体赋予机械冲击时的接合体的温度优选不进行加热或冷却、或者进行加热或冷却而设为室温附近(包括室温)的温度，例如10℃～50℃，更优选设为25℃～30℃。赋予机械冲击时的接合体的温度可为周围的环境温度，例如为使用热处理装置内附带的热电偶等对炉子或烘箱内的环境温度测定所得的温度，也可为车间的室内温度。对接合体赋予机械冲击时的接合体的温度在与所述获得接合体的工序中的贴合时的温度之间具有规定的优选温度范围。例如用以获得接合体的贴合时的温度和赋予机械冲击时的接合体的温度之差优选0℃～40℃以内，差越接近0℃则越理想。若超过规定的优选温度范围，则存在在接合体的贴合界面产生剥落或破裂的情况。通过将贴合时和赋予机械冲击时的接合体的温度之差设为规定的范围，在赋予机械冲击的工序中可将由热膨胀引起的翘曲的应力设为最低限度，且可极力抑制缺陷等的产生。再者，获得接合体的工序一般是在洁净室(clean room)等环境下(25℃～30℃)进行，这种情况下，对于赋予机械冲击的工序，也理想为在同样的环境温度、即25℃～30℃左右进行。
通过使用以上方法，可获得具备支持晶片、以及支持晶片上的钽酸锂薄膜或铌酸锂薄膜即氧化物单晶薄膜的复合晶片。所获得的复合晶片的氧化物单晶薄膜的厚度对应于氢离子注入时的氢离子的注入深度，优选100nm～1000nm。
本发明的复合晶片的制造工序并无特别限定，将其一实施方式示于图1。从氧化物单晶晶片11的表面注入氢离子12，从而在氧化物单晶晶片11的内部形成离子注入层13(工序a)。对氧化物单晶晶片11的经离子注入的表面11s和与氧化物单晶晶片贴合的支持晶片14的表面14s两者照射离子束15来实施表面活化处理(工序b)。实施表面活化处理之后，将氧化物单晶晶片的经离子注入的表面11s和与氧化物单晶晶片贴合的支持晶片的表面14s贴合而获得接合体16(工序c)。以90℃以上的温度对所获得的接合体16进行热处理(工序d)。使楔状的刀19接触经热处理的接合体16的侧面、即离子注入层13的端部并沿着离子注入层13将氧化物单晶晶片的一部分11b剥离，而将氧化物单晶薄膜11a转印于支持晶片14上，由此可获得复合晶片18(工序e)。
[实施例]
<实验1>
使用直径100mm、厚度0.35mm的蓝宝石晶片作为支持晶片。使用直径100mm、厚度0.35mm的钽酸锂晶片作为氧化物单晶晶片。利用原子力显微镜对蓝宝石晶片及钽酸锂晶片的用于彼此贴合的一面的表面粗糙度RMS进行评价，结果为1.0nm以下。
首先，在氮气环境下使用等离子体活化装置对蓝宝石晶片及钽酸锂晶片的用于彼此贴合的一面实施等离子体处理，从而进行表面活化。其次，在室温(25℃)下将经表面活化的蓝宝石晶片及钽酸锂晶片的表面贴合而获得接合体。其次，将接合体分别加热至70℃、80℃、90℃、100℃、110℃、125℃、150℃、175℃、200℃、225℃、250℃或275℃，在各温度下进行24小时加热处理。加热单元使用热处理烘箱，利用热电偶测定烘箱内的环境温度并作为接合体的温度。将所获得的接合体的外观检查的结果示于表1。再者，外观检查以目视进行，将无破裂或缺陷者设为○，将有微小的裂纹者设为△，将晶片破损者设为×。若将支持晶片设为蓝宝石，则对于将热处理温度设为70℃～225℃的样品，可确认到未发生破裂或缺陷而接合。
<实验2>
使用直径100mm、厚度0.35mm的硅晶片作为支持晶片，将接合体分别加热至70℃、80℃、90℃、100℃、110℃、125℃、150℃、175℃、200℃或225℃，在各温度下进行24小时加热处理，除此之外，与实验1同样地进行。再者，硅晶片及钽酸锂晶片的用于彼此贴合的一面的表面粗糙度RMS为1.0nm以下。将所获得的接合体的外观检查的结果示于表1。若将支持晶片设为硅，则对于将热处理温度设为70℃～200℃的样品，可确认到未发生破裂或缺陷而接合。
<实验3>
使用在直径100mm、厚度0.35mm的硅晶片上附有100nm的氧化膜的硅晶片作为支持晶片，将接合体分别加热至70℃、80℃、90℃、100℃、110℃、125℃、150℃、175℃、200℃或225℃，在各温度下进行24小时加热处理，除此之外，与实验1同样地进行。再者，带氧化膜的硅晶片及钽酸锂晶片的用于彼此贴合的一面的表面粗糙度RMS为1.0nm以下。将所获得的接合体的外观检查的结果示于表1。再者，带氧化膜的硅晶片通过预先以1100℃对硅晶片加热一小时左右而制成使100nm的热氧化膜成长于硅晶片上的硅晶片。若将支持晶片设为带氧化膜的硅，则对于将热处理温度设为70℃～200℃的样品，可确认到未发生破裂或缺陷而接合。
<实验4>
使用直径100mm、厚度0.35mm的玻璃晶片作为支持晶片，将接合体分别加热至70℃、80℃、90℃、100℃、110℃或125℃，在各温度下进行24小时加热处理，除此之外，与实验1同样地进行。再者，玻璃晶片及钽酸锂晶片的用于彼此贴合的一面的表面粗糙度RMS为1.0nm以下。将所获得的接合体的外观检查的结果示于表1。若将支持晶片设为玻璃，则对于将热处理温度设为70℃～110℃的样品，可确认到未发生破裂或缺陷而接合。
[表1]
实验1～实验4使用了钽酸锂晶片，但即使使用铌酸锂晶片作为氧化物单晶晶片来进行与实验1～实验4同样的实验，也获得了与表1相同的结果。另外，即使在将表面活化处理设为臭氧水处理、UV臭氧处理、真空离子束处理来代替等离子体处理的情况下，也获得了完全相同的结果。从这些结果明确了：所述活化方法中的任一种的情况均有效，且钽酸锂和铌酸锂之间无差异。
<实施例1>
使用直径100mm、厚度0.35mm的蓝宝石晶片作为支持晶片。使用直径100mm、厚度0.35mm的钽酸锂晶片作为氧化物单晶晶片。蓝宝石晶片及钽酸锂晶片的用于彼此贴合的一面的表面粗糙度RMS为1.0nm以下。
首先，使用氢原子离子在注入量7.0×1016atom/cm2、加速电压100KeV的条件下从钽酸锂晶片的表面进行离子注入，从而在钽酸锂晶片的内部形成离子注入层。其次，在7×10-6Pa下使用真空离子束装置且以Ar为离子源对经离子注入的钽酸锂晶片的表面和要与钽酸锂晶片贴合的蓝宝石晶片的表面实施真空离子束处理，从而进行表面活化。其次，在室温(25℃)下将经表面活化的蓝宝石晶片及钽酸锂晶片的表面贴合而获得接合体。其次，将接合体分别加热至90℃、100℃、110℃、125℃、150℃、175℃、200℃或225℃，在各温度下进行24小时加热处理。再者，使用热处理烘箱作为加热单元，利用热电偶测定烘箱内的环境温度并作为接合体的温度。将经热处理的接合体静置直至下降到室温，之后在室温(25℃)下使楔状的刀接触接合体的离子注入层并沿着离子注入层剥离，从而获得将钽酸锂薄膜转印于蓝宝石晶片上的复合晶片。将所获得的复合晶片的外观检查的结果示于表2。再者，外观检查以目视进行，将在晶片整个面上实现了薄膜的转印者设为○，将薄膜的转印为局部不良者设为△，将未实现薄膜的转印者设为×。
<比较例1>
在70℃下对接合体进行24小时加热处理，除此之外，以与实施例1同样的方式实施。将所获得的复合晶片的外观检查的结果示于表2。
<比较例2>
在80℃下对接合体进行24小时加热处理，除此之外，以与实施例1同样的方式实施。将所获得的复合晶片的外观检查的结果示于表2。
<实施例2>
使用直径100mm、厚度0.35mm的硅晶片作为支持晶片，将接合体分别加热至90℃、100℃、110℃、125℃、150℃、175℃或200℃，在各温度下进行24小时加热处理，除此之外，与实施例1同样地进行。再者，硅晶片及钽酸锂晶片的用于彼此贴合的一面的表面粗糙度RMS为1.0nm以下。将所获得的复合晶片的外观检查的结果示于表2。
<比较例3>
在70℃下对接合体进行24小时加热处理，除此之外，以与实施例2同样的方式实施。将所获得的复合晶片的外观检查的结果示于表2。
<比较例4>
在80℃下对接合体进行24小时加热处理，除此之外，以与实施例2同样的方式实施。将所获得的复合晶片的外观检查的结果示于表2。
<实施例3>
使用在直径100mm、厚度0.35mm的硅晶片上附有100nm的氧化膜的硅晶片作为支持晶片，将接合体分别加热至90℃、100℃、110℃、125℃、150℃、175℃或200℃，在各温度下进行24小时加热处理，除此之外，与实施例1同样地进行。再者，带氧化膜的硅晶片及钽酸锂晶片的用于彼此贴合的一面的表面粗糙度RMS为1.0nm以下。将所获得的复合晶片的外观检查的结果示于表2。再者，带氧化膜的硅晶片通过预先以1100℃对硅晶片加热一小时而制成使100nm的热氧化膜成长于硅晶片上的硅晶片。
<比较例5>
在70℃下对接合体进行24小时加热处理，除此之外，以与实施例3同样的方式实施。将所获得的复合晶片的外观检查的结果示于表2。
<比较例6>
在80℃下对接合体进行24小时加热处理，除此之外，以与实施例3同样的方式实施。将所获得的复合晶片的外观检查的结果示于表2。
<实施例4>
使用直径100mm、厚度0.35mm的玻璃晶片作为支持晶片，将接合体分别加热至90℃、100℃或110℃，在各温度下进行24小时加热处理，除此之外，与实施例1同样地进行。再者，玻璃晶片及钽酸锂晶片的用于彼此贴合的一面的表面粗糙度RMS为1.0nm以下。将所获得的复合晶片的外观检查的结果示于表2。
<比较例7>
在70℃下对接合体进行24小时加热处理，除此之外，以与实施例4同样的方式实施。将所获得的复合晶片的外观检查的结果示于表2。
<比较例8>
在80℃下对接合体进行24小时加热处理，除此之外，以与实施例4同样的方式实施。将所获得的复合晶片的外观检查的结果示于表2。
[表2]
如表2所示，对于将支持晶片设为蓝宝石且将热处理温度设为90℃～225℃的样品、将支持晶片设为硅且将热处理温度设为90℃～200℃的样品、将支持晶片设为带氧化膜的硅且将热处理温度设为90℃～200℃的样品、以及将支持晶片设为玻璃且将热处理温度设为90℃～110℃的样品，确认到钽酸锂薄膜被转印到了支持晶片上的整个面。
在任一支持晶片上，在将热处理温度设为70℃的情况下，均未在离子注入层产生剥离，且均在贴合的两晶片的界面产生了剥落。另外，在将热处理温度设为80℃的情况下，在支持晶片上出现了转印有钽酸锂薄膜的部分和局部未转印的部分。认为在70℃及80℃下，在离子注入界面的脆化不充分，另外，两晶片的贴合的接合力不足，从而未达到整面转印。
另外，也使用铌酸锂晶片作为氧化物单晶晶片进行了与实施例1～实施例4同样的实验，但获得了与表2相同的结果。另外，即使在将表面活化处理设为臭氧水处理、UV臭氧处理、等离子体处理来代替真空离子束处理的情况下，结果也完全相同。
<实施例5>
使用氢原子离子，在注入量为5.0×1016atom/cm2、7.5×1016atom/cm2、10×1016atom/cm2、12.5×1016atom/cm2、15×1016atom/cm2、17.5×1016atom/cm2、20×1016atom/cm2、22.5×1016atom/cm2、25×1016atom/cm2或27.5×1016atom/cm2、加速电压100KeV的条件下从钽酸锂晶片的表面分别进行离子注入，从而在钽酸锂晶片的内部形成离子注入层，且在90℃下对接合体进行24小时加热处理，除此之外，与实施例1同样地实施。
<比较例9>
使用氢原子离子，在注入量为4.0×1016atom/cm2、加速电压100KeV的条件下从钽酸锂晶片的表面进行离子注入，从而在钽酸锂晶片的内部形成离子注入层，除此之外，与实施例5同样地实施。
<参考例1>
使用直径100mm、厚度0.35mm的钽酸锂晶片作为氧化物单晶晶片。钽酸锂晶片的用于彼此贴合的一面的表面粗糙度RMS为1.0nm以下。使用氢原子离子，在注入量30×1016atom/cm2、加速电压100KeV的条件下从钽酸锂晶片的表面进行离子注入，从而在钽酸锂晶片的内部形成离子注入层。结果，在贴合前的钽酸锂晶片的表面上观察到凹凸而未成为贴合时所需的表面粗糙度，因此未进行贴合。钽酸锂晶片的表面上的凹凸认为是由于所注入的氢未完全固溶并在内部起泡而产生的。
<实施例6>
使用氢原子离子，在注入量为5.0×1016atom/cm2、7.5×1016atom/cm2、10×1016atom/cm2、12.5×1016atom/cm2、15×1016atom/cm2、17.5×1016atom/cm2、20×1016atom/cm2、22.5×1016atom/cm2、25×1016atom/cm2或27.5×1016atom/cm2、加速电压100KeV的条件下从钽酸锂晶片的表面分别进行离子注入，从而在钽酸锂晶片的内部形成离子注入层，且在90℃下对接合体进行24小时加热处理，除此之外，与实施例2同样地实施。
<比较例10>
使用氢原子离子，在注入量为4.0×1016atom/cm2、加速电压100KeV的条件下从钽酸锂晶片的表面进行离子注入，从而在钽酸锂晶片的内部形成离子注入层，除此之外，与实施例6同样地实施。
<实施例7>
使用氢原子离子，在注入量为5.0×1016atom/cm2、7.5×1016atom/cm2、10×1016atom/cm2、12.5×1016atom/cm2、15×1016atom/cm2、17.5×1016atom/cm2、20×1016atom/cm2、22.5×1016atom/cm2、25×1016atom/cm2或27.5×1016atom/cm2、加速电压100KeV的条件下从钽酸锂晶片的表面分别进行离子注入，从而在钽酸锂晶片的内部形成离子注入层，且在90℃下对接合体进行24小时加热处理，除此之外，与实施例3同样地实施。
<比较例11>
使用氢原子离子，在注入量为4.0×1016atom/cm2、加速电压100KeV的条件下从钽酸锂晶片的表面进行离子注入，从而在钽酸锂晶片的内部形成离子注入层，除此之外，与实施例7同样地实施。
<实施例8>
使用氢原子离子，在注入量为5.0×1016atom/cm2、7.5×1016atom/cm2、10×1016atom/cm2、12.5×1016atom/cm2、15×1016atom/cm2、17.5×1016atom/cm2、20×1016atom/cm2、22.5×1016atom/cm2、25×1016atom/cm2或27.5×1016atom/cm2、加速电压100KeV的条件下从钽酸锂晶片的表面分别进行离子注入，从而在钽酸锂晶片的内部形成离子注入层，且在90℃下对接合体进行24小时加热处理，除此之外，与实施例4同样地实施。
<比较例12>
使用氢原子离子，在注入量为4.0×1016atom/cm2、加速电压100KeV的条件下从钽酸锂晶片的表面进行离子注入，从而在钽酸锂晶片的内部形成离子注入层，除此之外，与实施例8同样地实施。
在将氢原子离子注入量设为5.0×1016atom/cm2～27.5×1016atom/cm2的实施例5～实施例8的情况下，即使在使用任一支持晶片的情况下，均确认到钽酸锂薄膜被转印到了支持晶片上的整个面。另一方面，在将氢原子离子注入量设为4.0×1016atom/cm2的比较例9～比较例12的情况下，即使在使用任一支持晶片的情况下，均未在钽酸锂晶片的离子注入层产生剥离。所述情况认为是由于离子注入量不充分，且在之后的工序中未达到脆化。
再者，在实施例5～实施例8中使用了氢原子离子，但即使使用氢分子离子且将其注入量设为氢原子离子的注入量的一半，也获得了同样的结果。另外，即使使用铌酸锂晶片作为氧化物单晶晶片，也获得了与实施例5～实施例8相同的结果。
<实施例9～实施例12>
在110℃下对接合体进行24小时加热处理，在利用真空吸盘将经热处理后冷却至室温(25℃)的接合体的支持晶片侧的表面固定于固定台上的状态下，使楔状的刀接触接合体的离子注入层，并沿着离子注入层剥离，除此之外，以与实施例1～实施例4同样的方式进行。即使在使用任一支持晶片的情况下，均确认到钽酸锂薄膜被转印到了支持晶片上的整个面。
<实施例13～实施例16>
在110℃下对接合体进行24小时加热处理，在利用真空吸盘将经热处理后冷却至室温(25℃)的接合体的支持晶片侧的表面固定于固定台上，并使用双面胶带将直径100mm、厚度0.35mm的玻璃制的增强板设置于接合体的钽酸锂晶片侧的表面的状态下，使楔状的刀接触接合体的离子注入层，并沿着离子注入层剥离，除此之外，以与实施例1～实施例4同样的方式进行。即使在使用任一支持晶片的情况下，均确认到钽酸锂薄膜被转印到了支持晶片上的整个面。
<实施例17～实施例20>
在110℃下对接合体进行24小时加热处理，在利用真空吸盘将经热处理后冷却至室温(25℃)的接合体的支持晶片侧的表面固定于固定台上，将直径10mm的真空垫安装于自接合体的钽酸锂晶片侧的表面的端部起10mm的位置，并以5kg的力将真空垫向上方拉伸的状态下，使楔状的刀接触接合体的离子注入层，并沿着离子注入层剥离，除此之外，以与实施例1～实施例4同样的方式进行。即使在使用任一支持晶片的情况下，均确认到钽酸锂薄膜被转印到了支持晶片上的整个面。
<实施例21～实施例24>
在110℃下对接合体进行24小时加热处理，在利用真空吸盘将经热处理后冷却至室温(25℃)的接合体的支持晶片侧的表面固定于固定台上，使用双面胶带将直径100mm、厚度0.35mm的玻璃制的增强板设置于接合体的钽酸锂晶片侧的表面，进而，将直径10mm的真空垫安装于自增强板的表面的端部起10mm的位置，并以5kg的力将真空垫向上方拉伸的状态下，使楔状的刀接触接合体的离子注入层，并沿着离子注入层剥离，除此之外，以与实施例1～实施例4同样的方式进行。即使在使用任一支持晶片的情况下，均确认到钽酸锂薄膜被转印到了支持晶片上的整个面。
<实施例25～实施例28>
在110℃下对接合体进行24小时加热处理，在利用真空吸盘将经热处理后冷却至室温(25℃)的接合体的支持晶片侧的表面固定于固定台上的状态下，一面将高压空气以流速50L/min喷附于接合体的离子注入层一面沿着离子注入层剥离，除此之外，以与实施例1～实施例4同样的方式进行。即使在使用任一支持晶片的情况下，均确认到钽酸锂薄膜被转印到了支持晶片上的整个面。
<实施例29～实施例32>
在110℃下对接合体进行24小时加热处理，在利用真空吸盘将经热处理后冷却至室温(25℃)的接合体的支持晶片侧的表面固定于固定台上的状态下，一面将高压水以流速30L/min喷附于接合体的离子注入层一面沿着离子注入层剥离，除此之外，以与实施例1～实施例4同样的方式进行。即使在使用任一支持晶片的情况下，均确认到钽酸锂薄膜被转印到了支持晶片上的整个面。
[符号的说明]
11：氧化物单晶晶片
11s：氧化物单晶晶片的表面
11a：氧化物单晶晶片薄膜
11b：剥离后的氧化物单晶晶片
12：氢离子
13：离子注入层
14：支持晶片
14s：支持晶片的表面
15：离子束照射
16：接合体
18：复合晶片
19：楔状的刀
21：接合体的氧化物单晶晶片
21s：接合体的氧化物单晶晶片侧的表面
23：接合体的离子注入层
24：接合体的支持晶片
24s：接合体的支持晶片侧的表面
26：接合体
29：楔状的刀
30a：真空吸盘
30b：增强板
30c：真空垫
31：固定台
32：双面胶带

Claims (11)

1.一种复合晶片的制造方法，其为在支持晶片上具备氧化物单晶薄膜的复合晶片的制造方法，所述复合晶片的制造方法至少包括：
从作为钽酸锂晶片或铌酸锂晶片的氧化物单晶晶片的表面注入氢原子离子或氢分子离子，从而在所述氧化物单晶晶片的内部形成离子注入层的工序；
对所述氧化物单晶晶片的经离子注入的表面和要与所述氧化物单晶晶片贴合的支持晶片的表面中的至少一者实施表面活化处理的工序；
实施所述表面活化处理之后，将所述氧化物单晶晶片的经离子注入的表面和所述支持晶片的表面贴合而获得接合体的工序；
在90℃以上且不会产生破裂的温度下对所述接合体进行热处理的工序；以及
对所述经热处理的接合体的所述离子注入层赋予机械冲击的工序，且沿着所述离子注入层剥离而获得被转印于所述支持晶片上的氧化物单晶薄膜的工序，且
所述氢原子离子的注入量为5.0×1016atom/cm2～2.75×1017atom/cm2，所述氢分子离子的注入量为2.5×1016atoms/cm2～1.37×1017atoms/cm2。
2.根据权利要求1所述的复合晶片的制造方法，其中，所述支持晶片是选自由蓝宝石、硅、带氧化膜的硅以及玻璃所组成的群组中的晶片，
关于所述热处理的工序中的所述温度，当所述支持晶片为蓝宝石晶片时是90℃～225℃，当所述支持晶片为硅晶片或带氧化膜的硅晶片时是90℃～200℃，当所述支持晶片为玻璃晶片时是90℃～110℃。
3.根据权利要求1或2所述的复合晶片的制造方法，其中，所述表面活化处理选自臭氧水处理、紫外线臭氧处理、离子束处理及等离子体处理。
4.根据权利要求1至3中任一项所述的复合晶片的制造方法，其中，用以获得所述接合体的所述贴合时的温度和赋予所述机械冲击时的所述接合体的温度之差是0℃～40℃以内。
5.根据权利要求1至4中任一项所述的复合晶片的制造方法，其中，赋予所述机械冲击的工序包括：将增强材固定于所述接合体的单侧或两侧的表面后，对所述离子注入层赋予所述机械冲击。
6.根据权利要求5所述的复合晶片的制造方法，其中，所述增强材为真空吸盘、静电吸盘或增强板。
7.根据权利要求6所述的复合晶片的制造方法，其中，所述增强板是由双面胶带固定。
8.根据权利要求1至7中任一项所述的复合晶片的制造方法，其中，所述机械冲击可通过使楔状的刀接触所述离子注入层来赋予。
9.根据权利要求1至7中任一项所述的复合晶片的制造方法，其中，所述机械冲击可通过对所述离子注入层喷附气体或液体的流体来赋予。
10.根据权利要求1至7中任一项所述的复合晶片的制造方法，其中，所述机械冲击可通过使楔状的刀接触所述离子注入层、以及对所述离子注入层喷附气体或液体的流体来赋予。
11.一种复合晶片，其是利用根据权利要求1至10中任一项所述的复合晶片的制造方法而获得，且具备支持晶片、以及所述支持晶片上的钽酸锂薄膜或铌酸锂薄膜即氧化物单晶薄膜。
CN201680031978.1A 2015-06-02 2016-06-01 具备氧化物单晶薄膜的复合晶片及其制造方法 Active CN107636801B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015-112332 2015-06-02
JP2015112332A JP6396852B2 (ja) 2015-06-02 2015-06-02 酸化物単結晶薄膜を備えた複合ウェーハの製造方法
PCT/JP2016/066282 WO2016194976A1 (ja) 2015-06-02 2016-06-01 酸化物単結晶薄膜を備えた複合ウェーハの製造方法

Publications (2)

Publication Number Publication Date
CN107636801A true CN107636801A (zh) 2018-01-26
CN107636801B CN107636801B (zh) 2021-09-21

Family

ID=57441994

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680031978.1A Active CN107636801B (zh) 2015-06-02 2016-06-01 具备氧化物单晶薄膜的复合晶片及其制造方法

Country Status (7)

Country Link
US (1) US10971674B2 (zh)
EP (1) EP3306643B1 (zh)
JP (1) JP6396852B2 (zh)
KR (1) KR102658526B1 (zh)
CN (1) CN107636801B (zh)
TW (1) TWI694497B (zh)
WO (1) WO2016194976A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108707970A (zh) * 2018-08-07 2018-10-26 济南晶正电子科技有限公司 微米级单晶薄膜
CN112259676A (zh) * 2020-10-19 2021-01-22 济南晶正电子科技有限公司 一种具有图案的薄膜键合体、制备方法及电子器件
CN112259675A (zh) * 2020-10-19 2021-01-22 济南晶正电子科技有限公司 一种具有图案的薄膜键合体、制备方法及电子器件
CN112467024A (zh) * 2020-11-24 2021-03-09 上海新微科技集团有限公司 一种异质结构薄膜衬底的制备方法
CN113053737A (zh) * 2019-12-26 2021-06-29 济南晶正电子科技有限公司 一种单晶薄膜剥离方法
CN113299576A (zh) * 2020-02-21 2021-08-24 济南晶正电子科技有限公司 一种薄膜机械分离装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6563360B2 (ja) * 2016-04-05 2019-08-21 信越化学工業株式会社 酸化物単結晶薄膜を備えた複合ウェーハの製造方法
FR3068508B1 (fr) * 2017-06-30 2019-07-26 Soitec Procede de transfert d'une couche mince sur un substrat support presentant des coefficients de dilatation thermique differents
EP3696869A4 (en) * 2017-10-13 2020-12-09 Jinan Jingzheng Electronics Co., Ltd. NANOMETRIC SCALE MONOCRISTALLINE THIN FILM
CN112534089B (zh) 2018-08-01 2023-04-28 京瓷株式会社 复合基板、声表面波元件及声表面波元件用的复合基板的制造方法
FR3093858B1 (fr) * 2019-03-15 2021-03-05 Soitec Silicon On Insulator Procédé de transfert d’une couche utile sur un substrat support
CN116802808A (zh) 2021-02-19 2023-09-22 信越化学工业株式会社 复合晶圆及其制造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101290872A (zh) * 2007-04-18 2008-10-22 信越化学工业株式会社 贴合基板的制造方法
US20100203706A1 (en) * 2007-06-29 2010-08-12 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing an soi substrate and method of manufacutirng a semiconductor device
CN102210007A (zh) * 2008-11-12 2011-10-05 信越化学工业株式会社 制造soi基板的方法
CN102443851A (zh) * 2010-10-13 2012-05-09 济南晶正电子科技有限公司 一种薄膜材料的剥离方法
CN102543678A (zh) * 2010-12-22 2012-07-04 索泰克公司 用于使基片裂开的工艺
CN102687272A (zh) * 2009-12-28 2012-09-19 信越化学工业株式会社 应力减小的sos基板
CN104078407A (zh) * 2013-03-29 2014-10-01 济南晶正电子科技有限公司 薄膜和制造薄膜的方法
JP5703853B2 (ja) * 2011-03-04 2015-04-22 信越半導体株式会社 貼り合わせウェーハの製造方法

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS604599B2 (ja) * 1976-03-17 1985-02-05 株式会社東芝 タンタル酸リチウム単結晶の製造方法
US5668057A (en) * 1991-03-13 1997-09-16 Matsushita Electric Industrial Co., Ltd. Methods of manufacture for electronic components having high-frequency elements
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
CA2133300C (en) * 1993-11-01 1999-04-27 Hirotoshi Nagata Optical waveguide device
DE69609559T2 (de) * 1995-05-08 2001-04-19 Matsushita Electric Ind Co Ltd Verfahren zur Herstellung eines Verbundsubstrats und eine dieses Substrat benutzende piezoelektrischer Anordnung
US6319430B1 (en) * 1997-07-25 2001-11-20 Crystal Technology, Inc. Preconditioned crystals of lithium niobate and lithium tantalate and method of preparing the same
JP3048201U (ja) 1997-10-17 1998-05-06 株式会社えねい建設 建築材料の支持台
JPH11163363A (ja) * 1997-11-22 1999-06-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6540827B1 (en) 1998-02-17 2003-04-01 Trustees Of Columbia University In The City Of New York Slicing of single-crystal films using ion implantation
JP2000269779A (ja) * 1999-03-18 2000-09-29 Shin Etsu Chem Co Ltd 弾性表面波又は疑似弾性表面波デバイス用圧電性単結晶ウェーハ及びその製造方法
JP4708577B2 (ja) 2001-01-31 2011-06-22 キヤノン株式会社 薄膜半導体装置の製造方法
JP2002353082A (ja) 2001-05-28 2002-12-06 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法
JP2003095798A (ja) 2001-09-27 2003-04-03 Hoya Corp 単結晶基板の製造方法
US6803028B2 (en) * 2002-04-08 2004-10-12 Corning Incorporated Method of making stoichiometric lithium niobate
US7323050B2 (en) * 2003-03-06 2008-01-29 Shin-Etsu Chemical Co., Ltd. Method of producing lithium tantalate crystal
US7374612B2 (en) * 2003-09-26 2008-05-20 Shin-Etsu Chemical Co., Ltd. Method of producing single-polarized lithium tantalate crystal and single-polarized lithium tantalate crystal
JP5064695B2 (ja) 2006-02-16 2012-10-31 信越化学工業株式会社 Ｓｏｉ基板の製造方法
WO2008098404A2 (en) 2007-02-16 2008-08-21 ETH Zürich Method for manufacturing a single-crystal film, and integrated optical device comprising such a single-crystal film
US8088670B2 (en) 2007-04-18 2012-01-03 Shin-Etsu Chemical Co., Ltd. Method for manufacturing bonded substrate with sandblast treatment
US7763502B2 (en) * 2007-06-22 2010-07-27 Semiconductor Energy Laboratory Co., Ltd Semiconductor substrate, method for manufacturing semiconductor substrate, semiconductor device, and electronic device
KR101484296B1 (ko) * 2007-06-26 2015-01-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판의 제작방법
US7678668B2 (en) * 2007-07-04 2010-03-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate and manufacturing method of semiconductor device
US20100280355A1 (en) 2007-12-14 2010-11-04 Grimm Richard A System and method to characterize cardiac function
KR101196990B1 (ko) * 2007-12-25 2012-11-05 가부시키가이샤 무라타 세이사쿠쇼 복합 압전 기판의 제조방법
JP4743258B2 (ja) * 2008-10-31 2011-08-10 株式会社村田製作所 圧電デバイスの製造方法
JP5496598B2 (ja) * 2008-10-31 2014-05-21 信越化学工業株式会社 シリコン薄膜転写絶縁性ウェーハの製造方法
JP5389627B2 (ja) * 2008-12-11 2014-01-15 信越化学工業株式会社 ワイドバンドギャップ半導体を積層した複合基板の製造方法
JP5455595B2 (ja) * 2008-12-11 2014-03-26 信越化学工業株式会社 貼り合わせウェーハの製造方法
FR2961515B1 (fr) 2010-06-22 2012-08-24 Commissariat Energie Atomique Procede de realisation d'une couche mince de silicium monocristallin sur une couche de polymere
FR2961719B1 (fr) 2010-06-24 2013-09-27 Soitec Silicon On Insulator Procede de traitement d'une piece en un materiau compose
US20120247686A1 (en) 2011-03-28 2012-10-04 Memc Electronic Materials, Inc. Systems and Methods For Ultrasonically Cleaving A Bonded Wafer Pair
JP2013149853A (ja) 2012-01-20 2013-08-01 Shin Etsu Chem Co Ltd 薄膜付き基板の製造方法
US9837301B2 (en) * 2012-07-25 2017-12-05 Shin-Etsu Chemical Co., Ltd. Method for producing hybrid substrates, and hybrid substrate
TWI538018B (zh) * 2013-03-27 2016-06-11 Ngk Insulators Ltd Semiconductor substrate for composite substrate
JP6049571B2 (ja) * 2013-08-28 2016-12-21 信越化学工業株式会社 窒化物半導体薄膜を備えた複合基板の製造方法
US10095057B2 (en) * 2013-10-23 2018-10-09 Honeywell International Inc. Treatment and/or stabilizing gases in an optical gyro based on an inorganic waveguide

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101290872A (zh) * 2007-04-18 2008-10-22 信越化学工业株式会社 贴合基板的制造方法
US20100203706A1 (en) * 2007-06-29 2010-08-12 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing an soi substrate and method of manufacutirng a semiconductor device
CN102210007A (zh) * 2008-11-12 2011-10-05 信越化学工业株式会社 制造soi基板的方法
CN102687272A (zh) * 2009-12-28 2012-09-19 信越化学工业株式会社 应力减小的sos基板
CN102443851A (zh) * 2010-10-13 2012-05-09 济南晶正电子科技有限公司 一种薄膜材料的剥离方法
CN102543678A (zh) * 2010-12-22 2012-07-04 索泰克公司 用于使基片裂开的工艺
JP5703853B2 (ja) * 2011-03-04 2015-04-22 信越半導体株式会社 貼り合わせウェーハの製造方法
CN104078407A (zh) * 2013-03-29 2014-10-01 济南晶正电子科技有限公司 薄膜和制造薄膜的方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
YUN, CH; CHEUNG, NW: "Thermal and mechanical separations of silicon layers from hydrogen pattern-implanted wafers", 《JOURNAL OF ELECTRONIC MATERIALS 》 *
葛劢冲等: "晶圆键合技术与微电子机械系统新进展 ", 《电子工业专用设备》 *

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108707970A (zh) * 2018-08-07 2018-10-26 济南晶正电子科技有限公司 微米级单晶薄膜
CN108707970B (zh) * 2018-08-07 2023-09-26 济南晶正电子科技有限公司 微米级单晶薄膜
CN113053737A (zh) * 2019-12-26 2021-06-29 济南晶正电子科技有限公司 一种单晶薄膜剥离方法
CN113299576A (zh) * 2020-02-21 2021-08-24 济南晶正电子科技有限公司 一种薄膜机械分离装置
CN113299576B (zh) * 2020-02-21 2022-11-22 济南晶正电子科技有限公司 一种薄膜机械分离装置
CN112259676A (zh) * 2020-10-19 2021-01-22 济南晶正电子科技有限公司 一种具有图案的薄膜键合体、制备方法及电子器件
CN112259675A (zh) * 2020-10-19 2021-01-22 济南晶正电子科技有限公司 一种具有图案的薄膜键合体、制备方法及电子器件
CN112259675B (zh) * 2020-10-19 2022-10-28 济南晶正电子科技有限公司 一种具有图案的薄膜键合体、制备方法及电子器件
CN112259676B (zh) * 2020-10-19 2022-11-01 济南晶正电子科技有限公司 一种具有图案的薄膜键合体、制备方法及电子器件
CN112467024A (zh) * 2020-11-24 2021-03-09 上海新微科技集团有限公司 一种异质结构薄膜衬底的制备方法
CN112467024B (zh) * 2020-11-24 2023-04-07 上海新硅聚合半导体有限公司 一种异质结构薄膜衬底的制备方法

Also Published As

Publication number Publication date
KR20180014700A (ko) 2018-02-09
JP2016225538A (ja) 2016-12-28
TWI694497B (zh) 2020-05-21
EP3306643A1 (en) 2018-04-11
WO2016194976A1 (ja) 2016-12-08
EP3306643B1 (en) 2022-03-16
US10971674B2 (en) 2021-04-06
US20180166622A1 (en) 2018-06-14
KR102658526B1 (ko) 2024-04-17
TW201715584A (zh) 2017-05-01
EP3306643A4 (en) 2018-12-12
CN107636801B (zh) 2021-09-21
JP6396852B2 (ja) 2018-09-26

Similar Documents

Publication Publication Date Title
CN107636801A (zh) 具备氧化物单晶薄膜的复合晶片的制造方法
CN107615449B (zh) 具备氧化物单晶薄膜的复合晶片的制造方法
CN107615448A (zh) 具备氧化物单晶薄膜的复合晶片的制造方法
CN107636802A (zh) 具备氧化物单晶薄膜的复合晶片的制造方法
TWI718279B (zh) 具備氧化物單結晶薄膜的複合晶圓之製造方法
WO2010050556A1 (ja) シリコン薄膜転写絶縁性ウェーハの製造方法
WO2014017369A1 (ja) ハイブリッド基板の製造方法及びハイブリッド基板
JP2010278342A (ja) Ｓｏｉ基板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant