CN112259675A

CN112259675A - 一种具有图案的薄膜键合体、制备方法及电子器件

Info

Publication number: CN112259675A
Application number: CN202011119349.9A
Authority: CN
Inventors: 王金翠; 张秀全; 张涛; 刘桂银; 李真宇
Original assignee: Jinan Jingzheng Electronics Co Ltd
Current assignee: Jinan Jingzheng Electronics Co Ltd
Priority date: 2020-10-19
Filing date: 2020-10-19
Publication date: 2021-01-22
Anticipated expiration: 2040-10-19
Also published as: CN112259675B

Abstract

本申请公开的一种具有图案的薄膜键合体、制备方法及电子器件，包括：在薄膜基体顶表面制备图案保护层，薄膜基体顶表面的裸露区形成的图案与目标薄膜图案相同；向薄膜基体内进行离子注入，由于图案保护层的保护作用，只在薄膜基体内形成与目标薄膜图案相同的薄膜层；去除图案保护层，在薄膜基体顶表面形成非离子注入区，并对所述非离子注入区表面粗糙处理；利用键合分离方法，在基底层上直接形成具有与目标薄膜图案相同的薄膜层。与现有技术相比，本申请提供的制备方法，能够在基底层上制备出图案表面完好的薄膜层，并且制备工艺简单，不需要对薄膜层进行刻蚀处理，从而能够保证应用的电子器件的信噪比、啁啾、耦合效率等。

Description

一种具有图案的薄膜键合体、制备方法及电子器件

技术领域

本申请属于半导体元件制备领域，特别涉及一种具有图案的薄膜键合体、制备方法及电子器件。

背景技术

铌酸锂或钽酸锂等晶体材料由于具有居里温度高、自发极化强、机电耦合系数高、优异的电光效应等优点，而被广泛的应用于非线性光学、铁电、压电、电光等领域，尤其在薄膜体声波器件、滤波器、调制器等领域受到越来越广泛的关注和应用。如果利用铌酸锂或钽酸锂等晶体材料制备薄膜体声波器件、滤波器、调制器等电子器件，为满足电子器件不同应用场景的需求，一般需要采用具有特定图案的薄膜层。

目前，制备具有图案的薄膜层的方法主要包括如下步骤：首先，在衬底上制备出薄膜层，然后，采用刻蚀的方法在制备得到的薄膜层上刻蚀出需要的图案。但是，由于铌酸锂和钽酸锂本身具有硬度高的特质，因此，在薄膜层上刻蚀图案的刻蚀表面非常粗糙，并会对薄膜层造成一定的损伤，从而影响应用的电子器件的信噪比、啁啾、耦合效率等。

发明内容

为解决现有技术中由于铌酸锂和钽酸锂本身具有硬度高的特质，因此，在薄膜层上刻蚀图案的刻蚀表面非常粗糙，并会对薄膜层造成一定的损伤，从而影响应用的电子器件的信噪比、啁啾、耦合效率等技术问题，本申请提供一种具有图案的薄膜键合体、制备方法及电子器件。

第一方面，本申请提供一种具有图案的薄膜键合体的制备方法，包括：

在薄膜基体顶表面制备图案保护层，其中，所述薄膜基体顶表面的裸露区形成的图案与目标薄膜图案相同，所述裸露区是指所述薄膜基体顶表面没有被所述图案保护层覆盖的区域；

由所述薄膜基体顶表面向所述薄膜基体内注入离子，在所述裸露区对应的薄膜基体内形成薄膜层、分离层和余质层，其中，所述薄膜层的表面图案与所述目标薄膜图案相同；

去除所述图案保护层，在所述薄膜基体顶表面形成非离子注入区，其中，所述非离子注入区形成的图案与所述图案保护层的表面图案相同；

对所述非离子注入区表面粗糙处理，使处理后的非离子注入区表面粗糙大于或等于所述薄膜层与基底层键合面键合分离的粗糙度临界值；

将处理后的薄膜基体顶表面与基底层键合面键合，得到键合体；

对所述键合体热处理，得到具有图案的薄膜键合体，其中，所述薄膜层保留在所述基底层上，所述余质层从所述基底层上剥离，其中，所述余质层包括与所述薄膜层对应的剩余薄膜基体，以及，与所述非离子注入区对应的剩余薄膜基体。

进一步地，所述非离子注入区的表面粗糙度大于或等于0.5nm，或者大于或等于0.4nm。

进一步地，如果用于制备所述图案保护层的材料为光刻胶，则在薄膜基体顶表面制备图案保护层，包括：利用光刻方法，在薄膜基体顶表面制备图案保护层。

进一步地，如果用于制备所述图案保护层的材料为氧化硅、氮化硅、氧化铝、碳化硅或氮化铝，则在薄膜基体顶表面制备图案保护层，包括：

利用沉积方法，在薄膜基体顶表面制备保护层；

按照目标薄膜图案，对所述保护层刻蚀或腐蚀处理，在薄膜基体顶表面形成图案保护层和裸露区，其中，所述裸露区形成的图案与目标薄膜图案相同。

进一步地，，如果所述薄膜基体为硅晶体材料，用于制备所述图案保护层的材料为氧化硅，则利用热氧化方法，在薄膜基体顶表面制备保护层。

进一步地，还包括：在衬底层上制备隔离层，形成基底层。

进一步地，还包括：依次在衬底层上制备缺陷层和隔离层，形成所述基底层，其中所述缺陷层位于所述衬底层和所述隔离层之间。

进一步地，所述图案保护层由光刻胶、氧化硅、氮化硅、氧化铝或氮化铝材料形成。

进一步地，利用干法刻蚀或者湿法腐蚀方法，去除所述图案保护层。

进一步地，所述薄膜层为铌酸锂、钽酸锂、石英、砷化镓、硅、磷酸钛氧钾或磷酸钛氧铷晶体材料。

第二方面，本申请提供一种具有图案的薄膜键合体，所述具有图案的薄膜键合体采用第一方面所述方法制备得到。

第三方面，本申请提供一种电子器件，所述电子器件包括第三方面所述的具有图案的薄膜键合体。

本申请提供的一种具有图案的薄膜键合体、制备方法及电子器件，首先，在薄膜基体顶表面制备图案保护层，以形成与目标薄膜图案相同的裸露区，然后，向薄膜基体内进行离子注入，由于图案保护层的保护作用，只在薄膜基体内形成与目标薄膜图案相同的薄膜层，进一步的，去除图案保护层，在薄膜基体顶表面形成非离子注入区，并对所述非离子注入区表面粗糙处理；最后，利用键合分离方法，在基底层上直接形成具有与目标薄膜图案相同的薄膜层。与现有技术相比，本申请提供的制备方法，能够在基底层上制备出图案表面完好的薄膜层，并且制备工艺简单，不需要对薄膜层进行刻蚀处理，从而能够保证应用的电子器件的信噪比、啁啾、耦合效率等。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例提供的一种具有图案的薄膜键合体的制备方法的制备工艺流程图；

图2为本申请实施例提供的一种基底层的结构示意图；

图3为本申请实施例提供的又一种基底层的结构示意图；

图4为本申请实施例提供的一种具有图案的薄膜键合体的结构示意图。

附图标记说明

110-薄膜基体，110A-薄膜层，110B-分离层，110C-余质层，120-图案保护层，120A-非离子注入区，130-裸露区，140-基底层，140A-衬底层，140B-隔离层，140C-缺陷层。

具体实施方式

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在这里专用的词“示例性”意为“用作例子、实施例或说明性”。这里作为“示例性”所说明的任何实施例不必解释为优于或好于其它实施例。尽管在附图中示出了实施例的各种方面，但是除非特别指出，不必按比例绘制附图。

在本申请的描述中，需要说明的是，术语“上”、“下”、“内”、“外”、“前”、“后”、“左”和“右”等指示的方位或位置关系为基于本申请工作状态下的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”和“第四”仅用于描述目的，而不能理解为指示或暗示相对重要性。

本申请提供一种具有图案的薄膜键合体的制备方法，如图1所示，包括以下步骤：

步骤1、在薄膜基体110顶表面制备图案保护层120，其中，所述薄膜基体110顶表面的裸露区130形成的图案与目标薄膜图案相同，所述裸露区130是指所述薄膜基体110顶表面没有被所述图案保护层120覆盖的区域。

在目标薄膜图案确定的情况下，在薄膜基体110顶表面制备与目标薄膜图案互补的图案保护层120，进而在薄膜基体110顶表面形成与目标薄膜图案相同的裸露区130，即薄膜基体110顶表面没有被图案保护层120覆盖的区域刚好与目标薄膜图案相同。

本申请对制备图案保护层120的方法不进行限定，在一具体例子中，如果用于制备所述图案保护层120的材料为光刻胶，则可以利用光刻方法，在薄膜基体110顶表面制备图案保护层120。

在另一具体例子中，如果用于制备所述图案保护层120的材料为氧化硅、氮化硅、氧化铝、碳化硅或氮化铝，则在薄膜基体110顶表面制备图案保护层120的方法可以采用如下步骤：首先，利用沉积方法，在薄膜基体110顶表面制备保护层；然后，按照目标薄膜图案，对所述保护层刻蚀或腐蚀处理，在薄膜基体110顶表面形成图案保护层120和裸露区130，其中，被刻蚀或腐蚀处理掉的保护层部分对应于薄膜基体110顶表面的裸露区130，所述裸露区130形成的图案与目标薄膜图案相同。

在又一具体例子中，如果所述薄膜基体110为硅晶体材料，并且用于制备所述图案保护层的材料为氧化硅，则还可以利用热氧化方法，在薄膜基体110顶表面制备氧化硅保护层；然后，按照目标薄膜图案，对氧化硅保护层刻蚀或腐蚀处理，在薄膜基体110顶表面形成图案保护层120和裸露区130，其中，被刻蚀或腐蚀处理掉的保护层部分对应于薄膜基体110顶表面的裸露区130，所述裸露区130形成的图案与目标薄膜图案相同。

本申请实施例中，所述的薄膜基体110是指具有一定厚度的，用于得到薄膜层的基础材料。本申请实施例对薄膜基体110的材料不进行限定，只要是能够通过离子注入方法形成薄膜层、分离层和余质层三层结构，然后能够通过键合加热分离的方式制备薄膜层的材料均可，例如薄膜基体110可以为铌酸锂、钽酸锂、石英、砷化镓、硅、磷酸钛氧钾或磷酸钛氧铷等晶体材料，本申请对此不进行限定。

步骤2、由所述薄膜基体110顶表面向所述薄膜基体110内注入离子，在所述裸露区130对应的薄膜基体110内形成薄膜层110A、分离层110B和余质层110C，其中，所述薄膜层110A的表面图案与所述目标薄膜图案相同。

经过步骤1处理后得到薄膜基体顶表面包括与目标薄膜图案相同的裸露区130和图案保护层120，因此，由所述薄膜基体顶表面向所述薄膜基体110内注入离子过程中，由于图案保护层120的阻挡，离子无法被注入到图案保护层120下方对应的薄膜基体内，只有裸露区130下方对应的薄膜基体110内被注入离子，从而只有在裸露区130对应的薄膜基体110内形成薄膜层110A、分离层110B和余质层110C。由于目裸露区130与目标薄膜图案相同，因此，在薄膜基体110内形成的薄膜层110A的表面图案与目标薄膜图案相同。

需要说明的是，本申请实施例所述的目标薄膜图案是指最终想要制备得到的薄膜层的表面图案。其中，目标薄膜图案可以是S型、矩形、正方形、圆形、棱形等规则图案，或者，不规则图案，本申请对此不进行限定，可根据实际需要进行选择。

还需要说明的是，本申请实施例中图案保护层120的作用主要是保护图案保护层120下方的薄膜基体内不被注入离子，保证只有与目标薄膜图案相同的裸露区130对应的薄膜基体内被注入离子。因此，应理解，本申请实施例中图案保护层120的厚度应该保证离子不被注入到薄膜基体内。例如，由裸露区130注入到对应的薄膜基体内的离子注入的深度为0.5μm，则对应的图案保护层120的厚度为1μm。

本申请实施例对所述离子注入的方式不做特别限定，可以使用现有技术中任意一种离子注入的方式，所注入的离子可以为通过热处理能够生成气体的离子，例如：氢离子或者氦离子。注入氢离子时，注入剂量可以为3×10¹⁶ions/cm²～8×10¹⁶ions/cm²，注入能量可以为120KeV～400KeV；注入氦离子时，注入剂量可以为1×10¹⁶ions/cm²～1×10¹⁷ions/cm²，注入能量可以为50KeV～1000KeV。例如，注入氢离子时，注入计量可以为4×10¹⁶ions/cm²，注入能量可以为180KeV；注入氦离子时，注入剂量为4×10¹⁶ions/cm²，注入能量为200KeV。

本申请实施例中，可以通过调整离子注入深度来调整薄膜层110A的厚度，具体地，离子注入的深度越大，所制备的薄膜层110A的厚度越大；相反，离子注入的深度越小，所制备的薄膜层110A的厚度越小。

还需要说明的是，在注入离子时，离子束垂直向薄膜基体110内注入，因此，可以在薄膜基体110内形成规整的、并且与裸露区130对齐的薄膜层110A。

步骤3、去除所述图案保护层120，在所述薄膜基体110顶表面形成非离子注入区120A，其中，所述非离子注入区120A形成的图案与所述图案保护层的表面图案相同。

为了进一步利用键合分离方法，将薄膜层110A从薄膜基体上剥离下来，首先需要为与基底层140键合提供一个平整的键合面，因此，在完成离子注入后，步骤3中需要将图案保护层120去除，得到具有平整的键合面的薄膜基体。

去除薄膜基体110顶表面的图案保护层120后，在所述薄膜基体110顶表面形成非离子注入区120A，非离子注入区120A是指图案保护层120覆盖于所述薄膜基体110顶表面的区域，即非离子注入区120A形成的图案与所述图案保护层的表面图案相同。由上述步骤2可知，非离子注入区120A下方对应的薄膜基体110内没有被注入离子。处理后的薄膜基体顶表面是一个平整的表面，可以直接用于与基底层140键合。

本申请实施例对去除图案保护层120的方法不进行限定。例如，如果图案保护层120的材料为光刻胶，则可以通过丙酮溶液溶解掉图案保护层120；又例如，如果图案保护层120的材料为氧化硅、氮化硅、氧化铝、碳化硅或氮化铝，则可以通过干法刻蚀或湿法腐蚀的方法将图案保护层120去掉。

步骤4、对所述非离子注入区120A表面粗糙处理，使处理后的非离子注入区120A表面粗糙大于或等于所述薄膜层110A与基底层140键合面键合分离的粗糙度临界值。

首先需要说明的是，基底层140键合面是指步骤5中，基底层140与薄膜基体110顶表面键合的一面。其次，本申请实施例中所述的薄膜层110A与基底层140键合面键合分离的粗糙度临界值是指在步骤6基底层140与薄膜层110A键合分离过程中，刚好能够使薄膜层不与基底层140键合面键合或者刚好能够使薄膜层从基底层110键合面上分离下来，薄膜层110A表面对应的粗糙度。也就是说，如果非离子注入区120A的粗糙度大于或等于薄膜层110A与基底层140键合面键合分离的粗糙度临界值，则非离子注入区120A对应的薄膜基体顶表面不与基底层键合面键合，非离子注入区120A对应的薄膜基体会从基底层110上分离下来；如果非离子注入区120A的粗糙度小于薄膜层110A与基底层140键合面键合分离的粗糙度临界值，则非离子注入区120A对应的薄膜基体顶表面会与基底层键合面键合，并且非离子注入区120A对应的薄膜基体不会从基底层110键合面上分离下来。本申请对非离子注入区120A表面处理的方法不进行限定，例如可以采用刻蚀方法或化学腐蚀方法，对所述非离子注入区120A表面处理。

另外，对于不同材料键合分离的粗糙度临界值可能是不同的，因此，本申请实施例中所述的薄膜层与基底层键合面键合分离的粗糙度临界值是指薄膜层与目标基底层键合面键合分离的粗糙度临界值，即当前方法中确定采用的基底层中键合面材料与薄膜层材料对应的键合分离的粗糙度临界值。也就是说，如果基底层中键合面材料为硅，薄膜层为铌酸锂晶体材料，则对应一个键合分离的粗糙度临界值；如果基底层中键合面材料为碳化硅，薄膜层为铌酸锂晶体材料，则可能对应另一个键合分离的粗糙度临界值。因此，本申请实实施例对键合分离的粗糙度临界值不进行限定，具体根据采用的基底层中键合面材料与薄膜层材料而设定。一般的，薄膜层与基底层键合面键合分离的粗糙度临界值可能是0.4nm或0.5nm。例如，如果基底层中键合面为硅或二氧化硅，薄膜层为铌酸锂或钽酸锂晶体材料，则二氧化硅与铌酸锂或钽酸锂晶体材料键合分离的粗糙度临界值为0.5nm。

本申请实施例中，经过表面粗糙处理后的非离子注入区120A，在键合分离时，会因为非离子注入区120A的表面粗糙度较大，导致非离子注入区120A与基底层键合面之间的键合力较弱，使非离子注入区120A对应的薄膜基体从基底层上分离下来。

步骤5、将处理后的薄膜基体顶表面与基底层140键合面键合，得到键合体。

处理后的薄膜基体顶表面是指离子注入面(即薄膜层110A所在面)，本申请实施例中，所述键合体是指处理后的薄膜基体与基底层140键合面键合后形成的键合体，其中，处理后的薄膜基体未从基底层140上剥离。

本申请对处理后的薄膜基体与基底层140键合面键合的方式不做特别限定，可以采用现有技术中任意一种处理后的薄膜基体与基底层140键合面键合的方式，例如，将处理后的薄膜基体的键合面进行表面活化，将基底层140的键合面也进行表面活化，再将两个活化后的表面进行键合，获得键合体。

本申请对处理后的薄膜基体的键合面进行表面活化的方式不做特别限定，可以采用现有技术中任意一种对处理后的薄膜基体的键合面进行表面活化的方式，例如，等离子体活化以及化学溶液活化等；同样地，本申请对基底层140的键合面表面活化的方式也不做特别限定，可以采用现有技术中任意一种可用于基底层140的键合面进行表面活化的方式，例如，等离子体活化。

另外，基底层140主要是用于支撑薄膜层110A的底层结构，其中，基底层140可以是单层结构，也可以是复合结构，本申请对此不进行限定。

在一具体例子中，基底层140只包括衬底层140A，衬底层140A可以采用铌酸锂、氧化铝、钽酸锂、硅、石英或碳化硅等材料，本申请对此不进行限定。如果基底层140只包括衬底层140A，则与处理后的薄膜基体顶表面键合的是衬底层140A，即基底层140键合面是衬底层140A。

在另一具体例子中，如图2所示，基底层140包括衬底层140A和隔离层140B，则对应的还包括在准备好的衬底层140A上制备隔离层140B的步骤，本申请对制备隔离层140B的方法不进行限定，例如可以采用沉积法在衬底层140A上沉积目标厚度的隔离层140B；又例如，如果衬底层140A为硅材料，隔离层140B为二氧化硅材料，则可以采用氧化法在衬底层140A上氧化一层二氧化硅层作为隔离层140B。如果基底层140包括衬底层140A和隔离层140B，则处理后的薄膜基体顶表面与基底层140中的隔离层140B键合。如果基底层140包括衬底层140A和隔离层140B，则与处理后的薄膜基体顶表面键合的是隔离层140B，即基底层140键合面是隔离层140B。

其中，隔离层140B可以防止薄膜层中的信号泄露至衬底层140A，为了更好的将信号限制在薄膜层中，隔离层140B可以选用具有较低折射率或具有较大声抗阻的材料，例如二氧化硅、氮化硅、非晶硅或多晶硅等材料。另外，隔离层140B的厚度最好大于100nm。如果隔离层140B的厚度小于100nm，一方面工艺上不易制备，另一方面，厚度太小，无法有效地阻止信号的泄漏。因此，隔离层140B的厚度大于100nm，既能满足工艺要求，又能有效地阻止信号的泄漏。

在又一具体例子中，如图3所示，基底层140包括衬底层140A、隔离层140B和缺陷层140C，则对应还包括在准备好的衬底层140A上制备缺陷层140C，然后，在制备好的缺陷层140C上继续制备隔离层140B的步骤，得到具有三层结构的基底层140。如果基底层140包括衬底层140A、隔离层140B和缺陷层140C，则处理后的薄膜基体顶表面与基底层140中的隔离层140B键合。如果基底层140包括衬底层140A、隔离层140B和缺陷层140C，则与处理后的薄膜基体顶表面键合的是隔离层140B，即基底层140键合面是隔离层140B。

由于制作工艺的原因，在隔离层140B和衬底层140A之间可能存在很多缺陷和电荷，导致隔离层140B和衬底层140A之间界面的载流子集中，产生寄生电导，从而在射频应用中产生额外的损耗。因此，为了避免寄生电导的形成，本申请实施例隔离层140B和衬底层140A之间设置缺陷层140C，缺陷层140C中存在一定密度的缺陷，可以捕获存在于隔离层140B和衬底层140A之间的载流子，避免这些载流子引起隔离层140B界面处的载流子聚集，降低衬底层140A的损耗。其中，缺陷层140C可以为多晶硅、多晶锗或非晶硅等材料，本申请对此不进行限定。

需要说明的是，本申请的关键点在于具有图案的薄膜层的制备，而为了下游客户减少操作工艺，缩短加工过程，本申请可以直接制备成下游客户需要的带有图案的薄膜键合体，因此，对于基底层140并不局限于上述列举的一层、两侧、三层结构，也可以为其他更多层结构，本申请对此不进行限定。

步骤6、对所述键合体热处理，得到具有图案的薄膜键合体，其中，所述薄膜层110A保留在所述基底层140上，所述余质层110C从所述基底层140上剥离，其中，所述余质层110C包括与所述薄膜层对应的剩余薄膜基体，以及，与所述非离子注入区对应的剩余薄膜基体。

首先需要说明的是，如图1所示，本申请实施例中所述的余质层110C包括与所述薄膜层110A对应的剩余薄膜基体，以及，与所述非离子注入区120A对应的剩余薄膜基体。因此，为了使完整的余质层110C从键合体上剥离下来，一方面本申请通过增大非离子注入区120A表面粗糙度(如步骤4所述)，导致非离子注入区120A与基底层键合面之间的键合力较弱，进而使非离子注入区120A对应的薄膜基体从键合体上分离下来。另一方面，本申请通过对键合体进行热处理，所述热处理的温度可以为100℃～600℃，在热处理过程中，所述分离层110B内形成气泡，例如，H离子形成氢气，He离子形成氦气等，随着热处理进展，分离层内110B的气泡连成一片，最后分离层110B裂开，将与所述薄膜层110A对应的剩余薄膜基体与所述薄膜层110A分离，从而使与所述薄膜层110A对应的剩余薄膜由键合体上剥离下来。以上两方面共同作用下，将完整的余质层110C从键合体上剥离。

在基底层140键合面形成薄膜层110A，其中，形成的薄膜层110A的表面图案与目标薄膜图案相同。由于处理后的薄膜基体顶表面包括粗糙度小的离子注入区(即薄膜层对应区域)和粗糙度大的非离子注入区120A，因此，在对所述键合体热处理后，处理后的薄膜基体中只有与离子注入区对应的薄膜层能够与基底层140键合并保留在基底层140上，与基底层140共同形成具有图案的薄膜键合体，而处理后的薄膜基体中其他部分从基底层140上剥离，也就是说，本申请实施例中，对键合体热处理后，直接可以在基底层140上得到具有与目标薄膜图案相同的薄膜层110A。进一步地，可以将具有图案的薄膜键合体上的薄膜层110A抛光减薄至50-3000nm(例如400nm、500nm、600nm、800nm、1000nm等)，得到具有纳米级厚度的薄膜层。

在本申请实施例中，一种可实现的热处理方式为，将键合体放入加热设备中，先升温至预设温度，再在此温度下恒温保温。其中，优选的，保温条件包括：保温时间可以是1分钟～48小时，例如，保温时间为3小时，保温温度可以是100℃～600℃，例如保温时间为400℃，保温气氛可以是，在真空环境下或在氮气及惰性气体中的至少一种气体形成的保护气氛下进行。

综上可知，本申请实施例提供的具有图案的薄膜键合体的制备方法，首先，在薄膜基体顶表面制备图案保护层，以形成与目标薄膜图案相同的裸露区，然后，向薄膜基体内进行离子注入，由于图案保护层的保护作用，只在薄膜基体内形成与目标薄膜图案相同的薄膜层，进一步的，去除图案保护层，在薄膜基体顶表面形成非离子注入区，并对所述非离子注入区表面粗糙处理；最后，利用键合分离方法，在基底层上直接形成具有与目标薄膜图案相同的薄膜层。与现有技术相比，本申请提供的制备方法，能够在基底层上制备出图案表面完好的薄膜层，并且制备工艺简单，不需要对薄膜层进行刻蚀处理，从而能够保证应用的电子器件的信噪比、啁啾、耦合效率等。

本申请实施例还提供一种具有图案的薄膜键合体，该具有图案的薄膜键合体可以采用上述实施例提供的一种具有图案的薄膜键合体制备方法制备得到。

本申请实施例提供一种具有图案的薄膜键合体，如图4所示，包括基底层140以及层叠于所述基底层140的具有与目标薄膜图案相同的薄膜层110A，本申请对薄膜层110A的图案和图案尺寸均不进行限定，可以根据需要调整。

本申请实施例对薄膜层110A的材料不进行限定，只要是能够通过离子注入方法形成薄膜层、分离层和余料层三层结构，然后能够通过键合加热分离的方式制备薄膜层的材料均可，例如薄膜层110A可以是铌酸锂、钽酸锂、石英、砷化镓、硅、磷酸钛氧钾或磷酸钛氧铷等晶体材料；基底层140可以是单层结构或复合结构，例如基底层140包括衬底层140A，衬底层140A可以采用铌酸锂、氧化铝、钽酸锂、硅、石英或碳化硅等材料；又例如基底层140包括衬底层140A和隔离层140B，隔离层140B位于衬底层140A和薄膜层110A之间，隔离层140B可以采用二氧化硅、氮化硅、非晶硅或多晶硅等材料。再例如基底层140包括衬底层140A、隔离层140B和缺陷层140C，缺陷层140C位于衬底层140A和隔离层140B之间，隔离层140B位于缺陷层140C和薄膜层110A之间，缺陷层140C可以为多晶硅、多晶锗或非晶硅等材料。

本申请实施例还提供一种电子器件，所述电子器件包括上述实施例中任一所述的具有图案的薄膜键合体。例如，将上述实施例中的具有图案的薄膜键合体应用于薄膜体声波器件、滤波器、调制器等电子器件，具体的，可以根据电子器件的需要，制备薄膜键合体中薄膜层中的图案。

以上结合具体实施方式和范例性实例对本申请进行了详细说明，不过这些说明并不能理解为对本申请的限制。本领域技术人员理解，在不偏离本申请精神和范围的情况下，可以对本申请技术方案及其实施方式进行多种等价替换、修饰或改进，这些均落入本申请的范围内。本申请的保护范围以所附权利要求为准。

Claims

1.一种具有图案的薄膜键合体的制备方法，其特征在于，包括：

2.根据权利要求1所述的制备方法，其特征在于，所述非离子注入区的表面粗糙度大于或等于0.5nm，或者大于或等于0.4nm。

3.根据权利要求1所述的制备方法，其特征在于，如果用于制备所述图案保护层的材料为光刻胶，则在薄膜基体顶表面制备图案保护层，包括：

利用光刻方法，在薄膜基体顶表面制备图案保护层。

4.根据权利要求1所述的制备方法，其特征在于，如果用于制备所述图案保护层的材料为氧化硅、氮化硅、氧化铝、碳化硅或氮化铝，则在薄膜基体顶表面制备图案保护层，包括：

利用沉积方法，在薄膜基体顶表面制备保护层；

5.根据权利要求4所述的制备方法，其特征在于，如果所述薄膜基体为硅晶体材料，用于制备所述图案保护层的材料为氧化硅，则利用热氧化方法，在薄膜基体顶表面制备保护层。

6.根据权利要求1所述的制备方法，其特征在于，所述制备还包括：在衬底层上制备隔离层，形成基底层；或者，依次在衬底层上制备缺陷层和隔离层，形成所述基底层，其中所述缺陷层位于所述衬底层和所述隔离层之间。

7.根据权利要求4或5所述的制备方法，其特征在于，利用干法刻蚀或者湿法腐蚀方法，去除所述图案保护层。

8.根据权利要求1所述的制备方法，其特征在于，所述薄膜层为铌酸锂、钽酸锂、石英、砷化镓、硅、磷酸钛氧钾或磷酸钛氧铷晶体材料。

9.一种具有图案的薄膜键合体，其特征在于，所述具有图案的薄膜键合体采用如权利要求1-8任一所述制备方法制备得到。

10.一种电子器件，其特征在于，所述电子器件包括如权利要求9所述的具有图案的薄膜键合体。