CN112259676A - 一种具有图案的薄膜键合体、制备方法及电子器件 - Google Patents
一种具有图案的薄膜键合体、制备方法及电子器件 Download PDFInfo
- Publication number
- CN112259676A CN112259676A CN202011119363.9A CN202011119363A CN112259676A CN 112259676 A CN112259676 A CN 112259676A CN 202011119363 A CN202011119363 A CN 202011119363A CN 112259676 A CN112259676 A CN 112259676A
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- film
- pattern
- top surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/01—Manufacture or treatment
- H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
- H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/01—Manufacture or treatment
- H10N30/08—Shaping or machining of piezoelectric or electrostrictive bodies
- H10N30/081—Shaping or machining of piezoelectric or electrostrictive bodies by coating or depositing using masks, e.g. lift-off
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/80—Constructional details
- H10N30/85—Piezoelectric or electrostrictive active materials
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
Abstract
本申请公开一种具有图案的薄膜键合体、制备方法及电子器件,包括对基底裸露区表面粗糙处理,使基底裸露区的表面粗糙度大于或等于基底层顶表面与薄膜基体顶表面键合分离的粗糙度临界值;由薄膜基体顶表面向薄膜基体内注入离子,在薄膜裸露区对应的薄膜基体内形成薄膜层、分离层和余质层,其中,薄膜层的表面图案与目标薄膜图案相同;将处理后的薄膜基体顶表面与处理后的基底层顶表面键合;对键合体热处理,得到具有图案的薄膜键合体。与现有技术相比,本申请提供的制备方法,能够在处理后的基底层上制备出图案表面完好的薄膜层,并且制备工艺简单,不需要对薄膜层进行刻蚀处理,从而能够保证应用的电子器件的信噪比、啁啾、耦合效率等。
Description
技术领域
本申请属于半导体元件制备领域,特别涉及一种具有图案的薄膜键合体、制备方法及电子器件。
背景技术
铌酸锂或钽酸锂等晶体材料由于具有居里温度高、自发极化强、机电耦合系数高、优异的电光效应等优点,而被广泛的应用于非线性光学、铁电、压电、电光等领域,尤其在薄膜体声波器件、滤波器、调制器等领域受到越来越广泛的关注和应用。如果利用铌酸锂或钽酸锂等晶体材料制备薄膜体声波器件、滤波器、调制器等电子器件,为满足电子器件不同应用场景的需求,一般需要采用具有特定图案的薄膜层。
目前,制备具有图案的薄膜层的方法主要包括如下步骤:首先,在衬底上制备出薄膜层,然后,采用刻蚀的方法在制备得到的薄膜层上刻蚀出需要的图案。但是,由于铌酸锂和钽酸锂本身具有硬度高的特质,因此,在薄膜层上刻蚀图案的刻蚀表面非常粗糙,并会对薄膜层造成一定的损伤,从而影响应用的电子器件的信噪比、啁啾、耦合效率等。
发明内容
为解决现有技术中由于铌酸锂和钽酸锂本身具有硬度高的特质,因此,在薄膜层上刻蚀图案的刻蚀表面非常粗糙,并会对薄膜层造成一定的损伤,从而影响应用的电子器件的信噪比、啁啾、耦合效率等技术问题,本申请提供一种具有图案的薄膜键合体、制备方法及电子器件。
第一方面,本申请提供一种具有图案的薄膜键合体的制备方法,包括对基底层的处理,以及,对薄膜基体的处理;
所述对所述基底层的处理包括:在基底层顶表面形成与目标薄膜图案相同的第一图案保护层,以及基底裸露区,其中,所述基底裸露区是指所述基底层顶表面没有被所述第一图案保护层覆盖的区域;
对所述基底裸露区表面粗糙处理,使所述基底裸露区的表面粗糙度大于或等于所述基底层顶表面与薄膜基体顶表面键合分离的粗糙度临界值;
去除所述第一图案保护层,得到处理后的基底层,所述处理后的基底层顶表面包括基底裸露区和键合区,所述键合区的表面粗糙度小于所述基底层顶表面与薄膜基体顶表面键合分离的粗糙度临界值,其中,所述键合区是指去除所述第一图案保护层后,基底层上对应所述第一图案保护层的区域;
所述对薄膜基体的处理包括;在薄膜基体顶表面制备第二图案保护层,其中,所述薄膜基体顶表面的薄膜裸露区形成的图案与目标薄膜图案相同,所述薄膜裸露区是指所述薄膜基体顶表面没有被所述第二图案保护层覆盖的区域;
由所述薄膜基体顶表面向所述薄膜基体内注入离子,在所述薄膜裸露区对应的薄膜基体内形成薄膜层、分离层和余质层,其中,所述薄膜层的表面图案与所述目标薄膜图案相同;
去除所述第二图案保护层,得到处理后的薄膜基体,所述处理后的薄膜基体顶表面形成有非离子注入区,其中,所述非离子注入区形成的图案与所述第二图案保护层的表面图案相同;
将处理后的薄膜基体顶表面与处理后的基底层顶表面键合,得到键合体;
对所述键合体热处理,得到具有图案的薄膜键合体,其中,所述薄膜层保留在所述处理后的基底层上,所述余质层从所述处理后的基底层上剥离,其中,所述余质层包括与所述薄膜层对应的剩余薄膜基体,以及,与所述非离子注入区对应的剩余薄膜基体。
进一步地,所述对薄膜基体的处理,还包括:
对所述非离子注入区表面粗糙处理,使处理后的非离子注入区表面粗糙大于或等于基底层顶表面与薄膜基体顶表面键合分离的粗糙度临界值。
进一步地,所述基底裸露区的表面粗糙度大于或等于0.5nm,或者大于或等于0.4nm。
进一步地,利用光刻方法,在基底层顶表面形成与目标薄膜图案相同的第一图案保护层,以及,在薄膜基体顶表面制备第二图案保护层,所述第一图案保护层和所述第二图案保护层的材料均为光刻胶。
进一步地,如果用于制备所述第二图案保护层的材料为氧化硅、氮化硅、氧化铝、碳化硅或氮化铝,则在薄膜基体顶表面制备第二图案保护层,包括:
利用沉积方法,在薄膜基体顶表面制备保护层;
按照目标薄膜图案,对所述保护层刻蚀或腐蚀处理,在薄膜基体顶表面形成第二图案保护层和薄膜裸露区,其中,所述薄膜裸露区形成的图案与目标薄膜图案相同。
进一步地,如果所述薄膜基体为硅晶体材料,用于制备所述第二图案保护层的材料为氧化硅,则利用热氧化方法,在薄膜基体顶表面制备保护层。
进一步地,所述制备方法还包括:在衬底层上制备隔离层,形成基底层;或者,依次在衬底层上制备缺陷层和隔离层,形成所述基底层,其中所述缺陷层位于所述衬底层和所述隔离层之间。
进一步地,所述薄膜基体为铌酸锂、钽酸锂、石英、砷化镓、硅、磷酸钛氧钾或磷酸钛氧铷晶体材料。
第二方面,本申请还提供一种具有图案的薄膜键合体,所述具有图案的薄膜键合体采用第一方面所述制备方法制备得到。
进一步地,基底裸露区的表面粗糙度大于或等于0.5nm,或者大于或等于0.4nm。
第三方面,本申请还提供一种电子器件,所述电子器件包括第二方面所述的具有图案的薄膜键合体。
本申请提供的一种具有图案的薄膜键合体、制备方法及电子器件,一方面,对基底层顶表面与目标薄膜图案互补的区域,即基底裸露区进行表面粗糙处理;另一方面,对薄膜基体顶表面制备第二图案保护层,以保证在薄膜基体内只有与目标薄膜图案相同的区域形成薄膜层;最后,利用键合分离方法,在处理后的基底层上直接形成具有与目标薄膜图案相同的薄膜层。与现有技术相比,本申请提供的制备方法,能够在处理后的基底层上制备出图案表面完好的薄膜层,并且制备工艺简单,不需要对薄膜层进行刻蚀处理,从而能够保证应用的电子器件的信噪比、啁啾、耦合效率等。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的一种具有图案的薄膜键合体的制备方法中对基底层处理的工艺流程图;
图2为本申请实施例提供的一种基底层的结构示意图;
图3为本申请实施例提供的又一种基底层的结构示意图;
图4为本申请实施例提供的一种具有图案的薄膜键合体的制备方法中对薄膜基体处理的工艺流程图;
图5为本申请实施例提供的一种具有图案的薄膜键合体的制备方法的工艺流程图;
图6为本申请实施例提供的一种具有图案的薄膜键合体的结构示意图。
附图标记说明
110-基底层,110A-衬底层,110B-隔离层,110C-缺陷层,120-第一图案保护层,130A-基底裸露区,130B-键合区,210-薄膜基体,210A-薄膜层,210B-分离层,210C-余质层,220-第二图案保护层,220A-非离子注入区,230-薄膜裸露区。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
在这里专用的词“示例性”意为“用作例子、实施例或说明性”。这里作为“示例性”所说明的任何实施例不必解释为优于或好于其它实施例。尽管在附图中示出了实施例的各种方面,但是除非特别指出,不必按比例绘制附图。
在本申请的描述中,需要说明的是,术语“上”、“下”、“内”、“外”、“前”、“后”、“左”和“右”等指示的方位或位置关系为基于本申请工作状态下的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。此外,术语“第一”、“第二”、“第三”和“第四”仅用于描述目的,而不能理解为指示或暗示相对重要性。
本申请提供一种具有图案的薄膜键合体的制备方法,包括对基底层的处理,以及,对薄膜基体的处理;其中,对基底层的处理,如图1所示,包括如下步骤:
步骤1、准备基底层110。
基底层110主要是用于支撑图案薄膜层的底层结构,其中,基底层110可以是单层结构,也可以是复合结构,本申请对此不进行限定。
在一具体例子中,基底层110只包括衬底层110A,衬底层110A可以采用铌酸锂、氧化铝、钽酸锂、硅、石英或碳化硅等材料,本申请对此不进行限定。
在另一具体例子中,如图2所示,基底层110包括衬底层110A和隔离层110B,则对应的在步骤1中,在准备好的衬底层110A上制备隔离层110B,本申请对制备隔离层110B的方法不进行限定,例如可以采用沉积法在衬底层110A上沉积目标厚度的隔离层110B;又例如,如果衬底层110A为硅材料,隔离层110B为二氧化硅材料,则可以采用氧化法在衬底层110A上氧化一层二氧化硅层作为隔离层110B。
其中,隔离层110B可以防止图案薄膜层中的信号泄露至衬底层110A,为了更好的将信号限制在图案薄膜层中,隔离层110B可以选用具有较低折射率或具有较大声抗阻的材料,例如二氧化硅、氮化硅、非晶硅或多晶硅等材料。另外,隔离层110B的厚度最好大于100nm。如果隔离层110B的厚度小于100nm,一方面工艺上不易制备,另一方面,厚度太小,无法有效地阻止信号的泄漏。因此,隔离层110B的厚度大于100nm,既能满足工艺要求,又能有效地阻止信号的泄漏。
在又一具体例子中,如图3所示,基底层110包括衬底层110A、隔离层110B和缺陷层110C,则对应的在步骤1中,在准备好的衬底层110A上制备缺陷层110C,然后,在制备好的缺陷层110C上继续制备隔离层110B,得到具有三层结构的基底层110。
由于制作工艺的原因,在隔离层110B和衬底层110A之间可能存在很多缺陷和电荷,导致隔离层110B和衬底层110A之间界面的载流子集中,产生寄生电导,从而在射频应用中产生额外的损耗。因此,为了避免寄生电导的形成,本申请实施例隔离层110B和衬底层110A之间设置缺陷层110C,缺陷层110C中存在一定密度的缺陷,可以捕获存在于隔离层110B和衬底层110A之间的载流子,避免这些载流子引起隔离层110B界面处的载流子聚集,降低衬底层110A的损耗。其中,缺陷层110C可以为多晶硅、多晶锗或非晶硅等材料,本申请对此不进行限定。
需要说明的是,本申请的关键点在于图案薄膜层的制备,而为了下游客户减少操作工艺,缩短加工过程,本申请可以直接制备成下游客户需要的带有图案薄膜层的键合体,因此,对于基底层110并不局限于上述列举的一层、两侧、三层结构,也可以为其他更多层结构,本申请对此不进行限定。
步骤2、在所述基底层110顶表面形成与目标薄膜图案相同的第一图案保护层120,以及基底裸露区130A,其中,所述基底裸露区130A是指所述基底层110顶表面没有被所述第一图案保护层120覆盖的区域。
首先,确定要制备的薄膜图案,即目标薄膜图案,然后,在上述步骤1制备得到的基底层110顶表面制备第一图案保护层120,其中,第一图案保护层120覆盖于基底层110顶表面的区域与目标薄膜图案相同,第一图案保护层120由光刻胶形成于基底层110顶表面上。另外,光刻后,在基底层110顶表面还形成基底裸露区130A,基底裸露区130A是指基底层110顶表面没有被光刻胶覆盖的区域。
本申请对在基底层110顶表面制备第一图案保护层120的方法不进行限定,在一优选实施例方式中,利用光刻方法,在基底层110顶表面制备第一图案保护层120,采用光刻方法的优势在于,第一图案保护层120的材料为光刻胶,进而在后续步骤中去除所述第一图案保护层后,不会改变在基底层110顶表面形成的键合区的表面粗糙度,其中,去除光刻胶的方法可以采用丙酮溶液溶解光刻胶或其他可行方法,本申请对此不进行限定。
需要说明的是,如果基底层110只包括衬底层110A,则基底层110顶表面是指衬底层110A。如果基底层110包括衬底层110A和隔离层110B,则基底层110顶表面是指隔离层110B。如果基底层110包括衬底层110A、隔离层110B和缺陷层110C,则基底层110顶表面是指隔离层110B。
还需要说明是,本申请实施例所述的目标薄膜图案是指最终想要制备得到的薄膜层的表面图案,其中,目标薄膜图案可以是S型、矩形、正方形、圆形、棱形等规则图案,或者,不规则图案,本申请对此不进行限定,可根据实际需要进行选择。
其中,第一图案保护层120的图案的尺寸可以是:宽度为50μm-5mm,长度为100μm-10mm,深度为50μm-500μm,本申请对此不进行限定。例如,第一图案保护层120的图案的尺寸是:宽度为500μm,长度为2000μm,深度为110μm。
步骤3、对基底裸露区130A表面粗糙处理,使所述基底裸露区130A的表面粗糙度大于或等于所述基底层110顶表面与薄膜基体顶表面键合分离的粗糙度临界值。
首先需要说明的是,在采用离子注入法和键合分离法制备薄膜时,要想将薄膜层保留在基底层110上的一个重要因素是:薄膜层与基底层110键合面的粗糙度要小于薄膜层与基底层110键合分离的粗糙度临界值,否则在键合分离时,薄膜层不能保留在基底层110上,而会因为键合面的粗糙度较大,薄膜层与基底层110之间的键合力较弱,使薄膜层从基底层110上分离下来。基于此,本申请提供的对基底层处理的技术思路在于,利用粗糙度影响薄膜层与基底层110键合效果,在基底层110实现具有目标薄膜图案的图案薄膜层。
还需要说明的是,本申请实施例中基底层110顶表面与薄膜基体顶表面键合分离的粗糙度临界值是指在步骤8和步骤9基底层110顶表面与薄膜基体顶表面键合分离过程中,刚好能够使薄膜基体顶表面的非离子注入区不与基底层110顶表面键合或者刚好能够使与所述非离子注入区对应的剩余薄膜基体从基底层110顶表面分离下来,基底层110顶表面对应的粗糙度。也就是说,如果基底裸露区的粗糙度大于或等于所述基底层顶表面与基体顶表面键合分离的粗糙度临界值,则薄膜基体顶表面的非离子注入区不会与基底层顶表面的基底裸露区键合,基底裸露区对应的薄膜基体会从基底层110顶表面分离下来;如果基底裸露区的粗糙度小于所述基底层顶表面与薄膜基体顶表面键合分离的粗糙度临界值,则薄膜基体顶表面的非离子注入区会与基底层顶表面的基底裸露区键合,并且基底裸露区对应的薄膜基体不会从基底层110顶表面分离下来,而是保留在基底层110顶表面。
另外,对于不同材料键合分离的粗糙度临界值可能是不同的,因此,本申请实施例中所述的基底层110顶表面与薄膜基体顶表面键合分离的粗糙度临界值是指当前方法中确定采用的基底层顶层材料与薄膜基体材料对应的键合分离的粗糙度临界值。也就是说,如果基底层顶层材料为硅,薄膜基体为铌酸锂晶体材料,则对应一个键合分离的粗糙度临界值;如果基底层顶层材料为碳化硅,薄膜基体为铌酸锂晶体材料,则可能对应另一个键合分离的粗糙度临界值。因此,本申请实施例对键合分离的粗糙度临界值不进行限定,具体根据采用的基底层顶层材料与薄膜基体材料而设定。例如,如果基底层110顶表面为硅或二氧化硅,薄膜基体为铌酸锂或钽酸锂晶体材料,则二氧化硅与铌酸锂或钽酸锂晶体材料键合分离的粗糙度临界值为0.5nm。
因此,为了在基底层110实现具有目标薄膜图案的图案薄膜层,基底层110顶表面应该包括具有两种粗糙度的区域,其中一种区域的粗糙度应该小于键合分离的粗糙度临界值,以使该区域对应保留有与目标薄膜图案相同的薄膜层;另一种区域的粗糙度应该大于或等于键合分离的粗糙度临界值,以使不与目标薄膜图案对应的薄膜基体从基底层110上剥离。
步骤3中的基底裸露区130A即是与目标薄膜图案不对应的区域,也就是说键合后,希望薄膜基体中与基底裸露区130A对应的部分能够从基底层110上剥离。因此上述步骤3中,对基底裸露区130A表面处理,使所述基底裸露区130A的表面粗糙度大于或等于所述基底层110顶表面与薄膜基体顶表面键合分离的粗糙度临界值,一般的,所述基底层110顶表面与薄膜基体顶表面键合分离的粗糙度临界值可能是0.4nm或0.5nm。
在对基底裸露区130A表面粗糙处理的过程中,目标薄膜图案区域由覆盖的第一图案保护层120保护而不受影响。本申请对基底裸露区130A表面处理的方法不进行限定,例如可以采用刻蚀方法或化学腐蚀方法,对所述基底裸露区表面处理。
步骤4、去除所述第一图案保护层120,得到处理后的基底层110,所述处理后的基底层顶表面包括基底裸露区130A和键合区130B,所述键合区130B的表面粗糙度小于所述基底层顶表面与薄膜基体顶表面键合分离的粗糙度临界值,其中,所述键合区130B是指去除所述第一图案保护层120后,基底层上对应所述第一图案保护层120的区域。
应理解,在步骤1中制备得到的基底层110顶表面的粗糙度是满足与薄膜基体顶表面键合的要求的,即步骤1中制备得到的基底层110顶表面的粗糙度应该是小于所述基底顶表面与薄膜基体顶表面键合分离的粗糙度临界值的。
如果第一图案保护层120是通过光刻方法形成于基底层110顶表面的光刻胶,则去除第一图案保护层120后,基底层110顶表面与图案保护层120对应的区域的粗糙度依然能够保证小于0.4nm。本申请对去除第一图案保护层120的方法不进行限定,例如可以采用丙酮溶液溶解去除所述第一图案保护层。如果第一图案保护层120是通过其他方法制备得到,则需要对去除第一图案保护层120的区域处理,使处理后得到的键合区130B的表面粗糙度小于所述基底层顶表面与薄膜基体顶表面键合分离的粗糙度临界值即可。
经过上述步骤4处理后,得到的处理后的基底层顶表面为平坦的表面,因此可以作为后续步骤中与处理后的薄膜基体140键合的键合面。
本申请提供一种具有图案的薄膜键合体的制备方法,还包括对薄膜基体的处理,其中,对薄膜基体的处理,如图4所示,包括如下步骤:
步骤5、在薄膜基体210顶表面制备第二图案保护层220,其中,所述薄膜基体210顶表面的薄膜裸露区230形成的图案与目标薄膜图案相同,所述薄膜裸露区230是指所述薄膜基体210顶表面没有被所述第二图案保护层220覆盖的区域。
在目标薄膜图案确定的情况下,在薄膜基体210顶表面制备与目标薄膜图案互补的第二图案保护层220,进而在薄膜基体210顶表面形成与目标薄膜图案相同的薄膜裸露区230,即薄膜基体210顶表面没有被第二图案保护层220覆盖的区域刚好与目标薄膜图案相同。
本申请对制备第二图案保护层220的方法不进行限定,在一具体例子中,如果用于制备所述第二图案保护层220的材料为光刻胶,则可以利用光刻方法,在薄膜基体210顶表面制备第二图案保护层220。
在另一具体例子中,如果用于制备所述第二图案保护层220的材料为氧化硅、氮化硅、氧化铝、碳化硅或氮化铝,则在薄膜基体210顶表面制备第二图案保护层220的方法可以采用如下步骤:首先,利用沉积方法,在薄膜基体210顶表面制备保护层;然后,按照目标薄膜图案,对所述保护层刻蚀或腐蚀处理,在薄膜基体210顶表面形成第二图案保护层220和薄膜裸露区230,其中,被刻蚀或腐蚀处理掉的保护层部分对应于薄膜基体210顶表面的薄膜裸露区230,所述薄膜裸露区230形成的图案与目标薄膜图案相同。
在又一具体例子中,如果所述薄膜基体210为硅晶体材料,并且用于制备所述第二图案保护层的材料为氧化硅,则还可以利用热氧化方法,在薄膜基体210顶表面制备氧化硅保护层;然后,按照目标薄膜图案,对氧化硅保护层刻蚀或腐蚀处理,在薄膜基体210顶表面形成第二图案保护层220和薄膜裸露区230,其中,被刻蚀或腐蚀处理掉的保护层部分对应于薄膜基体210顶表面的薄膜裸露区230,所述薄膜裸露区230形成的图案与目标薄膜图案相同。
本申请实施例中,所述的薄膜基体210是指具有一定厚度的,用于得到薄膜层的基础材料。本申请实施例对薄膜基体210的材料不进行限定,只要是能够通过离子注入方法形成薄膜层、分离层和余质层三层结构,然后能够通过键合加热分离的方式制备薄膜层的材料均可,例如薄膜基体210可以为铌酸锂、钽酸锂、石英、砷化镓、硅、磷酸钛氧钾或磷酸钛氧铷等晶体材料,本申请对此不进行限定。
步骤6、由所述薄膜基体210顶表面向所述薄膜基体210内注入离子,在所述薄膜裸露区230对应的薄膜基体210内形成薄膜层210A、分离层210B和余质层210C,其中,所述薄膜层210A的表面图案与所述目标薄膜图案相同。
经过步骤5处理后得到薄膜基体顶表面包括与目标薄膜图案相同的薄膜裸露区230和第二图案保护层220,因此,由所述薄膜基体顶表面向所述薄膜基体210内注入离子过程中,由于第二图案保护层220的阻挡,离子无法被注入到第二图案保护层220下方对应的薄膜基体内,只有薄膜裸露区230下方对应的薄膜基体210内被注入离子,从而只有在薄膜裸露区230对应的薄膜基体210内形成薄膜层210A、分离层210B和余质层210C。由于目薄膜裸露区230与目标薄膜图案相同,因此,在薄膜基体210内形成的薄膜层210A的表面图案与目标薄膜图案相同。
需要说明的是,本申请实施例所述的目标薄膜图案是指最终想要制备得到的薄膜层的表面图案。其中,目标薄膜图案可以是S型、矩形、正方形、圆形、棱形等规则图案,或者,不规则图案,本申请对此不进行限定,可根据实际需要进行选择。
还需要说明的是,本申请实施例中第二图案保护层220的作用主要是保护第二图案保护层220下方的薄膜基体内不被注入离子,保证只有与目标薄膜图案相同的薄膜裸露区230对应的薄膜基体内被注入离子。因此,应理解,本申请实施例中第二图案保护层220的厚度应该保证离子不被注入到薄膜基体内。例如,由薄膜裸露区230注入到对应的薄膜基体内的离子注入的深度为0.5μm,则对应的第二图案保护层220的厚度为1μm。
本申请实施例对所述离子注入的方式不做特别限定,可以使用现有技术中任意一种离子注入的方式,所注入的离子可以为通过热处理能够生成气体的离子,例如:氢离子或者氦离子。注入氢离子时,注入剂量可以为3×1016ions/cm2~8×1016ions/cm2,注入能量可以为120KeV~400KeV;注入氦离子时,注入剂量可以为1×1016ions/cm2~1×1017ions/cm2,注入能量可以为50KeV~1000KeV。例如,注入氢离子时,注入计量可以为4×1016ions/cm2,注入能量可以为180KeV;注入氦离子时,注入剂量为4×1016ions/cm2,注入能量为200KeV。
本申请实施例中,可以通过调整离子注入深度来调整薄膜层210A的厚度,具体地,离子注入的深度越大,所制备的薄膜层210A的厚度越大;相反,离子注入的深度越小,所制备的薄膜层210A的厚度越小。
还需要说明的是,在注入离子时,离子束垂直向薄膜基体210内注入,因此,可以在薄膜基体210内形成规整的、并且与薄膜裸露区230对齐的薄膜层210A。
步骤7、去除所述第二图案保护层220,得到处理后的薄膜基体,所述处理后的薄膜基体210顶表面形成有非离子注入区220A,其中,所述非离子注入区220A形成的图案与所述第二图案保护层的表面图案相同。
为了进一步利用键合分离方法,将薄膜层210A从薄膜基体上剥离下来,首先需要为与处理后的基底层140键合提供一个平整的键合面,因此,在完成离子注入后,步骤7中需要将第二图案保护层220去除,得到具有平整的键合面的薄膜基体。
去除薄膜基体210顶表面的第二图案保护层220后,薄膜基体210顶表面形成非离子注入区220A,非离子注入区220A是指第二图案保护层220覆盖于所述薄膜基体210顶表面的区域,即非离子注入区220A形成的图案与所述第二图案保护层的表面图案相同。由上述步骤6可知,非离子注入区220A下方对应的薄膜基体210内没有被注入离子。处理后的薄膜基体顶表面是一个平整的表面,可以直接用于与处理后的基底层键合。
本申请实施例对去除第二图案保护层220的方法不进行限定。例如,如果第二图案保护层220的材料为光刻胶,则可以通过丙酮溶液溶解掉第二图案保护层220;又例如,如果第二图案保护层220的材料为氧化硅、氮化硅、氧化铝、碳化硅或氮化铝,则可以通过干法刻蚀或湿法腐蚀的方法将第二图案保护层220去掉。
步骤8、将处理后的薄膜基体顶表面与处理后的基底层顶表面键合,得到键合体。
如图5所示,本申请实施例中,处理后的薄膜基体顶表面是指离子注入面(即薄膜层210A所在面),处理后的基底层顶表面是指基底层中进行表面粗糙处理的一面。所述键合体是指处理后的薄膜基体与处理后的基底层键合后形成的键合体,其中,处理后的薄膜基体未从处理后的基底层110上剥离。
处理后的基底层顶表面包括粗糙度小的键合区130B和粗糙度大的基底裸露区130A,处理后的薄膜基体顶表面包括被注入离子的区域和非离子注入区220A,处理后的薄膜基体顶表面与处理后的基底层顶表面键合后,处理后的基底层顶表面的键合区130B与处理后的薄膜基体顶表面的被注入离子的区域对应键合,处理后的基底层顶表面的基底裸露区130A与处理后的薄膜基体顶表面的非离子注入区220A对应键合。由于处理后的基底层顶表面的基底裸露区130A与处理后的薄膜基体顶表面的非离子注入区220A之间的键合粗糙度大于或等于键合分离的粗糙度临界值,因此,键合分离处理后,处理后的薄膜基体中与非离子注入区220A对应的剩余薄膜基体会从处理后的基底层上剥离,而与键合区130B对应的薄膜层会保留在处理后的基底层上。
本申请对处理后的薄膜基体与处理后的基底键合的方式不做特别限定,可以采用现有技术中任意一种薄膜基体与基底层键合的方式,例如,将处理后的薄膜基体的顶表面进行表面活化,将处理后的基底层顶表面的键合面也进行表面活化,再将两个活化后的表面进行键合,获得键合体。
本申请对处理后的薄膜基体的顶表面进行表面活化的方式不做特别限定,可以采用现有技术中任意一种对薄膜基体的顶表面进行表面活化的方式,例如,等离子体活化以及化学溶液活化等;同样地,本申请对处理后的基底层顶表面表面活化的方式也不做特别限定,可以采用现有技术中任意一种可用于基底层110的顶表面进行表面活化的方式,例如,等离子体活化。
步骤9、对所述键合体热处理,得到具有图案的薄膜键合体,其中,所述薄膜层210A保留在所述处理后的基底层上,所述余质层210C从所述处理后的基底层上剥离,其中,所述余质层210C包括与所述薄膜层210A对应的剩余薄膜基体,以及,与所述非离子注入区220A对应的剩余薄膜基体。
首先需要说明的是,如图4所示,本申请实施例中所述的余质层210C包括与所述薄膜层210A对应的剩余薄膜基体,以及,与所述非离子注入区120A对应的剩余薄膜基体。因此,为了使完整的余质层210C从键合体上剥离下来,一方面本申请通过对基底层顶表面的基底裸露区130A进行表面粗糙处理,增大基底裸露区130A表面粗糙度,从而使得处理后的基底层顶表面的基底裸露区130A与非离子注入区220A之间的键合力较弱,进而使非离子注入区220A对应的薄膜基体从键合体上分离下来。另一方面,本申请通过对键合体进行热处理,所述热处理的温度可以为100℃~600℃,在热处理过程中,所述分离层210B内形成气泡,例如,H离子形成氢气,He离子形成氦气等,随着热处理进展,分离层内210B的气泡连成一片,最后分离层210B裂开,将与所述薄膜层210A对应的剩余薄膜基体与所述薄膜层210A分离,从而使与所述薄膜层210A对应的剩余薄膜由键合体上剥离下来。以上两方面共同作用下,将完整的余质层210C从键合体上剥离。
在处理后的基底层顶表面形成薄膜层210A,其中,形成的薄膜层210A的表面图案与目标薄膜图案相同。由于处理后的基底层顶表面包括粗糙度小的键合区130B(即与薄膜层对应区域)和粗糙度大的基底裸露区130A(即与非离子注入区220A对应区域),因此,在对所述键合体热处理后,处理后的薄膜基体中只有与离子注入区对应的薄膜层210A能够与处理后基底层顶表面键合并保留在处理后的基底层110上,与处理后的基底层110共同形成具有图案的薄膜键合体,而处理后的薄膜基体中其他部分从处理后的基底层110上剥离,也就是说,本申请实施例中,对键合体热处理后,直接可以在处理后的基底层110上得到具有与目标薄膜图案相同的薄膜层210A。进一步地,可以将具有图案的薄膜键合体上的薄膜层210A抛光减薄至50-3000nm(例如400nm、500nm、600nm、800nm、1000nm等),得到具有纳米级厚度的薄膜层。
在本申请实施例中,一种可实现的热处理方式为,将键合体放入加热设备中,先升温至预设温度,再在此温度下恒温保温。其中,优选的,保温条件包括:保温时间可以是1分钟~48小时,例如,保温时间为3小时,保温温度可以是100℃~600℃,例如保温时间为400℃,保温气氛可以是,在真空环境下或在氮气及惰性气体中的至少一种气体形成的保护气氛下进行。
在另一具体实施例中,还可以对非离子注入区220A表面粗糙处理,使处理后的非离子注入区220A表面粗糙大于或等于基底层顶表面与薄膜基体顶表面键合分离的粗糙度临界值。
同时对非离子注入区220A和基底裸露区130A表面粗糙处理,可以更好的保证非离子注入区220A与基底裸露区130A的分离效果。
其中,对非离子注入区220A表面粗糙处理的方法,可以参见步骤3中对基底裸露区130A表面粗糙处理的方法,此处不再赘述。
综上可知,本申请实施例提供的具有图案的薄膜键合体的制备方法,一方面,对基底层顶表面与目标薄膜图案互补的区域,即基底裸露区进行表面粗糙处理;另一方面,对薄膜基体顶表面制备第二图案保护层,以保证在薄膜基体内只有与目标薄膜图案相同的区域形成薄膜层;最后,利用键合分离方法,在处理后的基底层上直接形成具有与目标薄膜图案相同的薄膜层。与现有技术相比,本申请提供的制备方法,能够在处理后的基底层上制备出图案表面完好的薄膜层,并且制备工艺简单,不需要对薄膜层进行刻蚀处理,从而能够保证应用的电子器件的信噪比、啁啾、耦合效率等。
需要说明的是,上述实施例中对薄膜基体和基底层的处理顺序不进行限定,例如,可以先执行对基底层的处理步骤,再执行对薄膜基体的处理步骤;又例如,可以先执行对薄膜基体的处理步骤,再执行对基底层的处理步骤;再例如,可以同时执行对薄膜基体和基底层的处理步骤。
本申请实施例还提供一种具有图案的薄膜键合体,该具有图案的薄膜键合体可以采用上述实施例提供的一种具有图案的薄膜键合体制备方法制备得到。
本申请实施例提供一种具有图案的薄膜键合体,如图6所示,包括基底层110以及层叠于所述基底层110的具有与目标薄膜图案相同的薄膜层210A,本申请对薄膜层210A的图案和图案尺寸均不进行限定,可以根据需要调整。
本申请实施例对薄膜层210A的材料不进行限定,只要是能够通过离子注入方法形成薄膜层、分离层和余料层三层结构,然后能够通过键合加热分离的方式制备薄膜层的材料均可,例如薄膜层210A可以是铌酸锂、钽酸锂、石英、砷化镓、硅、磷酸钛氧钾或磷酸钛氧铷等晶体材料;基底层110可以是单层结构或复合结构,例如基底层110包括衬底层110A,衬底层110A可以采用铌酸锂、氧化铝、钽酸锂、硅、石英或碳化硅等材料;又例如基底层110包括衬底层110A和隔离层110B,隔离层110B位于衬底层110A和薄膜层210A之间,隔离层110B可以采用二氧化硅、氮化硅、非晶硅或多晶硅等材料。再例如基底层110包括衬底层110A、隔离层110B和缺陷层110C,缺陷层110C位于衬底层110A和隔离层110B之间,隔离层110B位于缺陷层110C和薄膜层210A之间,缺陷层110C可以为多晶硅、多晶锗或非晶硅等材料。
本申请实施例还提供一种电子器件,所述电子器件包括上述实施例中任一所述的具有图案的薄膜键合体。例如,将上述实施例中的具有图案的薄膜键合体应用于薄膜体声波器件、滤波器、调制器等电子器件,具体的,可以根据电子器件的需要,制备薄膜键合体中薄膜层中的图案。
以上结合具体实施方式和范例性实例对本申请进行了详细说明,不过这些说明并不能理解为对本申请的限制。本领域技术人员理解,在不偏离本申请精神和范围的情况下,可以对本申请技术方案及其实施方式进行多种等价替换、修饰或改进,这些均落入本申请的范围内。本申请的保护范围以所附权利要求为准。
Claims (10)
1.一种具有图案的薄膜键合体的制备方法,其特征在于,包括对基底层的处理,以及,对薄膜基体的处理;
所述对所述基底层的处理包括:在基底层顶表面形成与目标薄膜图案相同的第一图案保护层,以及基底裸露区,其中,所述基底裸露区是指所述基底层顶表面没有被所述第一图案保护层覆盖的区域;
对所述基底裸露区表面粗糙处理,使所述基底裸露区的表面粗糙度大于或等于所述基底层顶表面与薄膜基体顶表面键合分离的粗糙度临界值;
去除所述第一图案保护层,得到处理后的基底层,所述处理后的基底层顶表面包括基底裸露区和键合区,所述键合区的表面粗糙度小于所述基底层顶表面与薄膜基体顶表面键合分离的粗糙度临界值,其中,所述键合区是指去除所述第一图案保护层后,基底层上对应所述第一图案保护层的区域;
所述对薄膜基体的处理包括;在薄膜基体顶表面制备第二图案保护层,其中,所述薄膜基体顶表面的薄膜裸露区形成的图案与目标薄膜图案相同,所述薄膜裸露区是指所述薄膜基体顶表面没有被所述第二图案保护层覆盖的区域;
由所述薄膜基体顶表面向所述薄膜基体内注入离子,在所述薄膜裸露区对应的薄膜基体内形成薄膜层、分离层和余质层,其中,所述薄膜层的表面图案与所述目标薄膜图案相同;
去除所述第二图案保护层,得到处理后的薄膜基体,所述处理后的薄膜基体顶表面形成有非离子注入区,其中,所述非离子注入区形成的图案与所述第二图案保护层的表面图案相同;
将处理后的薄膜基体顶表面与处理后的基底层顶表面键合,得到键合体;
对所述键合体热处理,得到具有图案的薄膜键合体,其中,所述薄膜层保留在所述处理后的基底层上,所述余质层从所述处理后的基底层上剥离,其中,所述余质层包括与所述薄膜层对应的剩余薄膜基体,以及,与所述非离子注入区对应的剩余薄膜基体。
2.根据权利要求1所述的制备方法,其特征在于,所述对薄膜基体的处理,还包括:
对所述非离子注入区表面粗糙处理,使处理后的非离子注入区表面粗糙大于或等于基底层顶表面与薄膜基体顶表面键合分离的粗糙度临界值。
3.根据权利要求1所述的制备方法,其特征在于,所述基底裸露区的表面粗糙度大于或等于0.5nm,或者大于或等于0.4nm。
4.根据权利要求1所述的制备方法,其特征在于,利用光刻方法,在基底层顶表面形成与目标薄膜图案相同的第一图案保护层,以及,在薄膜基体顶表面制备第二图案保护层,所述第一图案保护层和所述第二图案保护层的材料均为光刻胶。
5.根据权利要求1所述的制备方法,其特征在于,如果用于制备所述第二图案保护层的材料为氧化硅、氮化硅、氧化铝、碳化硅或氮化铝,则在薄膜基体顶表面制备第二图案保护层,包括:
利用沉积方法,在薄膜基体顶表面制备保护层;
按照目标薄膜图案,对所述保护层刻蚀或腐蚀处理,在薄膜基体顶表面形成第二图案保护层和薄膜裸露区,其中,所述薄膜裸露区形成的图案与目标薄膜图案相同。
6.根据权利要求1所述的制备方法,其特征在于,所述制备方法还包括:在衬底层上制备隔离层,形成基底层;或者,依次在衬底层上制备缺陷层和隔离层,形成所述基底层,其中所述缺陷层位于所述衬底层和所述隔离层之间。
7.根据权利要求1所述的制备方法,其特征在于,所述薄膜基体为铌酸锂、钽酸锂、石英、砷化镓、硅、磷酸钛氧钾或磷酸钛氧铷晶体材料。
8.一种具有图案的薄膜键合体,其特征在于,所述具有图案的薄膜键合体采用如权利要求1-7任一所述制备方法制备得到。
9.根据权利要求8所述的具有图案的薄膜键合体,其特征在于,基底裸露区的表面粗糙度大于或等于0.5nm,或者大于或等于0.4nm。
10.一种电子器件,其特征在于,所述电子器件包括如权利要求8-9任一所述的具有图案的薄膜键合体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011119363.9A CN112259676B (zh) | 2020-10-19 | 2020-10-19 | 一种具有图案的薄膜键合体、制备方法及电子器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011119363.9A CN112259676B (zh) | 2020-10-19 | 2020-10-19 | 一种具有图案的薄膜键合体、制备方法及电子器件 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112259676A true CN112259676A (zh) | 2021-01-22 |
CN112259676B CN112259676B (zh) | 2022-11-01 |
Family
ID=74244820
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011119363.9A Active CN112259676B (zh) | 2020-10-19 | 2020-10-19 | 一种具有图案的薄膜键合体、制备方法及电子器件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112259676B (zh) |
Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5790605A (en) * | 1980-11-28 | 1982-06-05 | Fujitsu Ltd | Optical waveguide and its production |
EP0088139A1 (de) * | 1982-03-09 | 1983-09-14 | Ibm Deutschland Gmbh | Offset-Druckform und Verfahren zu ihrer Herstellung |
CN1259758A (zh) * | 1998-12-04 | 2000-07-12 | 佳能株式会社 | 半导体晶片的制造方法及其使用和利用方法 |
CN101325154A (zh) * | 2008-07-16 | 2008-12-17 | 中国科学院上海微系统与信息技术研究所 | 混合图形化单晶硅的绝缘层上锗结构、方法及应用 |
JP2010178013A (ja) * | 2009-01-29 | 2010-08-12 | Murata Mfg Co Ltd | 複合基板の製造方法 |
CN102130234A (zh) * | 2005-10-29 | 2011-07-20 | 三星电子株式会社 | 半导体器件的制造方法 |
WO2013097127A1 (zh) * | 2011-12-29 | 2013-07-04 | 广东生益科技股份有限公司 | 电路基板及其制作方法 |
CN103237734A (zh) * | 2010-12-06 | 2013-08-07 | 兴亚硝子株式会社 | 装饰玻璃容器及装饰玻璃容器的制造方法 |
US20140220353A1 (en) * | 2011-10-07 | 2014-08-07 | Fujifilm Corporation | Underlay film composition for imprints and method of forming pattern and pattern formation method using the same |
CN107636801A (zh) * | 2015-06-02 | 2018-01-26 | 信越化学工业株式会社 | 具备氧化物单晶薄膜的复合晶片的制造方法 |
CN108351716A (zh) * | 2015-10-26 | 2018-07-31 | 富士胶片株式会社 | 转印薄膜、膜传感器的制造方法、膜传感器、前面板一体型传感器及图像显示装置 |
CN108493325A (zh) * | 2018-04-03 | 2018-09-04 | 清华大学 | 一种高频高性能声表面波器件及其制备方法 |
CN110011632A (zh) * | 2019-03-13 | 2019-07-12 | 电子科技大学 | 单晶薄膜体声波谐振器的制备方法及体声波谐振器 |
CN111175892A (zh) * | 2020-01-07 | 2020-05-19 | 电子科技大学 | 一种铌酸锂光波导器件及其制备方法 |
-
2020
- 2020-10-19 CN CN202011119363.9A patent/CN112259676B/zh active Active
Patent Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5790605A (en) * | 1980-11-28 | 1982-06-05 | Fujitsu Ltd | Optical waveguide and its production |
EP0088139A1 (de) * | 1982-03-09 | 1983-09-14 | Ibm Deutschland Gmbh | Offset-Druckform und Verfahren zu ihrer Herstellung |
CN1259758A (zh) * | 1998-12-04 | 2000-07-12 | 佳能株式会社 | 半导体晶片的制造方法及其使用和利用方法 |
CN102130234A (zh) * | 2005-10-29 | 2011-07-20 | 三星电子株式会社 | 半导体器件的制造方法 |
CN101325154A (zh) * | 2008-07-16 | 2008-12-17 | 中国科学院上海微系统与信息技术研究所 | 混合图形化单晶硅的绝缘层上锗结构、方法及应用 |
JP2010178013A (ja) * | 2009-01-29 | 2010-08-12 | Murata Mfg Co Ltd | 複合基板の製造方法 |
CN103237734A (zh) * | 2010-12-06 | 2013-08-07 | 兴亚硝子株式会社 | 装饰玻璃容器及装饰玻璃容器的制造方法 |
US20140220353A1 (en) * | 2011-10-07 | 2014-08-07 | Fujifilm Corporation | Underlay film composition for imprints and method of forming pattern and pattern formation method using the same |
WO2013097127A1 (zh) * | 2011-12-29 | 2013-07-04 | 广东生益科技股份有限公司 | 电路基板及其制作方法 |
CN107636801A (zh) * | 2015-06-02 | 2018-01-26 | 信越化学工业株式会社 | 具备氧化物单晶薄膜的复合晶片的制造方法 |
CN108351716A (zh) * | 2015-10-26 | 2018-07-31 | 富士胶片株式会社 | 转印薄膜、膜传感器的制造方法、膜传感器、前面板一体型传感器及图像显示装置 |
CN108493325A (zh) * | 2018-04-03 | 2018-09-04 | 清华大学 | 一种高频高性能声表面波器件及其制备方法 |
CN110011632A (zh) * | 2019-03-13 | 2019-07-12 | 电子科技大学 | 单晶薄膜体声波谐振器的制备方法及体声波谐振器 |
CN111175892A (zh) * | 2020-01-07 | 2020-05-19 | 电子科技大学 | 一种铌酸锂光波导器件及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN112259676B (zh) | 2022-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7351644B2 (en) | Thin handle substrate method and structure for fabricating devices using one or more films provided by a layer transfer process | |
WO2017032199A1 (zh) | 复合单晶薄膜和制造复合单晶薄膜的方法 | |
JP2019520753A (ja) | 表面弾性波デバイス用のハイブリッド構造 | |
WO2002050912A1 (fr) | Procede de fabrication de plaquettes de silicium sur isolant et plaquette de silicium sur isolant | |
CN111430533A (zh) | 一种周期极化薄膜基板及其制备方法 | |
CN115951509B (zh) | 电光晶体薄膜、制备方法及电子元件 | |
CN112542379B (zh) | 一种薄膜图形化工艺方法、复合薄膜及电子元器件 | |
WO2021213410A1 (zh) | 一种复合基板及其制备方法 | |
CN112259676B (zh) | 一种具有图案的薄膜键合体、制备方法及电子器件 | |
US6436614B1 (en) | Method for the formation of a thin optical crystal layer overlying a low dielectric constant substrate | |
CN114214732B (zh) | 一种改善复合薄膜表面极化反转现象的方法及复合薄膜 | |
CN112259675B (zh) | 一种具有图案的薄膜键合体、制备方法及电子器件 | |
CN112259677B (zh) | 一种具有图案的薄膜键合体、制备方法及电子器件 | |
CN112259678B (zh) | 一种用于改善薄膜层炸裂的方法及薄膜材料 | |
CN111477543A (zh) | 一种键合衬底晶圆与单晶压电晶圆的方法及复合单晶压电晶圆基板 | |
CN115915899A (zh) | 一种优化注入颗粒的复合薄膜及其制备方法 | |
CN110941046A (zh) | 一种soi硅光栅的制作方法 | |
CN114883477A (zh) | 一种压电复合薄膜黑化的方法及黑化压电复合薄膜 | |
CN114388688A (zh) | 基于等离子体刻蚀的黑化单晶压电复合薄膜及其制备方法 | |
CN112768354B (zh) | 一种退火方法、复合薄膜及电子元件 | |
CN111983750B (zh) | 一种二氧化硅加载条型光波导集成结构及其制备方法 | |
CN112490349B (zh) | 一种电光晶体薄膜、制备方法及电子元器件 | |
CN114122250A (zh) | 一种黑化单晶压电复合薄膜及其制备方法 | |
CN112764245B (zh) | 一种电光晶体薄膜、制备方法及电子元器件 | |
CN111755594B (zh) | 一种超薄压电单晶箔的制作方法及其应用 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |