CN114883477A - 一种压电复合薄膜黑化的方法及黑化压电复合薄膜 - Google Patents

一种压电复合薄膜黑化的方法及黑化压电复合薄膜 Download PDF

Info

Publication number
CN114883477A
CN114883477A CN202210484597.6A CN202210484597A CN114883477A CN 114883477 A CN114883477 A CN 114883477A CN 202210484597 A CN202210484597 A CN 202210484597A CN 114883477 A CN114883477 A CN 114883477A
Authority
CN
China
Prior art keywords
piezoelectric
blackened
film layer
composite film
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210484597.6A
Other languages
English (en)
Inventor
郑姗姗
刘金鹏
韩智勇
胡卉
胡文
李真宇
刘亚明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jinan Jingzheng Electronics Co Ltd
Original Assignee
Jinan Jingzheng Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jinan Jingzheng Electronics Co Ltd filed Critical Jinan Jingzheng Electronics Co Ltd
Priority to CN202210484597.6A priority Critical patent/CN114883477A/zh
Publication of CN114883477A publication Critical patent/CN114883477A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/04—Treatments to modify a piezoelectric or electrostrictive property, e.g. polarisation characteristics, vibration characteristics or mode tuning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/05—Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/50—Piezoelectric or electrostrictive devices having a stacked or multilayer structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

本申请公开一种压电复合薄膜黑化的方法及黑化压电复合薄膜，先对所述黑化的压电晶圆进行离子注入，将所述黑化的压电晶圆依次分为余质层、分离层和压电薄膜层；然后将离子注入后的黑化的压电晶圆与所述衬底基板键合，得到键合体；之后在氧气气氛下，对所述键合体进行一次退火处理，得到压电复合薄膜；最后在氢气气氛下，对所述压电复合薄膜进行二次退火处理，使所述压电薄膜层黑化，得到黑化压电复合薄膜。本申请中压电复合薄膜中压电薄膜层经过氢气二次退火处理后，氧空位浓度增加、电阻率减小，实现对压电薄膜层的黑化。

Description

一种压电复合薄膜黑化的方法及黑化压电复合薄膜
技术领域
本申请属于半导体制备技术领域，尤其涉及一种压电复合薄膜黑化的方法及黑化压电复合薄膜。
背景技术
铌酸锂和钽酸锂晶体由于其自身具有多种优良的光学性能，如压电、铁电、光电、光弹、热释电、光折变和非线性等光学性质，已被广泛应用于声表面波器件、薄膜体声波谐振器、光电传感器等各种核心电子元器件。
由于铌酸锂和钽酸锂晶体均为铁电晶体，因此，其具有较高的热释电系数和电阻率。这样，在利用铌酸锂和钽酸锂晶圆制备电子元器件时，铌酸锂和钽酸锂晶圆表面很容易积累大量的静电荷，这些静电荷的释放会损伤铌酸锂和钽酸锂晶圆，从而影响制备得到的电子元器件的使用性能和成品率。
为解决上述问题，在一种实现方式中，预先对铌酸锂和钽酸锂晶圆进行黑化处理，其中，黑化处理是指通过高温化学还原等方法处理铌酸锂和钽酸锂晶圆，以降低铌酸锂和钽酸锂晶圆的热释电效应和电阻率，经过黑化处理后的铌酸锂和钽酸锂晶圆会由无色透明状态变成茶色；进一步的，采用经过黑化处理后的铌酸锂和钽酸锂晶圆制备电子元器件，即可解决上述静电荷的释放会损伤铌酸锂或钽酸锂晶圆的问题。
但是，申请人发现，对于采用压电复合薄膜的电子元器件，虽然使用了预先黑化处理后的铌酸锂和钽酸锂晶圆，但在，将制备得到的压电复合薄膜应用于电子元器件中时，依然存在静电荷的释放损伤电子元器件的现象，也就是说，压电复合薄膜中的薄膜层黑化效果褪去变白。
此时，如果采用传统的黑化方法(如涂层、贴片等)对压电复合薄膜中的薄膜层重新黑化，会对薄膜层带来损伤层，并导致薄膜层上颗粒沾污难以去除，表面黑化不均匀等问题。因此，还需进一步对薄膜层化学抛光处理(一般要抛掉几微米到几十微米)，而对于薄膜层来说，无法容忍对其表面高去除量的化学抛光处理。
发明内容
为解决上述技术问题，本申请提供一种压电复合薄膜黑化的方法及黑化压电复合薄膜。
第一方面，本申请提供一种压电复合薄膜黑化的方法，包括：准备黑化的压电晶圆和衬底基板，其中，所述压电晶圆为铌酸锂晶圆或钽酸锂晶圆；对所述黑化的压电晶圆进行离子注入，将所述黑化的压电晶圆依次分为余质层、分离层和压电薄膜层；将离子注入后的黑化的压电晶圆与所述衬底基板键合，得到键合体；对所述键合体进行至少一次交替的白化处理与黑化处理，使所述压电薄膜层黑化，得到黑化压电复合薄膜，其中，所述黑化压电复合薄膜包括依次层叠的衬底基板和黑化的压电薄膜层；其中，所述白化处理包括：在氧气气氛下，对所述键合体进行一次退火处理，使所述压电薄膜层白化，得到压电复合薄膜，所述压电复合薄膜包括依次层叠的衬底基板和白化的压电薄膜层；所述黑化处理包括：在氢气气氛下，对所述压电复合薄膜进行二次退火处理，使所述白化的压电薄膜层黑化，得到黑化压电复合薄膜，其中，所述黑化压电复合薄膜包括依次层叠的衬底基板和黑化的压电薄膜层。
在一种可实现方式中，如果所述压电晶圆为未经黑化处理的铌酸锂晶圆或钽酸锂晶圆，则对所述键合体进行至少一次交替的白化处理与黑化处理，包括：对所述键合体进行第一次黑化处理；对所述第一次黑化处理后的键合体进行2-3次交替的白化处理与黑化处理，使所述压电薄膜层黑化。
在一种可实现方式中，如果所述压电晶圆为经过黑化处理的铌酸锂晶圆或钽酸锂晶圆，则对所述键合体进行至少一次交替的白化处理与黑化处理，包括：对所述键合体进行2-3次交替的白化处理与黑化处理，使所述压电薄膜层黑化。
在一种可实现方式中，所述二次退火处理的退火温度大于第一温度、且小于第二温度，其中，所述第一温度为所述压电薄膜层的晶格恢复温度，所述第二温度为所述压电薄膜层的居里温度。
在一种可实现方式中，所述一次退火处理的退火温度为100℃～400℃，所述一次退火处理的保温时间为0.5～100小时。
在一种可实现方式中，所述第一温度至少为450℃，所述二次退火处理的保温时间1～100小时。
在一种可实现方式中，将所述压电复合薄膜冷却至预设温度后，对所述压电复合薄膜进行二次退火处理，其中，所述预设温度为20～40℃。
在一种可实现方式中，将所述压电复合薄膜冷却至预设温度后，还包括：清洗所述压电复合薄膜。
在一种可实现方式中，所述一次退火处理的升温速度小于所述二次退火处理的升温速度。
在一种可实现方式中，所述一次退火处理的升温速度为0.5～1℃/分，所述二次退火处理的升温速度为5～10℃/分。
第二方面，本申请提供一种黑化压电复合薄膜，所述黑化压电复合薄膜采用第一方面任一所述的一种压电复合薄膜黑化的方法制备而成，所述黑化压电复合薄膜包括依次层叠的衬底基板和黑化的压电薄膜层。
第三方面，本申请提供一种电子元器件，所述电子元器件包括如第二方面所述的黑化压电复合薄膜。
综上，本申请提供的压电复合薄膜黑化的方法及黑化压电复合薄膜，先对所述黑化的压电晶圆进行离子注入，将所述黑化的压电晶圆依次分为余质层、分离层和压电薄膜层；然后将离子注入后的黑化的压电晶圆与所述衬底基板键合，得到键合体；之后在氧气气氛下，对所述键合体进行一次退火处理，得到压电复合薄膜；最后在氢气气氛下，对所述压电复合薄膜进行二次退火处理，使所述压电薄膜层黑化，得到黑化压电复合薄膜。本申请中氢气气氛与压电薄膜层接触后，氢气能够与压电薄膜层中氧发生还原反应，进而在原本存在氧的位置上形成氧空位，随着反应的进行，压电薄膜层中的氧会由氧浓度高的位置向氧浓度低的位置扩散，即压电薄膜层下方的氧逐渐向压电薄膜层上方扩散，这样扩散至压电薄膜层上方的氧逐渐被氢气还原，从而在压电薄膜层内形成更多的氧空位。因此，压电复合薄膜中压电薄膜层经过氢气二次退火处理后，氧空位浓度增加、电阻率减小，实现对压电薄膜层的黑化。且氢气黑化的更加均匀，不会出现局部黑化局部白化的现象。操作简单，不会引入其他的杂质，不会损坏薄膜层的表面。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的一种压电复合薄膜黑化的方法工艺流程图；
图2A为实验例一制备得到的黑化的压电薄膜层的示意图；
图2B为对比例五制备得到的黑化的压电薄膜层的示意图；
图3A为实验例十制备得到的黑化的压电薄膜层的示意图；
图3B为实验例十一制备得到的黑化的压电薄膜层的示意图；
图3C为实验例十二制备得到的黑化的压电薄膜层的示意图。
附图标记说明
100-黑化的压电晶圆，200-衬底基板，300-键合体，110-余质层，120-分离层，130-薄膜层，130A-黑化的压电薄膜层，130B-白化压电薄膜层。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
参见图1，图1为本申请实施例提供的一种压电复合薄膜黑化的方法的工艺流程图。该方法，包括以下步骤：
步骤S100、准备黑化的压电晶圆100和衬底基板200，其中，黑化的压电晶圆100为铌酸锂晶圆或钽酸锂晶圆。
本申请实施例中压电晶圆是指具有一定厚度、用于制备压电薄膜层的基础材料。黑化的压电晶圆100是指预先对压电晶圆黑化处理后的压电晶圆。
一种可实现方式中，本申请实施例中的黑化的压电晶圆100可以通过直接购买获得。
一种可实现方式中，本申请实施例中的黑化的压电晶圆100，可以通过以下实现方式制备而成：直接购买或制作压电晶圆，然后对压电晶圆进行黑化处理，制备得到黑化的压电晶圆。
需要说明的是，本申请对压电晶圆的黑化处理方法不进行限定，可采用任一种对晶圆黑化的方法。例如，可以采用深度黑化的压电晶圆与未经黑化的压电晶圆交替堆叠接触的方式，得到黑化的压电晶圆；再例如采用掩埋法，将未经黑化的压电晶圆直接掩埋与还原性粉末中，制备得到黑化的压电晶圆。
还需要说明的是，上述对压电晶圆的黑化处理中，在黑化的压电晶圆表面可能会形成一些损伤以及吸附一些颗粒，因此，为了去除黑化的压电晶圆表面的损伤以及颗粒，需要进一步对黑化的压电晶圆化学抛光处理，一般要抛掉几微米到几十微米的厚度。
本申请实施例中衬底基板200可以是单层衬底，也可以是复合衬底，即衬底基板200包括至少一层衬底层。其中，每层衬底层的材料可以相同或不同，本申请对此不进行限定。例如：衬底层材料可以为铌酸锂、钽酸锂、硅晶圆、碳化硅晶圆、氮化硅、石英、蓝宝石或石英玻璃等，本申请对此不进行限定。
之后，利用离子注入-键合法，制备得到键合体。
首先需要说明的是，离子注入-键合法是指对黑化的压电晶圆100进行离子注入，将黑化的压电晶圆100依次分为余质层110、分离层120和薄膜层130；之后，将离子注入后的黑化的压电晶圆100与衬底基板200键合，得到键合体300。
下面对利用离子注入-键合法，制备得到键合体300的过程进行详细说明。
步骤S200、向黑化的压电晶圆100进行离子注入，将黑化的压电晶圆100依次分为余质层110、分离层120和压电薄膜层130。
本申请实施例对离子注入的方式不做特别限定，可以使用现有技术中任意离子注入的方式，所注入的离子可以为通过热处理能够生成气体的离子，例如：注入离子可以为氢离子、氦离子、氮离子、氧离子或氩离子。注入离子时，注入剂量可以为2×1016ions/cm2～4×1016ions/cm2，注入能量可以为40KeV～400KeV。
本申请实施例中，可以通过调整离子注入深度来调整压电薄膜层130的厚度，具体地，离子注入的深度越大，所制备的压电薄膜层130的厚度越大；相反，离子注入的深度越小，所制备的压电薄膜层130的厚度越小。
步骤S300、将离子注入后的黑化的压电晶圆100与衬底基板200键合，得到键合体300。
需要说明的是，与衬底基板200键合的键合面为离子注入后的黑化的压电晶圆100中的压电薄膜层130表面。
键合后，黑化的压电晶圆100中的压电薄膜层130与衬底基板200接触，层叠于衬底基板200之上，这样键合体300由上至下依次层叠有余质层110、分离层120、压电薄膜层130和衬底基板200。
本申请对键合的方式不做特别限定，可以采用现有技术中任意一种键合的方式，例如，采用表面活化的方式键合，获得键合体。本申请对表面活化的方式也不进行限定，例如可以采用等离子体活化或化学溶液活化等方法。
步骤S400、在氧气气氛下，对键合体300进行一次退火处理，使压电薄膜层130白化，得到压电复合薄膜，压电复合薄膜包括依次层叠的衬底基板200和白化的压电薄膜层130B。
步骤S500、在氢气气氛下，对压电复合薄膜进行二次退火处理，使白化的压电薄膜层130B黑化，得到黑化压电复合薄膜，其中，黑化压电复合薄膜包括依次层叠的衬底基板200和黑化的压电薄膜层130A。
本申请实施例中，步骤S400为白化处理步骤，步骤S500为黑化处理步骤。
本申请实施例中在黑化处理之前，先对键合体300进行白化处理，这样，可以使键合体300中压电薄膜层130各处白化效果接近一致，从而在白化效果一致的压电薄膜层130的基础上，更有利于得到黑化效果更加均匀的黑化的压电薄膜层130A。
在对键合体300一次退火处理过程中，分离层120内形成气泡，例如，H离子形成氢气，He离子形成氦气等，随着一次退火处理进展，分离层120内的气泡连成一片，最后分离层120裂开，将余质层110与压电薄膜层130分离，从而使余质层110由键合体300上剥离下来，压电薄膜层130保留在衬底基板200上，得到压电复合薄膜，其中，压电复合薄膜由上至下依次层叠有压电薄膜层130和衬底基板200。
其中，一次退火处理的退火温度和退火时间，能够满足将键合体300中余质层110由键合体300上剥离下来为准。一种可实现方式中，一次退火处理的退火温度为100℃～400℃，一次退火处理的保温时间0.5～100小时。
另外，由于上述一次退火处理是在氧气气氛下进行的，因此原本黑化的压电晶圆，经过一次退火处理后，保留在衬底基板200上的压电薄膜层130黑化效果褪去变白。也就是说，经过一次退火处理后，得到的压电复合薄膜中的压电薄膜层130白化。
需要说明的是，压电薄膜层130白化后，会导致压电薄膜层130的热释电效应和电阻率升高，因此，如果一次退火处理后得到的压电复合薄膜，直接应用在下游的电子元器件中，会严重影响下游电子元器件的使用性能。
但是，如果采用与黑化压电晶圆相同的方式将白化的压电薄膜层130B重新黑化，由于此时的压电薄膜层130的厚度很小，一般为几百纳米，因此不能允许化学抛光掉几微米到几十微米的厚度的操作。也就是说，现有的对压电晶圆黑化处理的方法并不适用于对压电复合薄膜的黑化处理。
一种可实现方式中，将压电复合薄膜中的压电薄膜层130重新黑化，可以采用以下实现方式(掩埋法)：在压电薄膜层130上铺设还原纸，然后，将铺设有还原纸的压电复合薄膜掩埋于黑化粉末中，其中，所述黑化粉末包括还原性粉末与碳酸锂粉末；在还原炉内，对掩埋于黑化粉末中的压电复合薄膜黑化还原热处理；最后，去除还原纸，得到黑化压电复合薄膜。这种实现方式，虽然能够使压电薄膜层130重新黑化，并且能够得到表面洁净的压电薄膜层130，不需要黑化的压电薄膜层130进行几微米到几十微米的厚度的化学抛光操作，但是，这种实现方式，对压电薄膜层130的黑化处理并不均匀，具体表现为：采用这种掩埋法，制备得到的黑化的压电薄膜层130的外表面颜色不均匀，即各处的黑化程度不一致，也就是说，各处的电阻率不一致。
因此，本申请实施例中在氢气气氛下，对压电复合薄膜进行二次退火处理，使白化的压电薄膜层130B黑化，得到黑化压电复合薄膜，其中，黑化压电复合薄膜包括依次层叠的衬底基板200和黑化的压电薄膜层130A。
首先需要说明的是，离子注入以及对余质层110的剥离，会导致制备得到的压电薄膜层130中晶格受到一定损伤。本申请在二次退火处理时，还可以将压电薄膜层130中晶格恢复，其中，晶格恢复温度是指能够使压电薄膜层130晶格恢复的温度，例如，本申请实施例中压电薄膜层130的晶格恢复温度至少为450℃。
其次需要说明的是，如果二次退火处理的退火温度高于压电薄膜层130的居里温度，则压电薄膜层130会出现退极化现象，进而导致压电薄膜层130无压电性。其中，铌酸锂的居里温度为1140℃，钽酸锂的居里温度为650℃。
基于此，本申请中二次退火处理的退火温度大于第一温度、且小于第二温度，其中，第一温度为压电薄膜层130的晶格恢复温度，第二温度为压电薄膜层130的居里温度。例如，当压电薄膜层130的材料为铌酸锂时，二次退火处理的退火温度为450℃～1140℃；又例如，当压电薄膜层130的材料为钽酸锂时，二次退火处理的退火温度为450℃～650℃。
本申请中二次退火处理的退火温度不仅能够使压电薄膜层130的晶格恢复、保持压电薄膜层130的压电性能，还能够将白化压电薄膜层重新黑化，并且能够得到黑化非常均匀的压电薄膜层。
需要说明的是，本申请在进行二次退火处理之前，需要将一次退火得到的压电复合薄膜冷却至预设温度后，并对压电复合薄膜进行清洗后，再进行二次退火处理。其中，对压电复合薄膜冷却的方式可以采用自燃冷却的方式。本申请对预设温度不进行限定，例如，预设温度可以是常温，如20～40℃。
还需要说明的是，如果一次退火处理与二次退火处理采用同一个退火炉，则在二次退火处理时要将退火中的氧气气氛完全赶出，需保证二次退火处理的退火气氛100％为氢气。其中，二次退火处理的保温时间可以是1～100小时。
还需要说明的是，本申请中一次退火处理与二次退火处理采用不同的升温速度，其中，二次退火处理的升温速度大于一次退火处理的升温速度。其中，一次退火处理采用较慢的升温速度，这样可以防止由于异质衬底导致压电薄膜层破裂；二次退火处理采用较快的升温速度，这样可以快速进入黑化反应所需要的温度。例如，本申请中一次退火处理的升温速度可以为0.5～1℃/分，二次退火处理的升温速度可以为5～10℃/分。
申请人还发现：对键合体300重复多次白化处理和黑化处理后，可以得到色泽均匀性更好、电阻率偏异更低的黑化的压电薄膜层。但是，并不是重复白化处理和黑化处理的次数越多越好，重复次数过多电阻率会更低，颜色更黑；如果电阻率过低，会导致制备得到的黑化的压电薄膜层无法应用到目标场景中。例如，在SAW器件的应用场景中，要求应用在SAW器件中的黑化的压电薄膜层130A的电阻率为1011Ω.cm量级，如果制备得到的黑化的压电薄膜层130A电阻率在1010Ω.cm量级范围内就不能使用，因为颜色过黑(电阻率很小)的钽酸锂/铌酸锂晶片会对SAW器件的插入损耗造成影响，同时还容易导致晶片的加工性差，很容易破裂。
具体的，可以根据目标要得到的黑化的压电薄膜层130A的电阻率以及电阻率测试手段相结合，确定对键合体300进行交替的白化处理与黑化处理的次数。举例说明，目标要得到的黑化的压电薄膜层130A的电阻率量级为1011Ω.cm，那么可以在每次黑化处理后测试黑化的压电薄膜层130A的电阻率，当测试得到的电阻率量值达到1011Ω.cm量级，则停止对键合体300的白化处理和黑化处理。
在一具体例子中，本申请中可以通过对键合体重复2-3次上述白化处理和黑化处理的步骤，使制备得到的黑化的压电薄膜层130A电阻率满足1011Ω.cm量级，并且制备得到的黑化的压电薄膜层130A色泽均匀。
需要说明的是，上述实施例中仅以压电晶圆为经过黑化处理的铌酸锂晶圆或钽酸锂晶圆为例进行示例性说明，并不表示对压电晶圆的限定。例如，本申请中压电晶圆也可以采用未经黑化处理的铌酸锂晶圆或钽酸锂晶圆，如果本申请中压电晶圆也可以采用未经黑化处理的铌酸锂晶圆或钽酸锂晶圆，则可以在对键合体300进行第一次白化处理之前，先对键合体进行一次黑化处理。
以下通过试验数据对本申请实施例提供的压电复合薄膜黑化的效果进行说明。
第一组实验：
实验例一
采用本申请实施例提供的压电复合薄膜黑化的方法制备黑化压电复合薄膜，其中，黑化的压电晶圆为黑化的铌酸锂晶圆，一次退火处理(即白化处理)的退火温度为100℃，一次退火处理的保温时间为100小时；二次退火处理(即黑化处理)的退火温度为450℃，二次退火处理的保温时间为100小时，其中，二次退火处理通入氢气的通气量为1L/min。
实验例二
实验例二与实验例一基本相同，不同之处在于，实验例二中黑化的压电晶圆为黑化的钽酸锂晶圆。
实验例三
实验例三与实验例一基本相同，不同之处在于，实验例三中，一次退火处理的退火温度为200℃，一次退火处理的保温时间为50小时；二次退火处理的退火温度为530℃，二次退火处理的保温时间为50小时，其中，二次退火处理通入氢气的通气量为2L/min。
实验例四
实验例四与实验例三基本相同，不同之处在于，实验例四中黑化的压电晶圆为黑化的钽酸锂晶圆。
实验例五
实验例五与实验例一基本相同，不同之处在于，实验例五中，一次退火处理的退火温度为300℃，一次退火处理的保温时间为0.5小时；二次退火处理的退火温度为650℃，二次退火处理的保温时间为1小时，其中，二次退火处理通入氢气的通气量为5L/min。
实验例六
实验例六与实验例五基本相同，不同之处在于，实验例六中黑化的压电晶圆为黑化的钽酸锂晶圆。
对比例一
对比例一制备压电复合薄膜的方法，包括以下步骤：先准备黑化的压电晶圆和衬底基板，其中，所述压电晶圆为铌酸锂晶圆；然后，对所述黑化的压电晶圆进行离子注入，将所述黑化的压电晶圆依次分为余质层、分离层和压电薄膜层；将离子注入后的黑化的压电晶圆与所述衬底基板键合，得到键合体；在非氢气气氛下，对所述键合体进行一次退火处理，得到压电复合薄膜，所述压电复合薄膜包括依次层叠的衬底基板和压电薄膜层。其中，一次退火处理的退火温度为300℃，保温时间为0.5小时，对比例一未进行二次退火处理。
对比例二
对比例二与对比例一基本相同，不同之处在于，对比例二中，黑化的压电晶圆为黑化的钽酸锂；一次退火处理的退火温度为200℃，保温时间为50小时。
对上述实验例一至实验例五以及对比例一和对比例二制备得到的产品中的压电薄膜层进行电阻率测试、以及外观颜色观察，其实验结果请参见如下表1。
表1实验例一至实验例五以及对比例一和对比例二的实验结果
Figure BDA0003628732820000071
Figure BDA0003628732820000081
由表1可知，实验例一、实验例三和试验例五制备得到的黑化压电复合薄膜中压电薄膜层的外观颜色为黑灰色，实验例二、实验例四和试验例六制备得到的黑化压电复合薄膜中压电薄膜层的外观颜色为黑黄色；而对比例一中制备得到的压电薄膜层的外观颜色为白色，对比例二中制备得到的压电薄膜层的外观颜色为黄色。由此可知，采用本申请实施例提供的压电复合薄膜黑化的方法制备得到的黑化压电复合薄膜中压电薄膜层为黑化的压电薄膜层，而对比例一和对比例二中由于未进行二次退火处理，得到的压电薄膜层为白化的压电薄膜层。
继续参见表1中的压电薄膜层的电阻率，实验例一至实验例五的电阻率在1.2e11至2.6e11之间，而对比例一的电阻率值为2.2e14，对比例二的电阻率值为2.4e14。由此可知，实验例组的电阻率远高于对比例组的电阻率。
需要说明的是，上述表1中的电阻率是指压电薄膜层上各区域的平均电阻率值。
第二组实验：
第二组实验通过调整一次退火处理和二次退火处理的退火速度，测试制备得到的黑化压电复合薄膜中压电薄膜的破碎率。
实验例七
实验例七与上述第一组实验中的实验例一基本相同，其中，实验例七中一次退火处理的升温速度为0.5℃/分，二次退火处理的升温速度为5℃/分。
实验例八
实验例八与上述实验例七基本相同，不同之处在于，实验例八中一次退火处理的升温速度为1℃/分，二次退火处理的升温速度为7℃/分。
实验例九
实验例九与上述实验例七基本相同，不同之处在于，实验例九中一次退火处理的升温速度为0.8℃/分，二次退火处理的升温速度为10℃/分。
对比例三
对比例三与上述实验例七基本相同，不同之处在于，对比例三中一次退火处理的升温速度为2℃/分，二次退火处理的升温速度为10℃/分。
对比例四
对比例四与上述实验例七基本相同，不同之处在于，对比例四中一次退火处理的升温速度为5℃/分，二次退火处理的升温速度为1℃/分。
本申请中分别采用实验例七至对比例四提供的方法，制备100个压电复合薄膜，然后计算每组实验制备得到的100个压电复合薄膜中压电薄膜层的破碎率。其中，破碎率实验结果请参如下表2。
表2破碎率实验结果
Figure BDA0003628732820000082
由表2可知，一次退火处理的升温速度为0.5～1℃/分，二次退火处理的升温速度为5～10℃/分时，制备得到的压电薄膜层的破碎率为0；而当一次退火处理的升温速度大于1℃/分时，制备得到的压电薄膜层的破碎率为100％。
第三组实验
第三组实验对比不同的黑化方法对压电薄膜层的黑化效果，其中，实验例采用上述实验例一制备得到的黑化压电复合薄膜，对比例五采用掩埋法制备得到的黑化压电复合薄膜。
其中，对比例五采用掩埋法制备得到的黑化压电复合薄膜，包括以下步骤：对黑化的压电晶圆进行离子注入，其中，黑化的压电晶圆为黑化的铌酸锂晶圆，将黑化的压电晶圆依次分为余质层、分离层和压电薄膜层；将离子注入后的黑化的压电晶圆与所述衬底基板键合，得到键合体；在非氢气气氛下，对所述键合体进行一次退火处理，得到压电复合薄膜，在压电复合薄膜的压电薄膜层上铺设还原纸，然后，将铺设有还原纸的压电复合薄膜掩埋于黑化粉末中，其中，所述黑化粉末包括还原性粉末与碳酸锂粉末；在还原炉内，对掩埋于黑化粉末中的压电复合薄膜黑化还原热处理；最后，去除还原纸，得到黑化压电复合薄膜。
参见图2A和图2B，图2A为实验例一制备得到的黑化压电复合薄膜中黑化的压电薄膜层的示意图，图2B为对比例五制备得到的黑化压电复合薄膜中黑化的压电薄膜层的示意图。
对比图2A和图2B可知，图2A示出的黑化的压电薄膜层表面颜色均匀一致，而图2B示出的黑化的压电薄膜层表面颜色不均匀，明显分布成多个区域。
进一步的，本申请分别对图2A和图2B中黑化的压电薄膜层上各处进行电阻率测试，得到图2A中黑化的压电薄膜层的平均电阻率为1.8e11(Ω·m),图2B中黑化的压电薄膜层的平均电阻率为6.5e11(Ω·m)。
由此可知，实验例一和对比例五制备得到的黑化的压电薄膜层的电阻率虽然都满足使用要求，但是，实验例一制备得到黑化压电复合薄膜中黑化的压电薄膜层的黑化更加均匀，这有利于后期切割使用的需要。例如，如果后期需要将黑化压电复合薄膜刻蚀成具有一定图案的目标结构，则实验例一制备得到的黑化压电复合薄膜能够保证目标结构上各处性能的一致性，这一点对应用该目标结构的电子元器件时至关重要的。
结合图2A、图2B以及表3可知，相比于掩埋法，本申请实施例提供的使压电薄膜层黑化的方法，能够得到电阻率均匀的黑化的压电薄膜层。
申请人进一步研究发现，本申请在氢气气氛下二次退火处理，氢气气氛为还原性气氛，氢气气氛与压电薄膜层接触后，氢气能够与压电薄膜层中氧发生还原反应，进而在原本存在氧的位置上形成氧空位，随着反应的进行，压电薄膜层中的氧会由氧浓度高的位置向氧浓度低的位置扩散，即压电薄膜层下方的氧逐渐向压电薄膜层上方扩散，这样扩散至压电薄膜层上方的氧逐渐被氢气还原，从而在压电薄膜层内形成更多的氧空位。因此，压电复合薄膜中压电薄膜层经过氢气二次退火处理后，氧空位浓度增加、电阻率减小，实现对压电薄膜层的黑化。且氢气黑化的更加均匀，不会出现局部黑化局部白化的现象。操作简单，不会引入其他的杂质，不会损坏薄膜层的表面。
另外，申请人发现由于在氢气气氛下二次退火处理的是纳米级厚度的压电薄膜层，因此，本申请中对压电薄膜层黑化处理，仅需要引入氢气气氛就能将压电薄膜层黑化，而不需要引入其他物质。也就是说，相比于现有技术中，在对压电晶圆黑化处理时，需要将深度黑化的压电晶圆与未经黑化的压电晶圆交替堆叠接触，才能使压电晶圆黑化。本申请提供的对压电复合薄膜的黑化处理方式中，仅需将压电复合薄膜放置在氢气气氛下，进行二次退火处理即可将压电薄膜层黑化。
第四组实验
第四组实验对比不同白化处理和黑化处理的次数，对制备得到的黑化压电复合薄膜的影响。
实验例十
采用本申请实施例提供的压电复合薄膜黑化的方法制备黑化压电复合薄膜，其中，压电晶圆为经过黑化的钽酸锂晶圆，白化处理中一次退火处理的退火温度为200℃，一次退火处理的保温时间为5小时；黑化处理中二次退火处理的退火温度为530℃，二次退火处理的保温时间为3小时，其中，二次退火处理通入氢气的通气量为1L/min。
其中，实验例十中进行一次白化处理和黑化处理。
实验例十一
实验例十一与实验例十基本相同，不同之处在于，实验例十一中重复进行2次白化处理和黑化处理。
实验例十二
实验例十二与实验例十基本相同，不同之处在于，实验例十二中重复进行3次白化处理和黑化处理。
对上述实验例十至实验例十二制备得到的产品中的压电薄膜层进行电阻率测试、以及外观颜色观察，其实验结果请参见如下表3。
表3实验例十至实验例十二的实验结果
Figure BDA0003628732820000101
参见图3A、图3B和图3C，图3A为实验例十制备得到的黑化压电复合薄膜中黑化的压电薄膜层的示意图，图3B为实验例十一制备得到的黑化压电复合薄膜中黑化的压电薄膜层的示意图，图3C为实验例十二制备得到的黑化压电复合薄膜中黑化的压电薄膜层的示意图。
对比图3A、图3B和图3C可知，图3A、图3B和图3C示出的黑化的压电薄膜层表面颜色都均匀一致，但是，图3A中依然在黑化的压电薄膜层表面分散有10个未黑化的白点，图3B。中依然在黑化的压电薄膜层表面分散有2个未黑化的白点；而重复三次白化处理和黑化处理后制备得到的黑化的压电薄膜层表面黑化均匀、且没有未黑化的白点。
进一步的，本申请分别对图3A、图3B和图3C中黑化的压电薄膜层上各处进行电阻率测试，得到图3A中黑化的压电薄膜层的平均电阻率为2.6e11(Ω·m)，图3B中黑化的压电薄膜层的平均电阻率为1.8e11(Ω·m)，图3C中黑化的压电薄膜层的平均电阻率为1.4e11(Ω·m)。
综上，通过上述实验例十至实验例十二可知，经过多次重复的白化处理和黑化处理，能够制备得到色泽更加均匀的黑化的压电薄膜层，从而使黑化的压电薄膜层中各处的电阻率一致，进而保证使用该黑化压电复合薄膜的下游产品的各项性能指标。
本申请还提供一种黑化压电复合薄膜，所述黑化压电复合薄膜采用本申请实施例提供的抑制压电复合薄膜白化的方法制备得到。
在一种可实现方式中，本申请提供一种黑化压电复合薄膜，包括依次层叠的黑化的压电薄膜层和衬底基板，其中，衬底基板可以是单层衬底或复合衬底。
在又一种可实现方式中，本申请提供一种黑化压电复合薄膜，在黑化的压电薄膜层和衬底基板之间还可以包括一层或多层隔离层。
其中，隔离层可以是单层也可以是多层，本申请对此不进行限定。例如，在衬底基板200上制备交替堆叠的氧化硅层和氮化硅层。
本申请对制备隔离层的方法不进行限定，例如，衬底基板200为单层硅衬底，可以通过热氧化方法在单层硅衬底上制备氧化硅，生成的氧化硅层作为隔离层。又例如，也可以采用沉积法，在衬底基板200上制备隔离层。
本申请还提供一种电子元器件，该电子元件采用本申请实施例提供的黑化压电复合薄膜。本申请实施例提供的黑化压电复合薄膜中的压电薄膜层，能够有效降低压电复合薄膜的热释电效应，并且压电薄膜层中各处电阻率一致，因此，在使用时不会影响电子元器件的使用性能。
以下通过具体实例，对本申请提供的制备方法进行说明。
实例一
一种压电复合薄膜黑化的方法，包括以下步骤：
1、提供一片6英寸硅晶圆和黑化铌酸锂晶圆，将硅晶圆或者铌酸锂分别固定在抛光设备的多孔陶瓷吸盘上，进行化学机械抛光处理获得光滑表面，然后对两种晶圆进行半导体RCA清洗，获得洁净表面；
2、对步骤1处理后的铌酸锂晶圆采用离子注入法注入He+，使铌酸锂晶圆从注入面开始依次分割成余质层、分离层和压电薄膜层，注入的He+分布在分离层，得到单晶晶圆注入片；
注入He+时，注入剂量参数为：注入剂量为2×1016ions/cm2，注入能量为40keV，注入深度220nm。
3、在清洗后的硅晶圆上用LPCVD法制作二氧化硅层，然后进行化学机械抛光至厚度为100nm，获得光滑表面，RCA清洗得到洁净表面；
4、将单晶晶圆注入片的压电薄膜层与二氧化硅层接触，采用直接键合法键合，得到键合体；
5、将键合体放入退火炉中，在氧气气氛下，先180℃下保温2小时进行一次退火，键合体在分离层断开分离，得到压电复合薄膜；
6、在氢气气氛下，将压电复合薄膜在450℃下保温100小时进行二次退火，得到黑化压电复合薄膜；
7、将黑化压电复合薄膜固定在抛光设备的多孔陶瓷吸盘上，对压电薄膜层进行化学机械抛光处理，然后进行RCA清洗，获得洁净表面。
其中，实例一中制备得到的黑化压电复合薄膜中，压电薄膜层的平均电阻率为1.8e11(Ω·m)。
实例二
一种压电复合薄膜黑化的方法，包括以下步骤：
1、提供一片4英寸硅晶圆和黑化的铌酸锂晶圆，将硅晶圆或者铌酸锂分别固定在抛光设备的多孔陶瓷吸盘上，进行化学机械抛光处理获得光滑表面，然后对两种晶圆进行半导体RCA清洗，获得洁净表面；
2、对步骤1处理后的铌酸锂晶圆采用离子注入法注入H+，使铌酸锂晶圆从注入面开始依次分割成余质层、分离层和压电薄膜层，注入的H+离子分布在分离层，得到单晶晶圆注入片；
采用离子注入法注入H+时，注入剂量参数为：注入剂量为5×1013ions/cm2，注入能量为15keV，注入深度130nm。
3、在清洗后的硅晶圆上用注入法注入氩离子制作单晶硅的损伤层，厚度为100nm，作为介质层；
4、在介质层上用LPCVD法制作二氧化硅层，然后进行化学机械抛光至厚度为100nm，获得光滑表面，RCA清洗得到洁净表面；
5、将单晶晶圆注入片与二氧化硅层接触，采用直接键合法键合，得到键合体；
6、将键合体放入退火炉中，在氧气气氛下，在100℃下保温100小时进行一次退火，键合体在分离层断开分离，得到压电复合薄膜；
7、在氢气气氛下，将压电复合薄膜在450℃下退火3小时进行二次退火，得到黑化压电复合薄膜；
8、将黑化压电复合薄膜固定在抛光设备的多孔陶瓷吸盘上，对压电薄膜层进行化学机械抛光处理，然后进行RCA清洗，获得洁净表面。
其中，实例二中制备得到的黑化压电复合薄膜中，压电薄膜层的平均电阻率为2.0e11(Ω·m)。
实例三：
一种压电复合薄膜黑化的方法，包括以下步骤：
1、提供一片6英寸碳化硅晶圆和黑化的钽酸锂晶圆，将碳化硅晶圆或者钽酸锂晶圆分别固定在抛光设备的多孔陶瓷吸盘上，进行化学机械抛光处理获得光滑表面，然后对两种晶圆进行半导体RCA清洗，获得洁净表面；
2、对步骤1处理后的钽酸锂晶圆采用离子注入法注入氮离子，使钽酸锂晶圆从注入面开始依次分割成余质层、分离层和压电薄膜层，注入的氮离子分布在分离层，得到单晶晶圆注入片；
注入氮离子时，注入剂量参数为：注入剂量为2×1016ions/cm2，注入能量为400keV，注入深度492nm。
3、在清洗后的碳化硅晶圆上用PVD法制作厚度为10μm的非晶硅，作为介质层；
4、在介质层上用LPCVD法制作二氧化硅层，然后进行化学机械抛光获得光滑表面，厚度为10μm，RCA清洗得到洁净表面；
5、将单晶晶圆注入片与二氧化硅层接触，采用直接键合法键合，得到键合体；
6、将键合体放入退火炉中，在氧气气氛下，在300℃下保温1小时进行一次退火，键合体在分离层断开分离，得到压电复合薄膜；
7、在氢气气氛下，将压电复合薄膜在500℃下退火4小时进行二次退火，得到黑化压电复合薄膜；
8、将黑化压电复合薄膜固定在抛光设备的多孔陶瓷吸盘上，对压电薄膜层进行化学机械抛光处理，然后进行RCA清洗，获得洁净表面。
其中，实例三中制备得到的黑化压电复合薄膜中，压电薄膜层的平均电阻率为2.4e11(Ω·m)。
实施例四
一种黑化复合薄膜的制备方法，包括以下步骤：
1、提供一片4英寸硅晶圆和一片400μm黑化的钽酸锂晶圆，将硅晶圆或者钽酸锂晶圆分别固定在抛光设备的多孔陶瓷吸盘上，进行化学机械抛光处理获得光滑表面，然后对两种晶圆进行半导体RCA清洗，获得洁净表面；
2、对步骤1处理后的铌酸锂晶圆采用离子注入法注入氩离子，使铌酸锂晶圆从注入面开始依次分割成余质层、分离层和压电薄膜层，注入的氩离子分布在分离层，得到单晶晶圆注入片；
注入法注入氩离子时，注入剂量参数为：注入剂量为4×1016ions/cm2，注入能量为400keV，注入深度285nm；
3、在清洗后的硅晶圆上用PVD法制作非晶硅，厚度为500nm，即为介质层；
4、在介质层上用PECVD法制作二氧化硅层，厚度为5μm，然后进行化学机械抛光获得光滑表面，RCA清洗得到洁净表面；
5、将单晶晶圆注入片与二氧化硅层接触，采用直接键合法键合，得到键合体；
6、将键合体放入退火炉中，在氧气气氛下，在220℃下保温3小时进行一次退火，键合体在分离层断开分离，得到压电复合薄膜；
7、在氢气气氛下，将复合薄膜在550℃下保温5小时进行二次退火，得到黑化压电复合薄膜；
8、将黑化压电复合薄膜固定在抛光设备的多孔陶瓷吸盘上，对压电薄膜层进行化学机械抛光处理，然后进行RCA清洗，获得洁净表面。
其中，实例四中制备得到的黑化压电复合薄膜中，压电薄膜层的平均电阻率为2.3e11(Ω·m)。
实施例五
一种压电复合薄膜黑化的方法，包括以下步骤：
1、提供一片3英寸碳化硅晶圆和黑化的铌酸锂晶圆，将碳化硅晶圆或者铌酸锂晶圆分别固定在抛光设备的多孔陶瓷吸盘上，进行化学机械抛光处理获得光滑表面，然后对两种晶圆进行半导体RCA清洗，获得洁净表面；
2、对步骤1处理后的铌酸锂晶圆采用离子注入法注入He+，使铌酸锂晶圆从注入面开始依次分割成余质层、分离层和压电薄膜层，注入的He+离子分布在分离层，得到单晶晶圆注入片；
注入法注入He+时，注入剂量参数为：注入剂量为3×1016ions/cm2，注入能量为225keV，注入深度780nm
3、在清洗后的碳化硅晶圆上用离子注入法注入氩离子，制作单晶硅的损伤层，即为介质层，厚度为5μm；
4、在介质层上用PECVD法制作二氧化硅层，然后进行化学机械抛光获得光滑表面，厚度为500nm，RCA清洗得到洁净表面；
5、将单晶晶圆注入片与二氧化硅层接触，采用直接键合法键合，得到键合体；
6、将键合体放入退火炉中，在氧气气氛下，在240℃下保温2小时进行一次退火，键合体在分离层断开分离，得到压电复合薄膜；
7、在氢气气氛下，将压电复合薄膜在520℃下退火5小时，得到黑化压电复合薄膜；
8、将黑化压电复合薄膜固定在抛光设备的多孔陶瓷吸盘上，对压电薄膜层进行化学机械抛光处理，然后进行RCA清洗，获得洁净表面。
其中，实例五中制备得到的黑化压电复合薄膜中，压电薄膜层的平均电阻率为1.4e11(Ω·m)。
本说明书中各个实施例之间相同相似的部分互相参见即可，尤其是黑化压电复合薄膜对应的实施例部分可以参见抑制压电复合薄膜白化的方法部分。
以上结合具体实施方式和范例性实例对本申请进行了详细说明，不过这些说明并不能理解为对本申请的限制。本领域技术人员理解，在不偏离本申请精神和范围的情况下，可以对本申请技术方案及其实施方式进行多种等价替换、修饰或改进，这些均落入本申请的范围内。本申请的保护范围以所附权利要求为准。

Claims (10)

1.一种压电复合薄膜黑化的方法，其特征在于，包括：
准备压电晶圆和衬底基板，其中，所述压电晶圆为铌酸锂晶圆或钽酸锂晶圆；
对所述压电晶圆进行离子注入，将所述压电晶圆依次分为余质层、分离层和压电薄膜层；
将离子注入后的压电晶圆与所述衬底基板键合，得到键合体；
对所述键合体进行至少一次交替的白化处理与黑化处理，使所述压电薄膜层黑化，得到黑化压电复合薄膜，其中，所述黑化压电复合薄膜包括依次层叠的衬底基板和黑化的压电薄膜层；
其中，所述白化处理包括：在氧气气氛下，对所述键合体进行一次退火处理，使所述压电薄膜层白化，得到压电复合薄膜，所述压电复合薄膜包括依次层叠的衬底基板和白化的压电薄膜层；
所述黑化处理包括：在氢气气氛下，对所述压电复合薄膜进行二次退火处理，使所述白化的压电薄膜层黑化，得到黑化压电复合薄膜，其中，所述黑化压电复合薄膜包括依次层叠的衬底基板和黑化的压电薄膜层。
2.根据权利要求1所述的方法，其特征在于，如果所述压电晶圆为未经黑化处理的铌酸锂晶圆或钽酸锂晶圆，则对所述键合体进行至少一次交替的白化处理与黑化处理，包括：
对所述键合体进行第一次黑化处理；
对所述第一次黑化处理后的键合体进行2-3次交替的白化处理与黑化处理，使所述压电薄膜层黑化。
3.根据权利要求1所述的方法，其特征在于，如果所述压电晶圆为经过黑化处理的铌酸锂晶圆或钽酸锂晶圆，则对所述键合体进行至少一次交替的白化处理与黑化处理，包括：
对所述键合体进行2-3次交替的白化处理与黑化处理，使所述压电薄膜层黑化。
4.根据权利要求1所述的方法，其特征在于，所述二次退火处理的退火温度大于第一温度、且小于第二温度，其中，所述第一温度为所述压电薄膜层的晶格恢复温度，所述第二温度为所述压电薄膜层的居里温度。
5.根据权利要求4所述的方法，其特征在于，所述一次退火处理的退火温度为100℃～400℃，所述一次退火处理的保温时间为0.5～100小时。
6.根据权利要求4所述的方法，其特征在于，所述第一温度至少为450℃，所述二次退火处理的保温时间1～100小时。
7.根据权利要求1所述的方法，其特征在于，将所述压电复合薄膜冷却至预设温度后，对所述压电复合薄膜进行二次退火处理，其中，所述预设温度为20～40℃；
清洗所述压电复合薄膜。
8.根据权利要求1所述的方法，其特征在于，所述一次退火处理的升温速度小于所述二次退火处理的升温速度。
9.一种黑化压电复合薄膜，其特征在于，所述黑化压电复合薄膜采用如权利要求1-8任一所述的一种压电复合薄膜黑化的方法制备而成，所述黑化压电复合薄膜包括依次层叠的衬底基板和黑化的压电薄膜层。
10.一种电子元器件，其特征在于，所述电子元器件包括如权利要求9所述的黑化压电复合薄膜。
CN202210484597.6A 2022-05-06 2022-05-06 一种压电复合薄膜黑化的方法及黑化压电复合薄膜 Pending CN114883477A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210484597.6A CN114883477A (zh) 2022-05-06 2022-05-06 一种压电复合薄膜黑化的方法及黑化压电复合薄膜

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210484597.6A CN114883477A (zh) 2022-05-06 2022-05-06 一种压电复合薄膜黑化的方法及黑化压电复合薄膜

Publications (1)

Publication Number Publication Date
CN114883477A true CN114883477A (zh) 2022-08-09

Family

ID=82673406

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210484597.6A Pending CN114883477A (zh) 2022-05-06 2022-05-06 一种压电复合薄膜黑化的方法及黑化压电复合薄膜

Country Status (1)

Country Link
CN (1) CN114883477A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116589279A (zh) * 2023-04-26 2023-08-15 北方民族大学 一种高致密铌酸锂高温压电陶瓷及其制备方法、应用

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116589279A (zh) * 2023-04-26 2023-08-15 北方民族大学 一种高致密铌酸锂高温压电陶瓷及其制备方法、应用
CN116589279B (zh) * 2023-04-26 2024-06-04 北方民族大学 一种高致密铌酸锂高温压电陶瓷及其制备方法、应用

Similar Documents

Publication Publication Date Title
JP6070954B2 (ja) 補剛層を有するガラス上半導体基板及びその作製プロセス
EP1025580B1 (en) Improved process for production of thin layers of semiconductor material
CN110534474B (zh) 衬底上薄膜的制备方法
KR101541940B1 (ko) Ｓｏｉ 기판의 제조 방법
EP2770525B1 (en) Method for producing transparent soi wafers
EP3573088A1 (en) Composite substrate and method for manufacturing composite substrate
TWI692001B (zh) 貼合式soi晶圓的製造方法
CN101188190B (zh) Soq基板以及soq基板的制造方法
JP2002184960A (ja) Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
CN114883477A (zh) 一种压电复合薄膜黑化的方法及黑化压电复合薄膜
CN116669523A (zh) 一种热释电复合薄膜的制备方法
CN116613058A (zh) 一种复合基底、复合薄膜及其制备方法
CN114122250A (zh) 一种黑化单晶压电复合薄膜及其制备方法
CN115915899A (zh) 一种优化注入颗粒的复合薄膜及其制备方法
CN114214732B (zh) 一种改善复合薄膜表面极化反转现象的方法及复合薄膜
CN114388688A (zh) 基于等离子体刻蚀的黑化单晶压电复合薄膜及其制备方法
CN114068803A (zh) 一种基于离子注入的黑化单晶压电复合薄膜及其制备方法
JP2010153488A (ja) Ｓｏｉウエハの製造方法およびｓｏｉウエハ
US20090321872A1 (en) Low cost substrates and method of forming such substrates
CN115207206B (zh) 一种近化学计量比复合薄膜及其制备方法
CN112951709B (zh) 一种半导体衬底、电子元器件以及半导体衬底的制备方法
CN112259677B (zh) 一种具有图案的薄膜键合体、制备方法及电子器件
CN112259676B (zh) 一种具有图案的薄膜键合体、制备方法及电子器件
CN116721912A (zh) 一种含电荷阻隔层的复合基底、复合薄膜及其制备方法
CN112259675B (zh) 一种具有图案的薄膜键合体、制备方法及电子器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination