CN116721912A - 一种含电荷阻隔层的复合基底、复合薄膜及其制备方法 - Google Patents

一种含电荷阻隔层的复合基底、复合薄膜及其制备方法 Download PDF

Info

Publication number
CN116721912A
CN116721912A CN202310625482.9A CN202310625482A CN116721912A CN 116721912 A CN116721912 A CN 116721912A CN 202310625482 A CN202310625482 A CN 202310625482A CN 116721912 A CN116721912 A CN 116721912A
Authority
CN
China
Prior art keywords
layer
substrate
composite
film
ion implantation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310625482.9A
Other languages
English (en)
Inventor
陈明珠
连坤
王金翠
张涛
董玉爽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jinan Jingzheng Electronics Co Ltd
Original Assignee
Jinan Jingzheng Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jinan Jingzheng Electronics Co Ltd filed Critical Jinan Jingzheng Electronics Co Ltd
Priority to CN202310625482.9A priority Critical patent/CN116721912A/zh
Publication of CN116721912A publication Critical patent/CN116721912A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Element Separation (AREA)

Abstract

本申请提供了一种含电荷阻隔层的复合基底、复合薄膜及其制备方法，属于半导体元件制备领域。通过对衬底基板的工艺面进行界面热扩散掺杂或离子注入掺杂制得电荷阻隔层，然后在掺杂后的衬底基板上制备缺陷层，缺陷层采用在衬底基板上沉积制备或者采用腐蚀法腐蚀衬底基板或采用注入法注入衬底基板产生注入损伤，形成缺陷层；再在缺陷层上采用沉积法或氧化法制备隔离层，形成复合基底；将薄膜基体注入片与复合基底的隔离层进行键合形成键合体，并进行热处理形成复合薄膜。本发明的复合基底、复合薄膜增加了用于阻止缺陷层中的电荷下溢的电荷阻隔层，能够大幅度提高衬底层和缺陷层界面间的阻抗，防止影响其在电子元器件制备中的应用。

Description

一种含电荷阻隔层的复合基底、复合薄膜及其制备方法
技术领域
本申请属于半导体元件制备领域，特别涉及一种含电荷阻隔层的复合基底、复合薄膜及其制备方法。
背景技术
薄膜材料在当今半导体产业中成为越来越重要的材料。其满足了电子元器件向小型化、低功耗、高性能方向发展的要求。近年来一种被称为绝缘体上的薄膜结构材料越来越引起工业界的重视。其主要包含最上方的有源层、中间的绝缘介质层和半导体衬底。这种绝缘体上的薄膜结构在CPU芯片、存储器、放大器、滤波器、调制器的都展现出良好的应用性能。
当绝缘体与半导体材料接触时，界面上会由于缺陷能级的存在吸引附近半导体材料中的载流子在界面附近集中，产生表面寄生电导效应(ParasiticSurface Conductance,PSC)。这种效应会对一些元器件的最终性能带来恶劣的影响，如金属-氧化物-半导体(Metal Oxide Semiconductor,MOS)器件中电学性能稳定性，一些射频器件如放大器，滤波器，调制器等的射频损耗。
CN 112260660 A示出一种现有技术薄膜结构材料的层结构示意图，现有技术在绝缘层与衬底层之间引入富含载流子陷阱的缺陷层，用于捕获载流子，抑制PSC效应。CN114497197 A公开了一种具有捕获结构的复合衬底及其制备方法及电子元器件，捕获结构中负电荷活性中心能够吸附附件的金属阳离子，抑制PSC效应。但是其存在以下问题：当对该复合衬底、复合薄膜进行表面加工处理时，例如表面离子束轰击，会导致复合衬底、复合薄膜的表面电压增加，达到击穿电压，出现电荷下溢的现象，给器件带来后续的不良影响。
发明内容
针对现有技术存在的上述问题，本发明所要解决的第一技术问题是提供一种含电荷阻隔层的复合基底，并利用复合基底制备得到复合薄膜；本发明所要解决的第二技术问题是提供一种该复合基底、复合薄膜的制备方法；本发明所要解决的第三技术问题是提供该复合基底、复合薄膜在制备电子元器件中的应用。
为解决上述问题，本发明提供如下技术方案：
第一方面，一种含电荷阻隔层的复合基底，依次包括：衬底层、电荷阻隔层、缺陷层和隔离层；所述电荷阻隔层用于阻止所述缺陷层中的电荷下溢。
作为本发明的一种优选，电荷阻隔层是基于界面热扩散掺杂法或离子注入掺杂法对衬底层的工艺面进行界面热扩散掺杂或离子注入掺杂制得的，掺杂的浓度为0.1at％～10at％。
作为本发明的一种优选，在基于界面热扩散法制备电荷阻隔层时，将衬底层的工艺面与Ge片进行贴片键合，在真空或惰性气氛条件下通过界面热扩散退火达到键合，退火后清洗剥离Ge片并干燥。
作为本发明的一种优选，在基于界面热扩散掺杂法制备电荷阻隔层时，将衬底层的工艺面与Ge片进行贴片键合，在He氛围下，正压为0.1pa，于放电等离子体烧结炉内400～600℃热扩散退火10～14h，退火后使用RCA清洗剥离Ge片，SCA1清洗液收尾，离心力甩干。
作为本发明的一种优选，放电等离子体烧结炉内500℃热扩散退火12h。
作为本发明的一种优选，在基于离子注入掺杂法制备电荷阻隔层时，使用Ge+和/或P5+在缺陷层的工艺面进行离子注入掺杂；离子注入的剂量≤1×1014ions/cm2，注入能量为20～30kev，注入深度为1～10nm。在离子注入掺杂后，使用RCA清洗，SCA1清洗液收尾，离心力甩干。
第二方面，一种含电荷阻隔层的复合薄膜，包括复合基底以及复合于复合基底的隔离层上的薄膜层。
第三方面，一种制备含电荷阻隔层的复合薄膜的方法，包括以下步骤：
S1、准备衬底基板和薄膜基体；
S2、对衬底基板的工艺面进行界面热扩散掺杂或离子注入掺杂制得电荷阻隔层，然后在掺杂后的衬底基板上制备缺陷层，缺陷层采用在衬底基板上沉积制备或者采用腐蚀法腐蚀衬底基板或采用注入法注入衬底基板产生注入损伤，形成缺陷层；再在缺陷层上采用沉积法或氧化法制备隔离层，形成复合基底；
S3、基于离子注入法对薄膜基体的工艺面进行注入离子得到薄膜基体注入片，所述薄膜基体注入片依次包括薄膜层、注入层和余质层；
S4、将薄膜基体注入片与复合基底的隔离层进行键合形成键合体，对所述键合体进行热处理，使所述余质层沿所述注入层由键合体剥离，将所述薄膜层转移至所述复合基底上形成复合薄膜。
在本实例中，衬底基板的材料可以为现有技术中任意一种能够用作衬底基板的材料，不做特别限定，可以根据实际需要而具体选择，例如，可以为硅、蓝宝石、石英、碳化硅、氮化硅、铌酸锂、钽酸锂、石英玻璃。
在本实例中，薄膜基体是指具有一定厚度的，用于得到薄膜层的基础材料。薄膜基体的材料可以为现有技术中任意一种能够用作薄膜基体的材料，不做特别限定，可以根据实际需要而具体选择，例如，可以为铌酸锂晶体、钽酸锂晶体、砷化镓、硅、陶瓷、四硼酸锂、砷化镓、磷酸钛氧钾、磷酸钛氧铷晶体或石英。
作为本发明的一种优选，缺陷层材料选自多晶或者非晶的碳化硅层、硅层、氮化硅层或多晶锗中的至少一种。
作为本发明的一种优选，对掺杂后的衬底基板采用沉积法沉积缺陷层材料，例如，采用沉积法沉积多晶硅、采用沉积法沉积多晶碳化硅(沉积不会有非晶的状态)、采用沉积法沉积多晶锗，如果衬底基板为硅基板，那么采用腐蚀法腐蚀衬底晶圆或采用注入法注入衬底晶圆产生注入损伤，形成非晶硅缺陷层(腐蚀和注入才会产生非晶的状态)。
由于缺陷层中存在一定密度的晶格缺陷，能够捕获缺陷层相邻层间的载流子，避免载流子聚集，降低复合薄膜的损耗。
作为本发明的一种优选，缺陷层的厚度为300nm～5000nm。
作为本发明的一种优选，隔离层的材质选自二氧化硅、氮氧化硅、氮化硅中的一种。
作为本发明的一种优选，在缺陷层上采用沉积法或氧化法制备隔离层。氧化法制备的隔离层是二氧化硅，沉积法制备的隔离层可以为二氧化硅、氮化硅、氧化铝或者氮化铝。
在本实例中，采用沉积法制备隔离层时，沉积的方式不做特别限定，可以为化学气相沉积(CVD)、物理气相沉积(PVD)或者磁控溅射法。
作为本发明的一种优选，采用沉积法制备隔离层时，隔离层的厚度为200nm～3000nm。
在本实例中，采用氧化法制备隔离层时，缺陷层的工艺面远离衬底基板的一侧发生氧化，另一侧则不发生氧化。
作为本发明的一种优选，氧化的温度为900～1000℃。
作为本发明的一种优选，当缺陷层材料为多晶硅层时，氧化处理后，隔离层材质为二氧化硅。
在本实例中，在基于离子注入法对薄膜基体的工艺面进行注入离子得到薄膜基体注入片时，对离子注入的方式不做特别限定，可以使用现有技术中任意一种离子注入的方式。
作为本发明的一种优选，所注入的离子为通过热处理能够生成气体的离子。
作为本发明的一种优选，所注入的离子选自氢离子、氦离子、氮离子、氧离子、氩离子中的一种，优选氢离子或氦离子。
作为本发明的一种优选，所注入的离子为氢离子时，注入剂量为3×1016ions/cm2～8×1016ions/cm2，注入能量为100kev～400kev。
作为本发明的一种优选，所注入的离子为氢离子时，注入剂量为4×1016ions/cm2，注入能量为180kev。
作为本发明的一种优选，所注入的离子为氦离子时，注入剂量为1×1016ions/cm2～1×1017ions/cm2，注入能量为50kev～1000kev。
作为本发明的一种优选，所注入的离子为氦离子时，注入剂量为4×1016ions/cm2，注入能量为200kev。
作为本发明的一种优选，所注入的离子为氮离子时，注入剂量为2×1016ions/cm2，注入能量为200kev。
作为本发明的一种优选，所注入的离子为氧离子时，注入剂量为1×1016ions/cm2，注入能量为300kev。
在本实例中，通过调整离子注入的深度来调整薄膜层的厚度，离子注入的深度与薄膜层的厚度成正比例相关。
在本实例中，通过调整离子注入的剂量来调整注入层的宽度，离子注入的剂量与注入层的扩散宽度成正比例相关。
在本实例中，对薄膜基体注入片与复合基底的隔离层进行键合形成键合体的键合方式不做特别限定，可以使用现有技术中任意一种实现键合的方式，例如，将薄膜基体注入片的键合面进行表面活化，将复合基底的键合面也进行表面活化，再将两个活化后的表面进行键合，获得键合体。
在本实例中，对薄膜基体注入片的键合面进行表面活化的方式不做特别限定，可以采用现有技术中任意一种对薄膜的工艺面进行表面活化的方式，例如，等离子体活化或化学溶液活化。
在本实例中，对复合基底的键合面进行表面活化的方式不做特别限定，可以采用现有技术中任意一种可用于复合基底的键合面进行表面活化的方式，例如，等离子体活化。
作为本发明的一种优选，将键合体放入加热设备内于预设温度下进行退火热处理，在退火热处理过程中，注入层内形成气泡并连成一片，导致注入层裂开，直至余质层沿注入层由键合体剥离，留下薄膜层。
作为本发明的一种优选，高温下退火工艺是在真空环境下或至少一种惰性气体形成的保护气氛下进行。
作为本发明的一种优选，退火热处理包括一退热处理和二退热处理，退火热处理的温度为100～600℃。
作为本发明的一种优选，一退热处理的温度为100～300℃，目的是剥离掉余质层，使薄膜层和余质层分离。
作为本发明的一种优选，二退热处理的温度为300～600℃，目的是恢复离子注入对薄膜层的损伤，使得薄膜层的性质接近薄膜基体的性质。
作为本发明的一种优选，对键合体进行退火热处理留下薄膜层，将薄膜层转移至复合基底上后，还包括对薄膜层进行抛光减薄至50～3000nm，例如400nm，形成复合薄膜。
第四方面，所述的复合基底或所述的复合薄膜在制备电子元器件中的应用，也在本发明的保护范围内。
与现有技术相比，本发明具有以下有益效果：
本发明的复合基底和/或复合薄膜不仅具有富含载流子陷阱的缺陷层，用于捕获载流子，抑制PSC效应，而且还在衬底层和缺陷层之间增加了用于阻止缺陷层中的电荷下溢的电荷阻隔层，能够大幅度提高衬底层和缺陷层之间界面的阻抗，防止缺陷层中的电荷下溢影响复合基底和/或复合薄膜在后续制备电子元器件中的应用。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示出本发明制备一种阻止缺陷层中的电荷下溢的复合薄膜的流程示意图；
图2示出本实施例提供的一种阻止缺陷层中的电荷下溢的复合基底的层结构示意图；
图3示出本实施例提供的一种阻止缺陷层中的电荷下溢的复合薄膜的层结构示意图；
附图标记说明：
100-薄膜基体，200-复合基底，300-键合体，110-余质层，120-注入层，130-薄膜层，210-衬底层，220-电荷阻隔层，230-缺陷层，240-隔离层。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
实施例1
参见图1，本申请实施例1提供一种含电荷阻隔层的复合薄膜的制备方法，包括如下步骤：
S100、分别准备薄膜基体100和衬底基板，衬底基板作为衬底层210。
S200、对衬底层210进行加工制备复合基底200，复合基底200的制备方法为：对衬底层210的工艺面进行界面热扩散掺杂或离子注入掺杂制得电荷阻隔层220，然后在掺杂后的衬底基板上制备缺陷层230，缺陷层采用在衬底基板上沉积制备或者采用腐蚀法腐蚀衬底基板或采用注入法注入衬底基板产生注入损伤，形成缺陷层230；再在缺陷层230上采用沉积法或氧化法制备隔离层240，形成复合基底200。
衬底基板可以是单层衬底，也可以是复合衬底，本申请对此不进行限定，其中，复合衬底中的每层衬底的材料可以相同或不同，本申请对此也不进行限定。衬底基板的材料可以为硅、蓝宝石、石英、碳化硅、氮化硅、铌酸锂、钽酸锂或石英玻璃，本申请对此不进行限定。
薄膜基体是指具有一定厚度的，用于得到薄膜层的基础材料。薄膜基体的材料可以为现有技术中任意一种能够用作薄膜基体的材料，不做特别限定，可以根据实际需要而具体选择，例如，可以为铌酸锂晶体、钽酸锂晶体、砷化镓、硅、陶瓷、四硼酸锂、砷化镓、磷酸钛氧钾、磷酸钛氧铷晶体或石英。
图2示出一种复合基底的层结构示意图，复合基底200是对衬底基板进行一系列处理得到的一种包括衬底层210、电荷阻隔层220、缺陷层230和隔离层240的材料。
S300、通过离子注入法向薄膜基体100注入离子，将薄膜基体100依次分为余质层110、注入层120和薄膜层130。
在基于离子注入法对薄膜基体的工艺面进行注入离子得到薄膜基体注入片，对离子注入的方式不做特别限定，可以使用现有技术中任意一种离子注入的方式。
所注入的离子为通过热处理能够生成气体的离子，例如，注入离子可以为氢离子、氦离子、氮离子、氧离子或氩离子。
S400、将离子注入处理后的薄膜基体100即薄膜基体注入片与复合基底200键合，得到键合体300。
本申请对键合方式不做特别限定，可以使用现有技术中任意一种实现键合的方式，例如，将离子注入处理后的薄膜基体的键合面进行表面活化，将复合基底的键合面也进行表面活化，再将两个活化后的表面进行键合，获得键合体。
S500、对键合体300进行热处理，将余质层110与薄膜层130分离，得到复合薄膜。
对键合体进行退火热处理，热处理工艺可以在180～600℃下热处理1～100小时，在热处理过程中，注入层内形成气泡，例如，氢离子形成氢气，氦离子形成氦气等，随着热处理进展，注入层内的气泡连成一片，最后注入层裂开，将余质层与薄膜层分离，从而使余质层由键合体上剥离下来，在处理后的衬底顶表面形成薄膜层。之后对薄膜层进行抛光减薄至50～3000nm，例如400nm，得到复合薄膜。
图3示出一种复合薄膜的层结构示意图；包括复合基底200以及复合于复合基底200的隔离层240上的薄膜层130。
实施例2
一种含电荷阻隔层的复合薄膜的制备方法，包括以下步骤：
步骤1：准备6英寸的硅晶圆和钽酸锂晶圆，硅晶圆作为衬底基板，钽酸锂晶圆作为薄膜基体，将硅晶圆或者钽酸锂晶圆分别固定在抛光设备的多孔陶瓷吸盘上，进行化学机械抛光处理获得光滑表面，然后对两种晶圆进行半导体RCA清洗，获得洁净表面。
步骤2：对硅晶圆表面进行Ge+注入掺杂，注入剂量≤1E14 ions/cm2左右，注入能量为20～30kev，调节注入深度在1～10nm范围变更，在离子注入后使用PCA清洗(SCA1清洗液收尾)，离心力甩干，经过RCA清洗后Ge+不会向上进行扩散，掺杂浓度控制在5at％，对掺杂后的衬底进行600～650℃PolySi沉积处理，沉积厚度为500nm。
步骤3：采用热氧化法(包括但不限于溅射、蒸发、电镀等)在PolySi上制作二氧化硅隔离层，然后进行化学机械抛光至厚度为700nm，获得光滑表面，RCA清洗得到洁净表面，最终形成复合基底。
步骤4：采用离子注入法对处理后的钽酸锂晶圆注入氮离子，使得钽酸锂晶圆从注入面开始依次分割成余质层、注入层和钽酸锂薄膜层，氮离子分布在注入层，得到钽酸锂注入片；采用离子注入法注入氮离子时，注入参数为：注入剂量为2×1016ions/cm2，注入能量为200kev。
步骤5：将单晶钽酸锂晶圆注入片的薄膜层与二氧化硅层进行清洗，采用等离子体键合的方法将清洗后的钽酸锂薄膜层的工艺面与二氧化硅层隔离层进行键合，形成键合体；本申请对钽酸锂薄膜的工艺面进行表面活化的方式不做特别限定，可以采用现有技术中任意一种对薄膜的工艺面进行表面活化的方式，例如，等离子体活化以及化学溶液活化等；同样地，本申请对二氧化硅键合面表面活化的方式也不做特别限定，可以采用现有技术中任意一种可用于二氧化硅键合面进行表面活化的方式，例如，等离子体活化。
步骤6：然后将键合体放入加热设备内在高温下进行退火，直至余质层从键合体上分离下来形成铌酸锂复合薄膜。高温下退火工艺在真空环境下或在氮气及其他惰性气体中至少一种气体形成的保护气氛下进行，退火温度为100～600℃，退火时间为1分钟～48小时，其中包括一退和二退，一退温度范围在100～300℃，其目的是剥离掉余质层，使得薄膜层和余质层分离，二退温度范围在300～600℃，其目的是消除注入损伤。此环节可以提升键合力大于10MPa，并且能够恢复离子注入对薄膜层的损伤，使得所获得的铌酸锂薄膜层接近铌酸锂晶圆的性质。将键合体放入加热设备在预定温度下进行保温预定一段时间。在此过程中，注入层中的离子发生化学反应变成气体分子或原子，并产生微小的气泡，随着加热时间的延长或加热温度的升高，气泡会越来越多，体积也逐渐增大。当这些气泡连成一片时，实现余质层与注入层分离，从而使薄膜层转移到隔离层上，并形成复合结构。接着，可以将复合结构放入加热设备中以在预定温度下进行保温，进而消除由离子注入工艺造成的损伤。然后，可以将隔离层上的薄膜层研磨抛光至预定厚度，并获得复合薄膜。
步骤7：将复合薄膜固定在抛光设备的多孔陶瓷吸盘上，然后进行化学机械抛光处理掉80nm，最后进行RCA清洗，获得洁净复合薄膜。
实施例3
一种含电荷阻隔层的复合薄膜的制备方法，包括以下步骤：
步骤1：准备6英寸的硅晶圆和铌酸锂晶圆，硅晶圆作为衬底基板，铌酸锂晶圆作为薄膜基体，将硅晶圆或者铌酸锂晶圆分别固定在抛光设备的多孔陶瓷吸盘上，进行化学机械抛光处理获得光滑表面，然后对两种晶圆进行半导体RCA清洗，获得洁净表面。
步骤2：对硅晶圆表面进行Ge+注入掺杂，注入剂量≤1E14 ions/cm2左右，注入能量为20～30kev，调节注入深度在1～10nm范围变更，在离子注入后使用PCA清洗(SCA1清洗液收尾)，离心力甩干，经过RCA清洗后Ge+不会向上进行扩散，掺杂浓度控制在10at％，对掺杂后的衬底进行600～650℃PolySi沉积处理，沉积厚度为500nm。
步骤3：采用热氧化法(包括但不限于溅射、蒸发、电镀等)在PolySi上制作二氧化硅隔离层，然后进行化学机械抛光至厚度为100nm，获得光滑表面，RCA清洗得到洁净表面，最终形成复合基底。
步骤4：对步骤1处理后的铌酸锂晶圆采用剥离离子注入法注入氧离子，使铌酸锂晶圆从注入面开始依次分割成余质层、分离层和薄膜层，氧离子分布在注入层，得到单晶铌酸锂晶圆注入片。采用剥离离子注入法注入氧离子时，注入参数为：离子注入的深度为440nm，注入的能量为300kev，注入的剂量为1×1016ions/cm2。
步骤5：将单晶铌酸锂晶圆注入片的薄膜层与二氧化硅层进行清洗，采用等离子体键合的方法将清洗后的铌酸锂薄膜层的工艺面与二氧化硅层进行键合，形成键合体；本申请对铌酸锂薄膜的工艺面进行表面活化的方式不做特别限定，可以采用现有技术中任意一种对薄膜的工艺面进行表面活化的方式，例如，等离子体活化以及化学溶液活化等；同样地，本申请对二氧化硅键合面表面活化的方式也不做特别限定，可以采用现有技术中任意一种可用于二氧化硅键合面进行表面活化的方式，例如，等离子体活化。
步骤6：然后将键合体放入加热设备内在高温下进行退火，直至余质层从键合体上分离下来形成铌酸锂复合薄膜。高温下退火工艺在真空环境下或在氮气及其他惰性气体中至少一种气体形成的保护气氛下进行，退火温度为100～600℃，退火时间为1分钟～48小时，其中包括一退和二退，一退温度范围在100～300℃，其目的是剥离掉余质层，使得薄膜层和余质层分离，二退温度范围在300～600℃，其目的是消除注入损伤。此环节可以提升键合力大于10MPa，并且能够恢复离子注入对薄膜层的损伤，使得所获得的铌酸锂薄膜层接近铌酸锂晶圆的性质。将键合体放入加热设备在预定温度下进行保温预定一段时间。在此过程中，注入层中的离子发生化学反应变成气体分子或原子，并产生微小的气泡，随着加热时间的延长或加热温度的升高，气泡会越来越多，体积也逐渐增大。当这些气泡连成一片时，实现余质层与注入层分离，从而使薄膜层转移到隔离层上，并形成复合结构。接着，可以将复合结构放入加热设备中以在预定温度下进行保温，进而消除由离子注入工艺造成的损伤。然后，可以将隔离层上的薄膜层研磨抛光至预定厚度，并获得复合薄膜。
步骤7：将复合薄膜固定在抛光设备的多孔陶瓷吸盘上，然后进行化学机械抛光处理掉20nm，最后进行RCA清洗，获得洁净复合薄膜。
实施例4
一种含电荷阻隔层的复合薄膜的制备方法，包括以下步骤：
步骤1：准备3英寸的硅晶圆和铌酸锂晶圆，硅晶圆作为衬底基板，铌酸锂晶圆作为薄膜基体，将硅晶圆或者铌酸锂晶圆分别固定在抛光设备的多孔陶瓷吸盘上，进行化学机械抛光处理获得光滑表面，然后对两种晶圆进行半导体RCA清洗，获得洁净表面。
步骤2：使用PCA清洗(DHF清洗液收尾)清洗Si片，使用IPA干燥，将Si片和Ge片进行贴片键合，在He(正压0.1pa)氛围下，于放电等离子体烧结炉内500℃热扩散退火12h，退火后进行RCA(SC1清洗液收尾)清洗剥离Ge片，使用离心力甩干方式干燥，掺杂浓度控制在1％左右，掺杂深度控制在1～10nm，对处理后的Si片上沉积PolySi。
步骤3：在PolySi上采用热氧化法制作二氧化硅隔离层，然后进行化学机械抛光获得光滑表面，厚度为1μm，RCA清洗得到洁净表面，最终形成复合基底。
步骤4：对步骤1处理后的铌酸锂晶圆采用剥离离子注入法注入He+，使铌酸锂晶圆从注入面开始依次分割成余质层、注入层和薄膜层，He+分布在注入层，得到单晶铌酸锂晶圆注入片。采用剥离离子注入法注入He+时，注入参数为：离子注入的深度为840nm，注入的能量为250kev，注入的剂量为2×1016ions/cm2。
步骤5：将单晶铌酸锂晶圆注入片的薄膜层与二氧化硅层进行清洗，采用等离子体键合的方法将清洗后的铌酸锂薄膜层的工艺面与二氧化硅层进行键合，形成键合体；本申请对铌酸锂薄膜的工艺面进行表面活化的方式不做特别限定，可以采用现有技术中任意一种对薄膜的工艺面进行表面活化的方式，例如，等离子体活化以及化学溶液活化等；同样地，本申请对二氧化硅键合面表面活化的方式也不做特别限定，可以采用现有技术中任意一种可用于二氧化硅键合面进行表面活化的方式，例如，等离子体活化。
步骤6：然后将键合体放入加热设备内在高温下进行退火，直至余质层从键合体上分离下来形成铌酸锂复合薄膜。高温下退火工艺在真空环境下或在氮气及其他惰性气体中至少一种气体形成的保护气氛下进行，退火温度为100～600℃，退火时间(1分钟～48小时)，其中包括一退和二退，一退温度范围在100～300℃，其目的是剥离掉余质层，使得薄膜层和余质层分离，二退温度范围在300～600℃，其目的是消除注入损伤。此环节可以提升键合力大于10MPa，并且能够恢复离子注入对薄膜层的损伤，使得所获得的铌酸锂薄膜层接近铌酸锂晶圆的性质。将键合体放入加热设备在预定温度下进行保温预定一段时间。在此过程中，注入层中的离子发生化学反应变成气体分子或原子，并产生微小的气泡，随着加热时间的延长或加热温度的升高，气泡会越来越多，体积也逐渐增大。当这些气泡连成一片时，实现余质层与注入层分离，从而使薄膜层转移到隔离层上，并形成复合结构。接着，可以将复合结构放入加热设备中以在预定温度下进行保温，进而消除由离子注入工艺造成的损伤。然后，可以将隔离层上的薄膜层研磨抛光至预定厚度，并获得复合薄膜。
步骤7：将复合薄膜固定在抛光设备的多孔陶瓷吸盘上，然后进行化学机械抛光处理掉10nm，最后进行RCA清洗，获得洁净复合薄膜。
实施例5
一种含电荷阻隔层的复合薄膜的制备方法，包括以下步骤：
步骤1：准备4英寸硅晶圆和铌酸锂晶圆，硅晶圆作为衬底基板，铌酸锂晶圆作为薄膜基体，将硅晶圆或铌酸锂晶圆分别固定在抛光设备的多孔陶瓷吸盘上，进行化学机械抛光处理获得光滑表面，然后对两种晶圆进行半导体RCA清洗，获得洁净表面。
步骤2：使用PCA清洗(DHF清洗液收尾)清洗Si片，使用IPA干燥，将Si片和Ge片进行贴片键合，在He(正压0.1pa)氛围下，于放电等离子体烧结炉内500℃热扩散退火12h，退火后进行RCA(SC1清洗液收尾)清洗剥离Ge片，使用离心力甩干方式干燥，掺杂浓度控制在0.1％左右，掺杂深度控制在1～10nm；再在处理后的Si片上进行PolySi沉积形成PolySi基材。
步骤3：在PolySi上用PECVD法(包括但不限于溅射、蒸发、电镀等)制作二氧化硅层，然后进行化学机械抛光获得光滑表面，厚度为500nm，RCA清洗得到洁净表面，最终形成复合基底。
步骤4：对步骤1处理后的铌酸锂晶圆采用剥离离子注入法注入He+，使铌酸锂晶圆从注入面开始依次分割成余质层、注入层和薄膜层，He+分布在注入层，得到单晶铌酸锂晶圆注入片。采用剥离离子注入法注入He+时，注入参数为：离子注入的深度为840nm，注入的能量为250kev，注入的剂量为2×1016ions/cm2。
步骤5：将单晶铌酸锂晶圆注入片的薄膜层与二氧化硅层进行清洗，采用等离子体键合的方法将清洗后的铌酸锂薄膜层的工艺面与二氧化硅层进行键合，形成键合体；本申请对铌酸锂薄膜的工艺面进行表面活化的方式不做特别限定，可以采用现有技术中任意一种对薄膜的工艺面进行表面活化的方式，例如，等离子体活化以及化学溶液活化等；同样地，本申请对二氧化硅键合面表面活化的方式也不做特别限定，可以采用现有技术中任意一种可用于二氧化硅键合面进行表面活化的方式，例如，等离子体活化。
步骤6：然后将键合体放入加热设备内在高温下进行退火，直至余质层从键合体上分离下来形成铌酸锂复合薄膜。高温下退火工艺在真空环境下或在氮气及其他惰性气体中至少一种气体形成的保护气氛下进行，退火温度为100～600℃，退火时间为1分钟～48小时，其中包括一退和二退，一退温度范围在100～300℃，其目的是剥离掉余质层，使得薄膜层和余质层分离，二退温度范围在300～600℃，其目的是消除注入损伤。此环节可以提升键合力大于10MPa，并且能够恢复离子注入对薄膜层的损伤，使得所获得的铌酸锂薄膜层接近铌酸锂晶圆的性质。将键合体放入加热设备在预定温度下进行保温预定一段时间。在此过程中，注入层中的离子发生化学反应变成气体分子或原子，并产生微小的气泡，随着加热时间的延长或加热温度的升高，气泡会越来越多，体积也逐渐增大。当这些气泡连成一片时，实现余质层与注入层分离，从而使薄膜层转移到隔离层上，并形成复合结构。接着，可以将复合结构放入加热设备中以在预定温度下进行保温，进而消除由离子注入工艺造成的损伤。然后，可以将隔离层上的薄膜层研磨抛光至预定厚度，并获得复合薄膜。
步骤7：将复合薄膜固定在抛光设备的多孔陶瓷吸盘上，然后进行化学机械抛光处理掉10nm，最后进行RCA清洗，获得洁净复合薄膜。
在本发明的说明书和权利要求书及上述附图中的描述的一些流程中，包含了按照特定顺序出现的多个操作，但是应该清楚了解，这些操作可以不按照其在本文中出现的顺序来执行或并行执行，操作的序号如S100、S200等，仅仅是用于区分开各个不同的操作，序号本身不代表任何的执行顺序。另外，这些流程可以包括更多或更少的操作，并且这些操作可以按顺序执行或并行执行。
还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含。
以上结合具体实施方式和范例性实例对本申请进行了详细说明，不过这些说明并不能理解为对本申请的限制。本领域技术人员理解，在不偏离本申请精神和范围的情况下，可以对本申请技术方案及其实施方式进行多种等价替换、修饰或改进，这些均落入本申请的范围内。本申请的保护范围以所附权利要求为准。

Claims (10)

1.一种含电荷阻隔层的复合基底，其特征在于，依次包括：衬底层、电荷阻隔层、缺陷层和隔离层；所述电荷阻隔层用于阻止所述缺陷层中的电荷下溢。
2.根据权利要求1所述的复合基底，其特征在于，电荷阻隔层是基于界面热扩散掺杂法或离子注入掺杂法对衬底层的工艺面进行界面热扩散掺杂或离子注入掺杂制得的。
3.根据权利要求2所述的复合基底，其特征在于，在基于界面热扩散法制备电荷阻隔层时，将衬底层的工艺面与Ge片进行贴片键合，在真空或惰性气氛条件下通过界面热扩散退火达到键合，退火后清洗剥离Ge片并干燥。
4.根据权利要求2所述的复合基底，其特征在于，在基于离子注入掺杂法制备电荷阻隔层时，使用Ge+和/或P5+进行离子注入掺杂；所述离子注入的剂量≤1×1014ions/cm2，离子注入的能量为20～30kev，离子注入的深度为1～10nm。
5.一种含电荷阻隔层的复合薄膜，其特征在于，包括权利要求1所述的复合基底以及复合于复合基底的隔离层上的薄膜层。
6.一种制备权利要求5所述的含电荷阻隔层的复合薄膜的方法，其特征在于，包括以下步骤：
S1、准备衬底基板和薄膜基体；
S2、对衬底基板的工艺面进行界面热扩散掺杂或离子注入掺杂制得电荷阻隔层，然后在掺杂后的衬底基板上制备缺陷层，缺陷层采用在衬底基板上沉积制备或者采用腐蚀法腐蚀衬底基板或采用注入法注入衬底基板产生注入损伤，形成缺陷层；再在缺陷层上采用沉积法或氧化法制备隔离层，形成复合基底；
S3、基于离子注入法对薄膜基体的工艺面进行注入离子得到薄膜基体注入片，所述薄膜基体注入片依次包括薄膜层、注入层和余质层；
S4、将薄膜基体注入片与复合基底的隔离层进行键合形成键合体，对所述键合体进行热处理，使所述余质层沿所述注入层由键合体剥离，将所述薄膜层转移至所述复合基底上形成复合薄膜。
7.根据权利要求6所述的方法，其特征在于，步骤S1中，衬底基板的材料选自硅、蓝宝石、石英、碳化硅、氮化硅、铌酸锂、钽酸锂、石英玻璃中的至少一种；薄膜基体的材料选自铌酸锂晶体、钽酸锂晶体、砷化镓、硅、陶瓷、四硼酸锂、砷化镓、磷酸钛氧钾、磷酸钛氧铷晶体或石英中的至少一种。
8.根据权利要求6所述的方法，其特征在于，步骤S2中，缺陷层材料选自多晶或者非晶碳化硅层、硅层、氮化硅层或多晶锗中的至少一种。
9.根据权利要求6所述的方法，其特征在于，步骤S3中，基于离子注入法对薄膜基体的工艺面进行注入离子得到薄膜基体注入片时，注入离子选自氢离子、氦离子、氮离子、氧离子、氩离子中的一种；通过调整离子注入的深度和剂量调整薄膜层的厚度和注入层的扩散宽度。
10.权利要求1所述的含电荷阻隔层的复合基底或权利要求5所述的含电荷阻隔层的复合薄膜在制备电子元器件中的应用。
CN202310625482.9A 2023-05-30 2023-05-30 一种含电荷阻隔层的复合基底、复合薄膜及其制备方法 Pending CN116721912A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310625482.9A CN116721912A (zh) 2023-05-30 2023-05-30 一种含电荷阻隔层的复合基底、复合薄膜及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310625482.9A CN116721912A (zh) 2023-05-30 2023-05-30 一种含电荷阻隔层的复合基底、复合薄膜及其制备方法

Publications (1)

Publication Number Publication Date
CN116721912A true CN116721912A (zh) 2023-09-08

Family

ID=87867088

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310625482.9A Pending CN116721912A (zh) 2023-05-30 2023-05-30 一种含电荷阻隔层的复合基底、复合薄膜及其制备方法

Country Status (1)

Country Link
CN (1) CN116721912A (zh)

Similar Documents

Publication Publication Date Title
JP4722823B2 (ja) 電気特性を向上させた複合基板の作製方法
JP6650463B2 (ja) 電荷トラップ層を備えた高抵抗率の半導体・オン・インシュレーターウェハーの製造方法
KR101379409B1 (ko) 전기 손실들이 감소된 반도체 온 절연체 타입 구조의 제조 공정 및 대응 구조
JP7470233B2 (ja) 優れた性能、安定性および製造性を有する無線周波数シリコン・オン・インシュレータ・ウエハ・プラットフォーム
TW201024090A (en) Method for bonding two substrates
JPWO2003049189A1 (ja) 貼り合わせウェーハおよび貼り合わせウェーハの製造方法
TWI610336B (zh) 一種薄膜的製備方法
JP2002184960A (ja) Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
TWI692001B (zh) 貼合式soi晶圓的製造方法
CN116613058A (zh) 一种复合基底、复合薄膜及其制备方法
KR20220163388A (ko) 복합 기판 및 그 제조 방법
CN101568992B (zh) 混合基片的制造方法
CN116721912A (zh) 一种含电荷阻隔层的复合基底、复合薄膜及其制备方法
JP3452123B2 (ja) Ｓｏｉ基板の製造方法
US8013417B2 (en) Low cost substrates and method of forming such substrates
CN116613059A (zh) 一种含电荷捕获层的复合基底、复合薄膜及其制备方法
CN114497197A (zh) 一种具有捕获结构的复合衬底及其制备方法及电子元器件
CN114122250A (zh) 一种黑化单晶压电复合薄膜及其制备方法
CN117116759A (zh) 一种衬底外延层表面寄生电导效应的方法
JP3452122B2 (ja) Ｓｏｉ基板の製造方法
CN117497477A (zh) 复合薄膜及其制备方法
CN116669523A (zh) 一种热释电复合薄膜的制备方法
JP2018137278A (ja) 貼り合わせｓｏｉウェーハの製造方法
CN116682876A (zh) 复合薄膜及其制备方法
CN116435171A (zh) 复合薄膜及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination