CN114497197A - 一种具有捕获结构的复合衬底及其制备方法及电子元器件 - Google Patents

一种具有捕获结构的复合衬底及其制备方法及电子元器件 Download PDF

Info

Publication number
CN114497197A
CN114497197A CN202210392175.6A CN202210392175A CN114497197A CN 114497197 A CN114497197 A CN 114497197A CN 202210392175 A CN202210392175 A CN 202210392175A CN 114497197 A CN114497197 A CN 114497197A
Authority
CN
China
Prior art keywords
layer
substrate
chlorine
silicon
defect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210392175.6A
Other languages
English (en)
Other versions
CN114497197B (zh
Inventor
李真宇
杨超
胡文
孔霞
刘亚明
韩智勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jinan Jingzheng Electronics Co Ltd
Original Assignee
Jinan Jingzheng Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jinan Jingzheng Electronics Co Ltd filed Critical Jinan Jingzheng Electronics Co Ltd
Priority to CN202210392175.6A priority Critical patent/CN114497197B/zh
Publication of CN114497197A publication Critical patent/CN114497197A/zh
Application granted granted Critical
Publication of CN114497197B publication Critical patent/CN114497197B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Formation Of Insulating Films (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本申请提供一种具有捕获结构的复合衬底及其制备方法及电子元器件,本申请提供的技术方案属于半导体器件领域,所述复合衬底包括依次设置的衬底基板、缺陷层、绝缘层和有源层,在所述衬底基板与所述缺陷层之间具有包括负电荷活性中心的捕获结构,所述捕获结构中的负电荷活动中心能够吸附缺陷层中的金属阳离子,从而抑制PSC。

Description

一种具有捕获结构的复合衬底及其制备方法及电子元器件
技术领域
本申请属于半导体领域,特别涉及一种具有捕获结构的复合衬底及其制备方法及电子元器件。
背景技术
由于薄膜材料能够满足电子元器件向小型化、低功耗、高性能方向发展的要求,因此,薄膜材料在当今半导体产业中成为越来越重要的材料。近年来,一种被称为绝缘体上的薄膜结构材料越来越引起工业界的重视,该材料主要包括依次设置的有源层、绝缘层和衬底层,其中,有源层与绝缘层为主要的功能层,实现光、电、声等信号的传播,其中,衬底层由半导体材料制备,绝缘层由绝缘材料制备。这种绝缘体上的薄膜结构材料在CPU芯片、存储器、放大器、滤波器、调制器等器件中都展现出良好的应用性能。
然而,绝缘材料在与半导体材料直接接触过程中,绝缘材料在二者界面处会产生很多缺陷能级,所述缺陷能级能够吸引载流子,因此,所述薄膜结构材料衬底层中的载流子能够被绝缘层中的缺陷能级吸引至二者界面附近,导致在衬底层产生表面寄生电导效应(Parasitic Surface Conductance,PSC)。PSC使得界面附近衬底层的有效电阻率大幅降低,降幅甚至超过一个量级,而有效电阻率的降低会为基于该绝缘体衬底制得的薄膜结构材料所制备元器件的最终性能带来恶劣的影响,限制所述基于该绝缘体衬底制得的薄膜结构材料在满足下一代性能需求方面的能力。
为解决该固有局限并提高衬底层的有效电阻率,现有技术常在绝缘层与衬底层之间引入富含载流子陷阱的缺陷层,例如,多晶硅层来抑制PSC。所述缺陷层中存在一定密度的晶格缺陷,能够捕获存在于衬底层中集聚于缺陷层-衬底层之间的载流子,避免这些载流子在绝缘层与衬底层界面处的载流子聚集,从而降低复合衬底的损耗。
然而在实际应用中,缺陷层与衬底层之间的界面不可避免地引入或者富集金属杂质(例如钠、钾、锂、铝等)。如果金属杂质含量过多,缺陷层内部以及缺陷层与衬底层界面附近的载流子的迁移率变高,这样就会导致缺陷层内部以及缺陷层与衬底层界面附近电阻率较低,进而导致利用上述复合衬底制备的元器件损耗增加以及产生信号串扰,不能满足应用要求。
因此,制备一种具有低损耗、高电阻的复合衬底成为本领域亟待解决的难题。
发明内容
为解决现有技术中的问题,本申请提供一种具有捕获界面的复合衬底及其制备方法,以及基于所述复合衬底制造的电子元器件,所述复合衬底包括依次层叠的衬底基板、缺陷层、绝缘层和有源层,在所述衬底基板与所述缺陷层之间还设置有包括负电荷活性中心的捕获结构,所述捕获结构中的负电荷活性中心能够捕获衬底基板与缺陷层界面附近的部分金属阳离子(例如,Na+、K+、Li+以及Al3+等),降低金属阳离子的迁移率,进而降低金属阳离子的对缺陷层以及缺陷层与衬底基板界面附近电阻率下降的影响,提升利用上述复合衬底制备的元器件的性能,满足应用需求。
本申请的目的在于提供以下几个方面:
第一方面,本申请提供一种具有捕获结构复合衬底,包括依次层叠的衬底基板、缺陷层、绝缘层和有源层,所述衬底基板与所述缺陷层之间具有捕获结构;所述捕获结构中分布有负电荷活性中心。
可选地,所述衬底基板的材料可以为硅、碳化硅、蓝宝石、石英、SOI或者砷化镓等。
在本申请中,对所述衬底基板的厚度不进行限定,可以根据产品结构以及所使用晶圆的尺寸而具体选择,例如,衬底基板的厚度可以为0.1mm~1mm。
可选地,所述缺陷层的材料可以为多晶硅、非晶硅或者多晶锗;进一步地,所述缺陷层也可以为通过离子注入损伤、激光损伤或掺杂制备而得的层。
在本申请中,所述缺陷层能够提供大量用于捕获载流子的陷阱,所述载流子存在于绝缘层与衬底基板之间,以避免所述载流子在所述绝缘层与衬底基板附近界面聚集,从而抑制PSC效应,降低复合衬底的损耗。
可选的,所述缺陷层的厚度可以为300nm~3000nm,优选500nm~1200nm,例如,可以为500nm、600nm、800nm、1000nm、1200nm。
可选地,绝缘层材料可以为氧化硅、氮化硅或氮氧化硅。
在本申请中,对绝缘层的厚度不进行限定,可根据应用产品的场景而具体选择,例如,可以为100nm~5000nm,具体可以为300nm、500nm、800nm、1000nm、1500nm、2000nm、3000nm或者5000nm等。
在本申请中,所述有源层由压电材料制备,所述压电材料包括铌酸锂、钽酸锂、石英、陶瓷、四硼酸锂、磷酸钛氧钾、磷酸钛氧铷、砷化镓或硅等。
在本申请中,对有源层的厚度不进行限定,可根据应用产品的场景而具体选择,例如,可以为50nm~10μm,优选50nm~3000nm,具体可以为300nm、500nm、600nm、800nm、900nm、1000nm、1500nm或者2000nm等。
在本申请中,所述捕获结构至少可以包括以下两种实现方式:
在一种可实现的方式中,所述捕获结构为具有一定厚度的捕获层结构,捕获层结构位于衬底基板与缺陷层之间,捕获层结构中分布有负电荷活性中心。
可选地,基于所述捕获层结构的总体积,所述负电荷中心的密度为2×1018atoms/cm3以上。
可选地,所述负电荷活性中心包括氯元素或类氯元素,其中,氯元素可以为氯原子和/或氯离子;类氯元素可以为类氯原子和/或类氯离子。
进一步地,所述类氯原子是指与氯原子化学性质相似的原子,包括氟原子等;所述类氯离子是指与氯离子化学性质相似的离子,包括氟离子。
在本实现方式中,所述捕获层结构包含氧化硅层,所述氧化硅层中含有Si-O-X复合体和/或Si-X复合体,其中,X表示氯原子或者类氯原子。其中,所述Si-O-X复合体以及Si-X复合体由捕获层结构中的负电荷活性中心与硅和/或氧发生反应通过共价键而形成的,从而形成不可移动的负电荷活性中心。所述负电荷活性中心能够捕获衬底基板与缺陷层附近的金属阳离子,使可移动的金属离子被束缚到负电荷活性中心附近,使其所述金属阳离子中性化,并且不可移动。
在本实现方式中,所述氧化硅层的厚度可以是均匀的,也可以是不均匀的。
进一步地,所述Si-O-X复合体和/或Si-X复合体可以充斥于所述氧化硅层,也可以局部填充于所述氧化硅层中。
可选地,捕获层结构也可以不包含氧化硅层,所述Si-O-X复合体和/或Si-X复合体直接分布于所述捕获层结构中。
可选地,所述捕获层结构的厚度为0.1~20nm,优选地,所述捕获层结构的厚度范围为0.5nm~10nm,例如,可以为0.5nm、1nm、2nm、3nm、5nm、7nm、8nm或者10nm等。
需要说明的是,如果所述缺陷层的材料为多晶硅,所述捕获层结构不仅能够捕获可移动的金属阳离子,还能够抑制在后续的高温制备工艺(例如,多晶硅高温氧化制备二氧化硅绝缘层,或者,基于所述复合衬底加工制备器件过程中的高温工艺步骤)中多晶硅发生晶粒重构的程度,从而保证所述缺陷层中多晶硅的稳定以及载流子陷阱的富集,使多晶硅层保持较高的载流子捕获能力。
可选的,所述缺陷层的电阻率大于5000Ω·cm;所述衬底基板与缺陷层之间的捕获结构的电阻率大于5000Ω·cm。
在另一种可实现的方式中,所述捕获结构为捕获界面,所述捕获界面位于衬底基板和缺陷层之间,捕获界面中具有负电荷活性中心。
可选的,基于所述捕获界面的总面积,所述负电荷活性中心的密度为2×1013atoms/cm2以上;
可选的,所述负电荷活性中心具有低的迁移率,具体的,所述负电荷活性中心包括氯元素或类氯元素,其中,氯元素可以为氯原子和/或氯离子;类氯元素可以为类氯原子或者类氯离子,所述负电荷活性中心在捕获移动的金属离子后中性化。
与捕获层结构相似地,所述捕获界面中也具有Si-O-X复合体和/或Si-X复合体。负电荷活性中心与衬底基板表面的硅发生反应形成Si-O-X复合体和/或Si-X复合体,上述复合体中X原子与硅或氧之间形成共价键,形成不可移动的负电荷活性中心,所述负电荷活性中心能够捕获衬底基板与缺陷层附近的金属阳离子,使可移动的金属阳离子被束缚到负电荷活性中心附近,被所述负电荷活性中心中性化并且不可移动。
可选的,所述缺陷层的电阻率大于5000Ω·cm;所述衬底基板与缺陷层之间的捕获结构电阻率大于5000Ω·cm。
需要说明的是,如果所述缺陷层的材料为多晶硅,所述捕获界面不仅能够捕获可移动的金属阳离子,还能够抑制在后续的高温制备工艺(例如,多晶硅高温氧化制备二氧化硅绝缘层,或者,基于所述复合衬底加工制备器件过程中的高温工艺步骤)中多晶硅发生晶粒重构的程度,从而保证所述缺陷层中多晶硅的稳定以及载流子陷阱的富集,使多晶硅层保持较高的载流子捕获能力。
第二方面,本申请还提供一种制备第一方面所述具有捕获结构复合衬底的方法,所述方法包括:
对衬底基板的工艺面进行电活化处理;
在电活化处理后的衬底基板上制备缺陷层;
在所述缺陷层上制备绝缘层;
在所述绝缘层上制备有源层,获得复合衬底。
其中,所述复合衬底的衬底基板和缺陷层之间有捕获结构;所述捕获结构中具有负电荷活性中心。
在本申请中,在制备缺陷层前对所述衬底基板的工艺面进行电活化处理,能够在所述衬底层与所述缺陷层之间形成捕获结构,在所述捕获结构中分布有负电荷中心,所述负电荷中心包括氯元素或类氯元素。具体的,氯元素可以为氯原子和/或氯离子;类氯元素可以为类氯原子和/或类氯离子。其中,所述类氯原子包括氟原子,所述类氯离子包括氟离子。
在本申请中,基于所述捕获结构的总体积,所述负电荷活性中心的密度为2×1018atoms/cm3以上,或者,2×1013atoms/cm2以上。
本申请人发现,所述负电荷中心能够捕获缺陷层与衬底层界面附近可移动的金属阳离子,例如Na+、Li+、K+或者Al3+等,并且,相互抵消电性,从而降低金属阳离子的迁移率,进而降低金属阳离子的对缺陷层以及缺陷层与衬底层界面附近电阻率下降的影响,提升基于上述复合衬底制备的元器件的性能,满足应用需求。
在本申请中,对衬底基板的工艺面进行电活性处理的方法至少包括以下两种:第一种为,采用等离子体对衬底基板的工艺面进行处理;第二种为,采用含氯溶液或含氯气体对衬底基板的工艺面进行处理。
在第一种电活化方式中,采用等离子体对所述衬底基板的工艺面进行处理,等离子体处理的参数如下:
等离子体处理的时间可以为10s~500s。
进一步地,等离子体源为可提供对应元素的气体,例如,氯气、氯化氢、三氯乙烯、二氯乙烯、氯化铵、四氯化碳、氟气、氟化氢等。
优选地,等离子体源采用氯气。
本申请中,所述等离子体为包括对应元素的等离子体,例如氯气形成氯等离子体,氟气形成氟等离子体。
在本申请中,采用等离子体对所述衬底基板的工艺面进行处理的具体实现方式至少可以包括以下两种:第一种等离子体处理具体为:在氧气氛围或者含水氛围中进行等离子体处理。
如无特别说明,本申请以X为Cl为例说明本申请的方案。
在氧气氛围中,采用氯等离子体处理衬底基板表面。例如,衬底基板为硅晶圆,在氧气氛围下处理硅衬底表面,氯等离子体可活化硅衬底表面的硅元素,同时在氯等离子体高能量的作用下可生成具有Si-O-Cl或Si-Cl复合体的氧化硅薄层,即捕获结构。Si-O-Cl或Si-Cl复合体中的氯原子可作为负电荷活性中心捕获衬底基板与缺陷层附近的金属离子。由于复合体中氯与硅或氧之间形成共价键,形成不可移动的负电荷活性中心,因此本申请可移动的金属离子被捕获后束缚到负电荷活性中心附近,中性化并不可移动。
本申请制备的捕获结构具有一定的厚度,形成捕获层结构,所述捕获层结构的厚度可以为0.1~20nm。
在含水氛围中,采用氯等离子体处理衬底基板表面。在本申请中,所述含水氛围可以理解为衬底基板表面含有水分或者等离子体环境中含有水分。例如,衬底基板为硅板,对硅衬底基板表面采用去离子水进行兆声清洗,使硅衬底基板表面附着一些水分子,然后采用氯等离子体处理表面附着水分子的硅衬底基板,氯等离子体可活化硅衬底表面的硅元素,同时在氯等离子体高能量的作用下可生成具有Si-O-Cl复合体和/或Si-Cl复合体的氧化硅薄层,即,捕获结构。Si-O-Cl复合体和/或Si-Cl复合体中的氯原子可作为负电荷活性中心捕获衬底基板与缺陷层附近的金属离子。由于复合体中氯与硅或氧之间形成共价键,形成不可移动的负电荷活性中心,因此本申请可移动的金属离子被捕获后束缚到负电荷活性中心附近,中性化并不可移动。
本申请制备的捕获结构也具有一定的厚度,也形成捕获层结构,所述捕获层结构的厚度也可以为0.1~20nm。
第二种等离子体处理具体为:将等离子体处理后置于含有氧气或水的环境中进行退火处理。
在本种处理方式中,在等离子体处理过程中,可以置于氧气氛围或者含水氛围中,也可以置于隔氧隔水环境中。
在本申请中,所述退火处理的温度为600℃~1200℃,优选900℃~1100℃。
具体的,以衬底基板为硅为例,采用氯等离子体处理硅衬底表面后,硅衬底表面被活化,再将活化后的硅衬底基板置于退火环境中,退火氛围为氧气或水,退火后的衬底基板表面生成具有Si-O-Cl复合体和/或Si-Cl复合体的氧化硅薄层,即,捕获结构。其中,退火氛围含有水指的是环境中含有水或者对等离子体处理后的硅衬底基板表面进行水处理。
在本申请中,所述Si-O-Cl复合体和/或Si-Cl复合体中的氯原子可作为负电荷活性中心捕获衬底基板与缺陷层附近的金属阳离子。由于复合体中氯与硅或氧之间形成共价键,形成不可移动的负电荷活性中心,因此,本申请可移动的金属阳离子被捕获后束缚到负电荷活性中心附近,被中性化,并不可移动。
本申请制备的捕获结构具有一定的厚度,所述捕获结构的厚度为0.1~20nm。
可以理解的是,两种具体实现方式获得的捕获结构可相同,也可不同。
在第二种电活化方法中,采用含氯溶液或者含氯气体对衬底基板的工艺面进行处理。
在含氯气体对衬底基板的工艺面进行处理的方式中,含氯气体为本身为含有氯化氢气体的物质,或者经过化学反应后能够产生含有氯化氢气体的物质,例如:氯气、氯化氢、三氯乙烯、二氯乙烯或者氯化铵等。
以下以二氯乙烯作为含氯气体源为例说明在线制备HCl气体进行电活化:
将氮气通过二氯乙烯(C2H2Cl2)液体然后通入到气体混合室中,氮气流量为0.5 L/min~1.5 L/min);同时向气体混合室中通入氧气,氧气气体流量为0.5 L/min~1.5 L/min,使携带二氯乙烯(C2H2Cl2)的氮气和氧气在所述气体混合室中混合均匀后,将混合气体通入到清洗室中用于清洗衬底基板。
本申请可在多级反应装置中进行,所述多级反应装置至少包括依次连通的气体混合室、基板清洗室和气体回收室,其中,所述气体混合室至少包括两个进气通道和一个出气通道,并且,在所述进气通道和出气通道上均设置有用于记录和显示气体流量的气体流量计。
在本申请中,通入混合室中携带二氯乙烯(C2H2Cl2)的氮气气流量和氧气气流量不受限于上述范围,而是可以根据需求的含氯气体的量进行调节,携带二氯乙烯(C2H2Cl2)的氮气气流量和氧气气流量比可以为1~10:1~10。
在本申请中,氮气所携带的二氯乙烯气体与氧气混合后能够生成HCl气体和CO2气体,利用生成的HCl清洗衬底基板,可以理解的是环境中或衬底表面会存在水分子,HCl气体遇到水分子水离解出氯离子,使衬底基板表面附着有氯离子,在所述衬底基板上制备缺陷层,能够在缺陷层与衬底基板之间形成分布有氯元素的捕获界面。捕获界面中的氯元素作为负电荷活性中心,捕获移动的金属离子后中性化。
以下以氯化氢气体作为含氯气体源、衬底基板为硅衬底为例进行说明:
本申请可在另一种多级反应装置中进行,所述多级反应装置至少包括依次连通的基板清洗室和气体回收室,其中,所述基板清洗室至少包括一个进气通道和一个出气通道,并且,在所述进气通道和出气通道上均设置有用于记录和显示气体流量的气体流量计。
将硅衬底置于高温环境中,采用氯化氢气体清洗所述硅衬底表面,在高温环境下,氯化氢气体会与硅衬底表面的硅发生化学反应生成Si-Cl复合体,复合体中氯原子与硅原子之间形成共价键,形成不可移动的负电荷活性中心,负电荷活性中心能够捕获衬底基板与缺陷层附近的金属离子,使可移动的金属离子束缚到负电荷活性中心附近,中性化并不可移动。
以下以氯气作为含氯气体源、衬底基板为硅衬底为例进行说明:
将硅衬底置于高温环境中,采用氯气清洗所述硅衬底表面,当环境中含有氧气时,在高温环境下,氯气与硅、氧气可发生化学反应生成具有Si-O-Cl或Si-Cl复合体的氧化硅薄层,即捕获结构。Si-O-Cl或Si-Cl复合体中的氯原子可作为负电荷活性中心捕获衬底基板与缺陷层附近的金属离子。由于复合体中氯与硅或氧之间形成共价键,形成不可移动的负电荷活性中心,因此本申请可移动的金属离子被捕获后束缚到负电荷活性中心附近,中性化并不可移动。
将硅衬底置于高温环境中,采用氯气清洗所述硅衬底表面,当环境中仅含有氯气或氯气与惰性气体(例如氩气或氮气)时,在高温环境下,氯气会与硅衬底表面的硅发生化学反应生成Si-Cl复合体,复合体中氯原子与硅原子之间形成共价键,形成不可移动的负电荷活性中心,负电荷活性中心能够捕获衬底基板与缺陷层附近的金属离子,使可移动的金属离子束缚到负电荷活性中心附近,中性化并不可移动。
在含氯溶液对衬底基板的工艺面进行处理的方式中,所述含氯溶液可以为含有HCl或NH4Cl的溶液。
下面以含有HCl的溶液为例说明本方式的实现方法:
将盐酸、双氧水、去离子水配置成混合清洗液清洗衬底基板表面,其中,盐酸、双氧水、去离子水的重量比可以为1:1:4~10。
被混合清洗液清洗后的衬底基板表面附着有氯离子,在所述清洗后的衬底基板上制备缺陷层后,能够在缺陷层与衬底基板之间形成分布有氯离子的的捕获界面,所述捕获界面中的氯作为负电荷活性中心,在捕获移动的金属阳离子后中性化。
在本申请中,所述缺陷层可以为多晶硅层、非晶硅或者多晶锗,缺陷层也可以为通过离子注入损伤、激光损伤或掺杂制备的层。缺陷层可以提供大量的载流子的陷阱,捕获存在于绝缘层和硅衬底之间的载流子,避免这些载流子引起绝缘层与衬底基板附近界面处的载流子聚集,抑制PSC效应,降低复合衬底的损耗。具体的,缺陷层的厚度可以为300nm~3000nm,优选500nm~1200nm,例如可以为500nm、600nm、800nm、1000nm、1200nm。优选的,缺陷层为多晶硅,在本申请中,所述在电活化处理后的衬底基板上制备多晶硅缺陷层可以为LPCVD法,制备温度为600℃~700℃,例如,650℃;也可以通过先制备非晶硅层,然后通过对非晶硅层进行激光退火或高温退火制备对晶硅层。
在本申请中,所述绝缘层可以为二氧化硅、氮氧化硅或氮化硅绝缘层,所述绝缘层的厚度为100nm~5000nm,例如可以为300nm、500nm、800nm、1000nm、1500nm、2000nm、3000nm、5000nm等。
在本申请中,在所述缺陷层上制备绝缘层的方法可以为沉积或氧化。
可选地,沉积的方法包括化学气相沉积(CVD)、物理气相沉积(PVD)、磁控溅射等。
在本申请中,所述绝缘层的材料可以为二氧化硅、氮化硅或氮氧化硅。
进一步地,如果所述缺陷层的材料为多晶硅、非晶硅或损伤硅,则可以通过对缺陷层进行部分氧化制备绝缘层。
以缺陷层为多晶硅为例说明制备绝缘层的方法:
在氧气氛围中,对制备有多晶硅缺陷层的衬底基板进行氧化,使得所述多晶硅缺陷层中远离衬底基板的一侧被氧化形成二氧化硅绝缘层,而多晶硅缺陷层中靠近衬底基板的一侧未被氧化,仍然作为缺陷层。
在本申请中,所述氧化处理的温度为900~1000℃。
在本申请中,所述有源层由压电材料制备,所述压电材料包括铌酸锂、钽酸锂、石英、陶瓷、四硼酸锂、磷酸钛氧钾、磷酸钛氧铷、砷化镓或硅等。
在本申请中,所述有源层的厚度可以为50nm~10μm,优选50nm~3000nm,具体可以为300nm、500nm、600nm、800nm、900nm、1000nm、1500nm或者2000nm等。
在本申请中,在所述绝缘层上制备有源层的方法可以为现有技术中任意一种在绝缘层上制备有源层的方法,例如,离子注入-键合分离法、直接键合-机械减薄法等。
其中,离子注入-键合分离法是指由有源基体的一面向所述薄膜基体内部进行离子注入,从而在有源基体上形成有源层、离子注入层和余料层;然后将有源基体的有源层一面与绝缘层键合,得到键合体,再对键合体热处理,使余质层从键合体上剥离,这样就在绝缘层上制备出了有源层。
直接键合-机械减薄法是指将薄膜基体与绝缘层直接键合,然后通过研磨等手段将薄膜基体的厚度减薄至目标厚度得到有源层。由此可知,有源基体是指具有一定厚度的、用于得到有源层的基础材料。
以下以离子注入-键合分离法为例具体说明在缺陷层上制备有源层的过程:
由有源基体的工艺面向所述薄膜基体中进行离子注入,使得所述薄膜基体形成有源层、离子注入层和余料层;
对有源基体的离子注入层一侧的表面和绝缘层表面分别进行活化处理;
将活化处理后的有源基体的工艺面与绝缘层键合,形成键合体;
对所述键合体进行加热处理,使得所述有源基体中的余料层沿离子注入层脱离,所述有源层保留于绝缘层上,形成具有依次层叠的有源层、绝缘层、缺陷层、捕获结构、衬底基板的复合衬底。
进一步地,可以对所述绝缘层进行抛光等后续处理,使有源层表面质量、厚度等性能指标达到目标状态满足后续工段的要求。
本申请对向所述薄膜基体中进行离子注入的方式不做特别限定,可以使用现有技术中任意一种离子注入的方式。
进一步地,向有源基体所注入的离子可以为通过热处理能够生成气体的离子,例如:氢离子或者氦离子,随着热处理进展,注入层内的气泡连成一片,最后离子注入层裂开,使得余料层与所述有源层沿所述离子注入层分离,从而使余料层由键合体上剥离下来。
可选地,离子注入氢的剂量可以为3×1016ions/cm2~8×1016ions/cm2,注入能量可以为120 KeV ~400KeV;注入氦离子时,注入剂量可以为1×1016ions/cm2~1×1017ions/cm2,注入能量可以为50 KeV ~ 1000KeV。例如,注入氢离子时,注入剂量可以为4×1016ions/cm2,注入能量可以为180KeV;注入氦离子时,注入剂量为4×1016ions/cm2,注入能量为200KeV。
本申请中,可以通过调整离子注入深度来调整薄膜层的厚度,具体地,离子注入的深度越大,所制备薄膜层的厚度越大;相反,离子注入的深度越小,所制备薄膜层的厚度越小。
进一步地,对有源基体的工艺离子注入层一侧的表面和绝缘层表面进行活化处理的方式不做特别限定,可以采用现有技术中任意一种表面活化的方式,例如,等离子体活化、化学溶液活化或者旋涂黏合剂等。
可选地,对键合体进行热处理,所述热处理的温度可以为100℃~300℃,保温时间可以为1分钟~48小时,例如3h。此步骤能够使薄膜层与绝缘层之间的键合力大于10MPa,使余质层从键合体上剥离,并且能够恢复离子注入对薄膜层的损伤,使得所获得的铌酸锂薄膜层接近铌酸锂晶圆的性质。
进一步地,可以对有源层进行抛光减薄,减薄后有源层的厚度可以为50-3000nm,例如,例如可以为300nm、500nm、600nm、800nm、900nm、1000nm、1500nm、2000nm等。
第三方面,本申请还提供一种通过上述复合衬底制备的电子元器件。
本申请的有益效果为,与现有技术相比,本申请提供的方法能够在缺陷层与衬底层之间形成捕获结构,所述捕获结构中分布负电荷中心,能够捕获或中和衬底层-缺陷层界面处因污染或清洗残留的Na+、Li+、K+等碱金属离子,从而降低碱金属对衬底层-缺陷层界面处电阻率的影响。
此外,在后续的高温制备工艺(例如,多晶硅高温氧化制备氧化硅绝缘层或复合衬底加工制备器件中的高温过程)中,所述捕获界面中负电荷中心能够降低缺陷层中晶粒发生重构的程度,使所述缺陷层的稳定性保持稳定,载流子陷阱保持充足,从而使缺陷层保持较高的载流子捕获能力。
具体实施方式
这里将详细地对示例性实施例进行说明。以下示例性实施例中所描述的实施方式并不代表与本发明相一致的所有实施方式。相反,它们仅是与如所附权利要求书中所详述的、本发明的一些方面相一致方法的例子。
实施例
实施例1 等离子体处理
步骤1:准备6英寸硅晶圆作为衬底基板和6英寸的铌酸锂晶圆作为有源基板,其中硅晶圆的电阻率大于5000Ω‧cm;
步骤2:在氧气氛围下采用氯等离子体对硅衬底的表面进行处理,处理时间50s;
步骤3:采用LPCVD法在氯等离子体处理后的硅衬底表面上制备多晶硅层,多晶硅层的制备温度650℃,多晶硅层的厚度为800nm;
步骤4:采用LPCVD法在多晶硅层上制备氮氧化硅绝缘层,氮氧化硅绝缘层的厚度为500nm;
步骤5:对氮氧化硅绝缘层表面与铌酸锂晶圆的工艺面分别采用等离子体方式活化处理,然后将活化后的氮氧化硅绝缘层表面与铌酸锂晶圆的工艺面进行键合,获得键合体;
步骤6:对所述键合体中的铌酸锂层采用研磨抛光的方式进行减薄,得到1000nm厚的铌酸锂有源层,获得复合衬底。
本实施例所制备的复合衬底中,衬底基板与缺陷层之间具有捕获层结构,所述捕获界面中分布有负电荷中心—氯,捕获结构厚度为1nm,捕获结构中氯元素的含量为大于2×1018atoms/cm3,经测定,所述复合衬底中多晶硅层以及硅衬底与多晶硅缺陷层之间的捕获结构的电阻率大于5000Ω‧cm。
实施例2 等离子体处理
步骤1:准备6英寸硅晶圆作为衬底基板和6英寸的铌酸锂晶圆作为有源基板,其中硅晶圆的电阻率大于5000Ω‧cm;
步骤2:对硅晶圆表面采用去离子水进行兆声清洗,使硅片表面附着一些水分子,然后采用氯等离子体处理附着水分子的硅晶圆的表面,处理时间200s;
步骤3:采用LPCVD法在氯等离子体处理后的硅衬底表面上制备多晶硅层,多晶硅层的制备温度600℃,多晶硅层的厚度为500nm;
步骤4:采用LPCVD法在多晶硅层上制备二氧化硅绝缘层,二氧化硅绝缘层的厚度为1000nm;
步骤5:对二氧化硅绝缘层表面与铌酸锂晶圆的工艺面分别采用等离子体方式活化处理,然后将活化后的二氧化硅绝缘层表面与铌酸锂晶圆的工艺面进行键合,获得键合体;
步骤6:对所述键合体中的铌酸锂层采用研磨抛光的方式进行减薄,得到500nm厚的铌酸锂有源层,获得复合衬底。
本实施例所制备的复合衬底中,衬底基板与缺陷层之间具有捕获层结构,所述捕获界面中分布有负电荷中心—氯,捕获结构厚度为5nm,捕获结构中氯元素的含量为大于2×1018atoms/cm3,经测定,所述复合衬底中多晶硅层以及硅衬底与多晶硅缺陷层之间的捕获结构的电阻率大于5000Ω‧cm。
实施例3 等离子体处理
步骤1:准备6英寸硅晶圆作为衬底基板和6英寸的铌酸锂晶圆作为有源基板,其中硅晶圆的电阻率大于5000Ω‧cm;
步骤2:然后采用氯等离子体处理硅晶圆的表面,处理时间350s;
步骤3:对氯等离子体处理后的硅晶圆表面采用去离子水进行兆声清洗,使硅片表面附着一些水分子,然后将表面附有水分的硅晶圆在900℃下进行退火。
步骤3:采用LPCVD法在退火后的硅衬底表面上制备多晶硅层,多晶硅层的制备温度600℃,多晶硅层的厚度为1000nm;
步骤4:采用LPCVD法在多晶硅层上制备氮化硅绝缘层,氮化硅绝缘层的厚度为1500nm;
步骤5:对氮化硅绝缘层表面与铌酸锂晶圆的工艺面分别采用等离子体方式活化处理,然后将活化后的氮化硅绝缘层表面与铌酸锂晶圆的工艺面进行键合,获得键合体;
步骤6:对所述键合体中的铌酸锂层采用研磨抛光的方式进行减薄,得到800nm厚的铌酸锂有源层,获得复合衬底。
本实施例所制备的复合衬底中,衬底基板与缺陷层之间具有捕获层结构,所述捕获界面中分布有负电荷中心—氯,捕获结构厚度为12nm,捕获结构中氯元素的含量为大于2×1018atoms/cm3,经测定,所述复合衬底中多晶硅层以及硅衬底与多晶硅缺陷层之间的捕获结构的电阻率大于5000Ω‧cm。
实施例4 采用含氯气体处理
步骤1:准备6英寸硅晶圆作为衬底基板和6英寸的钽酸锂晶圆作为有源基板,其中硅晶圆的电阻率大于10000Ω‧cm;
步骤2:将氮气通过二氯乙烯(C2H2Cl2)液体,然后通入到混合室中(气体流量为1L/min),同时向混合室中通入氧气(气体流量为1 L/min),使携带二氯乙烯(C2H2Cl2)气体的氮气与氧气混合均匀后,将混合气体通入到清洗室中用于清洗衬底基板,其中,通入混合室中携带二氯乙烯(C2H2Cl2)的氮气气流量和氧气气流量为1:1;
步骤3:采用LPCVD法在步骤2处理后的硅衬底表面上制备多晶硅层,多晶硅层的制备温度650℃,多晶硅层的厚度为1000nm;
步骤4:采用氧化法对步骤3制备的多晶硅层进行氧化,氧化温度为900℃,热氧化时间为10h,使得多晶硅层中远离硅衬底的部分被氧化成二氧化硅绝缘层,靠近硅衬底的部分未被氧化仍为多晶硅层,其中,二氧化硅绝缘层的厚度为450nm,未被氧化的多晶硅层的厚度为800nm;
步骤5:由所述钽酸锂晶圆的工艺面向钽酸锂晶圆中注入He离子,形成离子注入层、分离层和余料层;
步骤6:对二氧化硅绝缘层的表面与钽酸锂晶圆的工艺面分别采用等离子体活化处理,将活化后的二氧化硅绝缘层表面与钽酸锂晶圆的工艺面进行键合,获得键合体;
步骤7:对所述键合体进行热处理,置于270℃下保温15h,使得余料层沿着分离层从键合体上分离下来,对留存在键合体上的离子注入层进行抛光处理,得到1000nm厚的钽酸锂有源层,获得复合衬底。
本实施例制得的复合衬底中,在硅衬底与多晶硅层之间具有捕获界面,所述捕获界面中分布有负电荷中心—氯,捕获界面中氯元素的含量大于2×1013atoms/cm2,复合衬底中多晶硅层以及硅衬底与多晶硅缺陷层之间的捕获界面的电阻率大于10000Ω‧cm。
实施例5 含氯溶液处理
步骤1:准备6英寸硅晶圆作为衬底基板和6英寸的钽酸锂晶圆作为有源基板,其中硅晶圆的电阻率大于10000Ω‧cm;
步骤2:采用盐酸、双氧水、去离子水按照质量比为1:1:6的比例配置成混合溶液,采用上述混合溶液清洗硅衬底基板表面。
步骤3:采用LPCVD法步骤2处理后的硅衬底表面上制备多晶硅层,所述多晶硅层的制备温度650℃,所述多晶硅层的厚度为800nm;
步骤4:采用LPCVD法在多晶硅层上制备二氧化硅绝缘层,二氧化硅绝缘层的厚度为2000nm;
步骤5:由钽酸锂晶圆的工艺面向钽酸锂晶圆中注入He离子,形成离子注入层、分离层和余料层;
步骤6:对二氧化硅绝缘层表面与钽酸锂晶圆的离子注入层表面分别采用等离子体方式进行活化处理,将活化后的二氧化硅绝缘层表面与钽酸锂晶圆的离子注入层表面进行键合,获得键合体;
步骤7:对所述键合体进行热处理,置于250℃下保温20h,余料层沿着分离层从键合体上分离下来,对留存在键合体上的离子注入层进行抛光处理,得到900nm厚的钽酸锂有源层,获得复合衬底。
本实施例制备的复合衬底中,硅衬底与多晶硅层之间具有捕获界面,所述捕获界面中分布有负电荷中心—氯,捕获界面中氯元素的含量大于2×1013atoms/cm2,复合衬底中多晶硅层的电阻率大于10000Ω‧cm。
以上结合具体实施方式和范例性实例对本申请进行了详细说明,不过这些说明并不能理解为对本申请的限制。本领域技术人员理解,在不偏离本申请精神和范围的情况下,可以对本申请技术方案及其实施方式进行多种等价替换、修饰或改进,这些均落入本申请的范围内。本申请的保护范围以所附权利要求为准。

Claims (11)

1.一种具有捕获结构的复合衬底,其特征在于,所述复合衬底包括依次层叠的衬底基板、缺陷层、绝缘层和有源层,所述衬底基板与所述缺陷层之间具有捕获结构;所述捕获结构中分布有负电荷活性中心。
2.根据权利要求1所述的复合衬底,其特征在于,
在所述捕获结构中,所述负电荷活性中心的密度为2×1018atoms/cm3以上,或者,2×1013atoms/cm2以上;
所述负电荷活性中心包括氯元素或类氯元素。
3.根据权利要求1或2所述的复合衬底,其特征在于,
所述捕获结构中具有Si-O-X复合体或者Si-X复合体,其中,X表示氯原子或者类氯原子;
所述捕获结构的厚度为0.1~20nm。
4.根据权利要求3所述的复合衬底,其特征在于,所述捕获结构包含氧化硅层,所述Si-O-X复合体或者Si-X复合体分布于所述氧化硅层。
5.根据权利要求1所述的复合衬底,其特征在于,所述缺陷层的电阻率大于5000Ω﹒cm;所述捕获结构电阻率大于5000Ω﹒cm。
6.一种电子元器件,其特征在于,所述电子元器件包括如权利要求1至5任一项所述的复合衬底。
7.一种制备如权利要求1至5任一项所述具有捕获结构复合衬底的方法,所述方法包括:
对衬底基板的工艺面进行电活性处理;
在电活性处理后的衬底基板上制备缺陷层;
在所述缺陷层上制备绝缘层;
在所述绝缘层上制备有源层,获得复合衬底;
其中,所述复合衬底的衬底基板与所述缺陷层之间具有捕获结构;所述捕获结构中分布有负电荷活性中心。
8.根据权利要求7所述的方法,其特征在于,对衬底基板的工艺面进行电活性处理包括采用等离子体处理衬底基板的工艺面,其中,所述等离子体包括氯等离子体或者类氯等离子体。
9.根据权利要求8所述的方法,其特征在于,所述等离子体处理衬底基板的环境中有氧气或者水分。
10.根据权利要求8所述的方法,其特征在于,将等离子体处理后的衬底基板置于含有氧气或水分的环境中进行退火处理。
11.根据权利要求7所述的方法,其特征在于,对衬底基板的工艺面进行电活性处理还包括使用含氯溶液或含氯气体处理衬底基板的工艺面。
CN202210392175.6A 2022-04-15 2022-04-15 一种具有捕获结构的复合衬底及其制备方法及电子元器件 Active CN114497197B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210392175.6A CN114497197B (zh) 2022-04-15 2022-04-15 一种具有捕获结构的复合衬底及其制备方法及电子元器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210392175.6A CN114497197B (zh) 2022-04-15 2022-04-15 一种具有捕获结构的复合衬底及其制备方法及电子元器件

Publications (2)

Publication Number Publication Date
CN114497197A true CN114497197A (zh) 2022-05-13
CN114497197B CN114497197B (zh) 2022-08-09

Family

ID=81488038

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210392175.6A Active CN114497197B (zh) 2022-04-15 2022-04-15 一种具有捕获结构的复合衬底及其制备方法及电子元器件

Country Status (1)

Country Link
CN (1) CN114497197B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117174726A (zh) * 2023-08-30 2023-12-05 中环领先半导体材料有限公司 半导体衬底、制备方法及图像传感器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10163218A (ja) * 1996-11-28 1998-06-19 Nkk Corp 半導体基板とその製造方法
KR20070048331A (ko) * 2005-11-04 2007-05-09 삼성전자주식회사 박막트랜지스터 기판 및 이의 제조방법
US20100330779A1 (en) * 2009-06-26 2010-12-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate and soi substrate
CN105261586A (zh) * 2015-08-25 2016-01-20 上海新傲科技股份有限公司 带有电荷陷阱和绝缘埋层衬底的制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10163218A (ja) * 1996-11-28 1998-06-19 Nkk Corp 半導体基板とその製造方法
KR20070048331A (ko) * 2005-11-04 2007-05-09 삼성전자주식회사 박막트랜지스터 기판 및 이의 제조방법
US20100330779A1 (en) * 2009-06-26 2010-12-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate and soi substrate
CN105261586A (zh) * 2015-08-25 2016-01-20 上海新傲科技股份有限公司 带有电荷陷阱和绝缘埋层衬底的制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117174726A (zh) * 2023-08-30 2023-12-05 中环领先半导体材料有限公司 半导体衬底、制备方法及图像传感器

Also Published As

Publication number Publication date
CN114497197B (zh) 2022-08-09

Similar Documents

Publication Publication Date Title
TWI794525B (zh) 絕緣層上半導體之結構
US7314854B2 (en) Ammonium hydroxide treatments for semiconductor substrates
CN114497197B (zh) 一种具有捕获结构的复合衬底及其制备方法及电子元器件
CN110581212B (zh) 一种单晶单畴压电薄膜及其制备方法
CN112260660B (zh) 一种复合基底、复合薄膜及其制备方法
CN114420834A (zh) 一种基于倾斜键合的薄膜制备方法及其复合薄膜
WO2002050912A1 (fr) Procede de fabrication de plaquettes de silicium sur isolant et plaquette de silicium sur isolant
CN116613058A (zh) 一种复合基底、复合薄膜及其制备方法
JP2005166925A (ja) ウェーハ加工方法およびウェーハ加工装置
CN116669523A (zh) 一种热释电复合薄膜的制备方法
CN115915899A (zh) 一种优化注入颗粒的复合薄膜及其制备方法
CN101568992B (zh) 混合基片的制造方法
CN112951708B (zh) 一种复合衬底及其制备方法、复合薄膜
CN114122250A (zh) 一种黑化单晶压电复合薄膜及其制备方法
CN114388688A (zh) 基于等离子体刻蚀的黑化单晶压电复合薄膜及其制备方法
CN114883477A (zh) 一种压电复合薄膜黑化的方法及黑化压电复合薄膜
CN114141630A (zh) 一种二次离子注入薄膜晶圆方法、复合薄膜及电子元器件
CN112671363A (zh) 复合衬底、复合薄膜及其制备方法,及射频声表面波器件
CN113629182A (zh) 一种tc-saw复合衬底及其制备方法
CN117116759A (zh) 一种衬底外延层表面寄生电导效应的方法
CN115207206B (zh) 一种近化学计量比复合薄膜及其制备方法
CN112564662B (zh) 复合衬底及其制备方法、电子元器件
CN107154347B (zh) 绝缘层上顶层硅衬底及其制造方法
CN112904598B (zh) 一种电光晶体薄膜、制备方法及电子元器件
CN112750686B (zh) 一种多层衬底、电子元器件及多层衬底制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant