JPH10163218A - 半導体基板とその製造方法 - Google Patents
半導体基板とその製造方法Info
- Publication number
- JPH10163218A JPH10163218A JP31770296A JP31770296A JPH10163218A JP H10163218 A JPH10163218 A JP H10163218A JP 31770296 A JP31770296 A JP 31770296A JP 31770296 A JP31770296 A JP 31770296A JP H10163218 A JPH10163218 A JP H10163218A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- buried oxide
- ions
- semiconductor substrate
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】
【課題】従来技術によるＳＯＩ基板における埋め込み酸
化膜とシリコン基板の界面にリンガラス層を形成して回
路素子を安定化させる場合、形成される位置が製造装置
の再現性や変動に影響を受けやすく、素子形成領域のシ
リコン層にリンが拡散すると、シリコン層の物性に変化
を与え制御が出来なくなる。 【解決手段】本発明は、ＳＩＭＯＸ技術により所望の深
さで所定厚に形成されたシリコン酸化物（ＳiＯ2）から
なる埋め込み酸化膜２内に、塩素イオンをイオン注入し
熱処理を施してＣｌトラップ層４を形成し、このＣｌト
ラップ層４により、埋め込み酸化膜２中に発生する可動
イオンを捕獲し、不活性化若しくは不動態化するＳＯＩ
基板とその製造方法である。
化膜とシリコン基板の界面にリンガラス層を形成して回
路素子を安定化させる場合、形成される位置が製造装置
の再現性や変動に影響を受けやすく、素子形成領域のシ
リコン層にリンが拡散すると、シリコン層の物性に変化
を与え制御が出来なくなる。 【解決手段】本発明は、ＳＩＭＯＸ技術により所望の深
さで所定厚に形成されたシリコン酸化物（ＳiＯ2）から
なる埋め込み酸化膜２内に、塩素イオンをイオン注入し
熱処理を施してＣｌトラップ層４を形成し、このＣｌト
ラップ層４により、埋め込み酸化膜２中に発生する可動
イオンを捕獲し、不活性化若しくは不動態化するＳＯＩ
基板とその製造方法である。
Description
【０００１】
【発明の属する技術分野】本発明は、ＳＯＩ( Silicon-
On-Insulator )構造に形成された半導体基板に係り、特
にＳＩＭＯＸ( Separation by IMplanted OXygen )技術
により製造された酸化膜中の可動イオンの安定化を図る
半導体基板とその製造方法に関する。
On-Insulator )構造に形成された半導体基板に係り、特
にＳＩＭＯＸ( Separation by IMplanted OXygen )技術
により製造された酸化膜中の可動イオンの安定化を図る
半導体基板とその製造方法に関する。
【０００２】
【従来の技術】一般に、半導体装置への低消費電力化や
高速化の要求により半導体基板の製造技術として、ＳＯ
Ｉ技術（ＳＯＩ構造）で形成された半導体基板が知られ
ている。このＳＯＩ技術としては、鏡面状態の基板どう
しを貼り合わせた後、熱処理を施して接着する貼り合わ
せ技術と、シリコン半導体（Ｓi）基板に酸素イオンを
イオン注入して形成するＳＩＭＯＸ技術がある。
高速化の要求により半導体基板の製造技術として、ＳＯ
Ｉ技術（ＳＯＩ構造）で形成された半導体基板が知られ
ている。このＳＯＩ技術としては、鏡面状態の基板どう
しを貼り合わせた後、熱処理を施して接着する貼り合わ
せ技術と、シリコン半導体（Ｓi）基板に酸素イオンを
イオン注入して形成するＳＩＭＯＸ技術がある。
【０００３】このＳＩＭＯＸ技術により作製されたＳＩ
ＭＯＸ基板は、例えば、Ｓi基板に酸素イオンを高加速
エネルギーでイオン注入した後、高温アニール処理を施
して形成される。この酸素イオンの注入により、Ｓi基
板のある深さに形成されたシリコン酸化膜（ＳiＯ2膜）
内に、何等かの原因でナトリウム（Ｎa）が混入する
と、ナトリウムイオンが発生する。このＮaイオンの様
な可動イオン（活性化されたイオン）が存在するＳi基
板にトランジスタ等の能動若しくは回路素子を形成した
場合には、ＳiＯ2層とＳi基板との界面において、リー
ク電流が発生する恐れがあった。
ＭＯＸ基板は、例えば、Ｓi基板に酸素イオンを高加速
エネルギーでイオン注入した後、高温アニール処理を施
して形成される。この酸素イオンの注入により、Ｓi基
板のある深さに形成されたシリコン酸化膜（ＳiＯ2膜）
内に、何等かの原因でナトリウム（Ｎa）が混入する
と、ナトリウムイオンが発生する。このＮaイオンの様
な可動イオン（活性化されたイオン）が存在するＳi基
板にトランジスタ等の能動若しくは回路素子を形成した
場合には、ＳiＯ2層とＳi基板との界面において、リー
ク電流が発生する恐れがあった。
【０００４】このようなリーク電流を防止する技術とし
て、例えば、特開平４−７５３７９号公報には、ＳＩＭ
ＯＸ基板の製造工程で、Ｓi基板とＳiＯ2膜との界面に
リン（燐）イオンを打ち込み、リンガラスを形成して、
Ｎaイオンを安定化させる技術が提案されている。
て、例えば、特開平４−７５３７９号公報には、ＳＩＭ
ＯＸ基板の製造工程で、Ｓi基板とＳiＯ2膜との界面に
リン（燐）イオンを打ち込み、リンガラスを形成して、
Ｎaイオンを安定化させる技術が提案されている。
【０００５】図５には、この技術により形成された半導
体基板の断面を示す。
体基板の断面を示す。
【０００６】この半導体基板は、Ｓi基板１１の表面か
ら酸素イオンを打ち込み、Ｓi基板１１の任意の深さに
所定厚のＳiＯ2膜からなる埋め込み酸化膜１３を形成
し、表面から回路素子を形成するためのＳi層１４、埋
め込み酸化膜１３、Ｓi基板１１の三層構造を形成す
る。さらに、表面側からリンイオンを打ち込み、Ｓi基
板１１と埋め込み酸化膜１３の界面にリンガラス層１２
を形成する。
ら酸素イオンを打ち込み、Ｓi基板１１の任意の深さに
所定厚のＳiＯ2膜からなる埋め込み酸化膜１３を形成
し、表面から回路素子を形成するためのＳi層１４、埋
め込み酸化膜１３、Ｓi基板１１の三層構造を形成す
る。さらに、表面側からリンイオンを打ち込み、Ｓi基
板１１と埋め込み酸化膜１３の界面にリンガラス層１２
を形成する。
【０００７】このリンガラス層１２を介在させること
で、ＳiＯ2膜中に発生したＮaイオンを安定させて、リ
ーク等の問題を解決している。
で、ＳiＯ2膜中に発生したＮaイオンを安定させて、リ
ーク等の問題を解決している。
【０００８】
【発明が解決しようとする課題】前述した特開平４−７
５３７９号公報で提案されているリンガラスを用いて、
Ｎaイオンの安定を図る技術においては、リンガラス層
１２をＳiＯ2膜１３とＳi基板１１との界面に形成しな
くてはならない。従って、リンイオンを打ち込むイオン
注入の加速エネルギーを正確に制御しないと、形成され
る深さがズレる恐れがある。また、注入後に行われる熱
処理の温度においても同様に、適正な制御が必要であ
る。実際の製造装置では、ある設定値に対して、再現性
や変動に許容範囲を持っており、必ずしもユーザによる
設定値が正確に維持されていない場合がある。
５３７９号公報で提案されているリンガラスを用いて、
Ｎaイオンの安定を図る技術においては、リンガラス層
１２をＳiＯ2膜１３とＳi基板１１との界面に形成しな
くてはならない。従って、リンイオンを打ち込むイオン
注入の加速エネルギーを正確に制御しないと、形成され
る深さがズレる恐れがある。また、注入後に行われる熱
処理の温度においても同様に、適正な制御が必要であ
る。実際の製造装置では、ある設定値に対して、再現性
や変動に許容範囲を持っており、必ずしもユーザによる
設定値が正確に維持されていない場合がある。
【０００９】しかし、このイオン注入の加速エネルギー
や熱処理の温度の設定の制御や再現性が悪い場合には、
リンガラス層の形成位置が形成されるべきＳi基板と埋
め込み酸化膜との界面からずれて、素子形成Ｓi層１４
と埋め込み酸化膜１３との界面側に形成されたり、リン
が拡散したりする。特に、素子形成領域となるＳi層１
４にリンが拡散して存在すると、素子形成Ｓi層１４の
物性に変化を与え、制御が出来なくなる。
や熱処理の温度の設定の制御や再現性が悪い場合には、
リンガラス層の形成位置が形成されるべきＳi基板と埋
め込み酸化膜との界面からずれて、素子形成Ｓi層１４
と埋め込み酸化膜１３との界面側に形成されたり、リン
が拡散したりする。特に、素子形成領域となるＳi層１
４にリンが拡散して存在すると、素子形成Ｓi層１４の
物性に変化を与え、制御が出来なくなる。
【００１０】そこで本発明は、ＳＯＩ基板内に形成され
た埋め込み酸化膜中に存在する可動イオンの安定化を図
り、リーク電流の発生を防止する半導体基板とその製造
方法を提供することを目的とする。
た埋め込み酸化膜中に存在する可動イオンの安定化を図
り、リーク電流の発生を防止する半導体基板とその製造
方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】本発明は上記目的を達成
するために、シリコン半導体基板と、前記シリコン半導
体基板の表面から所望の深さで所定厚に形成されたシリ
コン酸化（ＳiＯ2）膜からなる埋め込み酸化膜と、前記
埋め込み酸化膜上で回路素子を形成するための領域とな
る素子形成シリコン層とで積層形成するＳＯＩ基板にお
いて、前記埋め込み酸化膜中に形成され、該埋め込み酸
化膜中に発生した可動イオンを捕獲し、不活性化若しく
は不動態化させるための塩素をイオン注入して形成され
たＣｌトラップ層を備える半導体基板を提供する。
するために、シリコン半導体基板と、前記シリコン半導
体基板の表面から所望の深さで所定厚に形成されたシリ
コン酸化（ＳiＯ2）膜からなる埋め込み酸化膜と、前記
埋め込み酸化膜上で回路素子を形成するための領域とな
る素子形成シリコン層とで積層形成するＳＯＩ基板にお
いて、前記埋め込み酸化膜中に形成され、該埋め込み酸
化膜中に発生した可動イオンを捕獲し、不活性化若しく
は不動態化させるための塩素をイオン注入して形成され
たＣｌトラップ層を備える半導体基板を提供する。
【００１２】また、シリコン半導体基板の表面から、酸
素イオンをイオン注入して、前記表面から所望の深さで
所定厚に形成されたシリコン酸化（ＳiＯ2）膜からなる
埋め込み酸化膜内に、塩素イオンをイオン注入してＣｌ
トラップ層を形成し、該埋め込み酸化膜中に発生した可
動イオンを捕獲して不動態化させる、ＳＯＩ基板を製造
する半導体基板製造方法を提供する。
素イオンをイオン注入して、前記表面から所望の深さで
所定厚に形成されたシリコン酸化（ＳiＯ2）膜からなる
埋め込み酸化膜内に、塩素イオンをイオン注入してＣｌ
トラップ層を形成し、該埋め込み酸化膜中に発生した可
動イオンを捕獲して不動態化させる、ＳＯＩ基板を製造
する半導体基板製造方法を提供する。
【００１３】以上のような構成の半導体基板とその製造
方法は、ＳＩＭＯＸ技術により所望の深さで所定厚に形
成されたシリコン酸化物（ＳiＯ2）からなる埋め込み酸
化膜に、塩素イオンをイオン注入し熱処理を施して形成
されたＣｌトラップ層により、埋め込み酸化膜中に発生
する可動イオンを捕獲し、不動態化する。
方法は、ＳＩＭＯＸ技術により所望の深さで所定厚に形
成されたシリコン酸化物（ＳiＯ2）からなる埋め込み酸
化膜に、塩素イオンをイオン注入し熱処理を施して形成
されたＣｌトラップ層により、埋め込み酸化膜中に発生
する可動イオンを捕獲し、不動態化する。
【００１４】
【発明の実施の形態】以下、図面を参照して本発明の実
施形態について詳細に説明する。
施形態について詳細に説明する。
【００１５】図１には、本発明による半導体基板の断面
構造を示し説明する。
構造を示し説明する。
【００１６】この半導体基板は、シリコン半導体（Ｓ
i）基板１上にＳＩＭＯＸ技術により、所望の深さで所
定厚に形成されたシリコン酸化（ＳiＯ2）膜からなる埋
め込み酸化膜２と、トランジスタ等の回路素子を形成す
るための領域となる素子形成シリコン（Ｓi）層３と、
埋め込み酸化膜２中に本発明の特徴となる塩素をイオン
注入して形成するＣｌトラップ層４とで構成されてい
る。
i）基板１上にＳＩＭＯＸ技術により、所望の深さで所
定厚に形成されたシリコン酸化（ＳiＯ2）膜からなる埋
め込み酸化膜２と、トランジスタ等の回路素子を形成す
るための領域となる素子形成シリコン（Ｓi）層３と、
埋め込み酸化膜２中に本発明の特徴となる塩素をイオン
注入して形成するＣｌトラップ層４とで構成されてい
る。
【００１７】このＣｌトラップ層４を形成することよ
り、埋め込み酸化膜２中に発生したＮa等の可動イオン
をＣｌイオンが捕獲し、不動態化させることが出来る。
り、埋め込み酸化膜２中に発生したＮa等の可動イオン
をＣｌイオンが捕獲し、不動態化させることが出来る。
【００１８】特に、このＣｌトラップ層４の形成位置
は、埋め込み酸化膜２中に発生した例えば、Ｎaイオン
等の可動イオンを捕獲すればよいため、図示するような
素子形成Ｓi層３と埋め込み酸化膜２との界面の位置に
限定されるものではなく、素子形成Ｓi層３の界面から
Ｓi基板１の界面までの間の埋め込み酸化膜２中に形成
されればよい。
は、埋め込み酸化膜２中に発生した例えば、Ｎaイオン
等の可動イオンを捕獲すればよいため、図示するような
素子形成Ｓi層３と埋め込み酸化膜２との界面の位置に
限定されるものではなく、素子形成Ｓi層３の界面から
Ｓi基板１の界面までの間の埋め込み酸化膜２中に形成
されればよい。
【００１９】図２に示す半導体基板の製造工程を参照し
て、この半導体基板の形成方法について説明する。
て、この半導体基板の形成方法について説明する。
【００２０】まず、図２（ａ）に示すように、ＳＩＭＯ
Ｘ技術を用いて、Ｓi基板１の表面上から酸素イオンＯ+
を例えば、加速エネルギー１５０keＶ、ドーズ量１．２
×１０18ions/cm2でイオン注入する。その後、図２
（ｂ）に示すように、窒素（Ｎ2）ガス雰囲気中で、１１
５０℃の２時間に渡る熱処理を施し、埋め込み酸化膜２
を形成する。このＳＩＭＯＸ技術により、Ｓi基板１、
埋め込み酸化膜２及び素子形成Ｓi層３の積層構造のＳ
ＯＩ基板が形成される。
Ｘ技術を用いて、Ｓi基板１の表面上から酸素イオンＯ+
を例えば、加速エネルギー１５０keＶ、ドーズ量１．２
×１０18ions/cm2でイオン注入する。その後、図２
（ｂ）に示すように、窒素（Ｎ2）ガス雰囲気中で、１１
５０℃の２時間に渡る熱処理を施し、埋め込み酸化膜２
を形成する。このＳＩＭＯＸ技術により、Ｓi基板１、
埋め込み酸化膜２及び素子形成Ｓi層３の積層構造のＳ
ＯＩ基板が形成される。
【００２１】次に、図２（ｃ）に示すように、埋め込み
酸化膜２と素子形成Ｓi層３との界面に前記Ｃｌトラッ
プ層４を形成する場合には、塩素イオンＣｌ-を加速エ
ネルギー３３５keＶ、ドーズ量５．１×１０16ions/cm2
でイオン注入する。そして、図２（ｄ）に示すように、
このイオン注入した後、前述したと同様な窒素（Ｎ2）
ガス雰囲気中で、１１５０℃の２時間に亘る熱処理を施
し、Ｃｌトラップ層４を形成する。
酸化膜２と素子形成Ｓi層３との界面に前記Ｃｌトラッ
プ層４を形成する場合には、塩素イオンＣｌ-を加速エ
ネルギー３３５keＶ、ドーズ量５．１×１０16ions/cm2
でイオン注入する。そして、図２（ｄ）に示すように、
このイオン注入した後、前述したと同様な窒素（Ｎ2）
ガス雰囲気中で、１１５０℃の２時間に亘る熱処理を施
し、Ｃｌトラップ層４を形成する。
【００２２】この様に形成されたＣｌトラップ層４によ
り、外部からの混入等で埋め込み酸化膜２に発生したＮ
aイオンを捕獲し、不活性化若しくは不動態化する。
り、外部からの混入等で埋め込み酸化膜２に発生したＮ
aイオンを捕獲し、不活性化若しくは不動態化する。
【００２３】また前述したように、図３に示す埋め込み
酸化膜２とＳi基板１との界面にＣｌトラップ層４を形
成する場合には、塩素イオンＣｌ-を加速エネルギー３
５５keＶ、ドーズ量４．１×１０16ions/cm2でイオン注
入する。
酸化膜２とＳi基板１との界面にＣｌトラップ層４を形
成する場合には、塩素イオンＣｌ-を加速エネルギー３
５５keＶ、ドーズ量４．１×１０16ions/cm2でイオン注
入する。
【００２４】さらに、図４に示す埋め込み酸化膜２の厚
さの中心位置にＣｌトラップ層４を形成する場合には、
塩素イオンＣｌ-を加速エネルギー３４５keＶ、ドーズ
量４．０×１０16ions/cm2でイオン注入する。
さの中心位置にＣｌトラップ層４を形成する場合には、
塩素イオンＣｌ-を加速エネルギー３４５keＶ、ドーズ
量４．０×１０16ions/cm2でイオン注入する。
【００２５】以上説明したように本実施形態によれば、
ＳＩＭＯＸ技術により形成したＳＯＩ基板において、Ｎ
aイオン等の可動イオンを捕獲し、不動態化するＣｌト
ラップ層４は、埋め込み酸化膜中に形成すればよいた
め、界面近傍に形成するという従来のような制限は無
く、形成条件が比較的緩やかになり、ある程度の許容範
囲がある。従って、従来技術によるリンガラス層形成の
ように、イオン注入や熱処理温度に対する厳しい条件や
再現性に影響されることなく、Ｎaイオン等の可動イオ
ンを捕獲して、不動態化するトラップとして機能する層
を形成でき、可動イオンの安定化を実現し、回路素子形
成の際のリーク電流発生の問題を解決することが出来
る。
ＳＩＭＯＸ技術により形成したＳＯＩ基板において、Ｎ
aイオン等の可動イオンを捕獲し、不動態化するＣｌト
ラップ層４は、埋め込み酸化膜中に形成すればよいた
め、界面近傍に形成するという従来のような制限は無
く、形成条件が比較的緩やかになり、ある程度の許容範
囲がある。従って、従来技術によるリンガラス層形成の
ように、イオン注入や熱処理温度に対する厳しい条件や
再現性に影響されることなく、Ｎaイオン等の可動イオ
ンを捕獲して、不動態化するトラップとして機能する層
を形成でき、可動イオンの安定化を実現し、回路素子形
成の際のリーク電流発生の問題を解決することが出来
る。
【００２６】
【発明の効果】以上詳述したように本発明によれば、Ｓ
ＯＩ基板内に形成された埋め込み酸化膜中に存在する可
動イオンの安定化を図り、リーク電流の発生を防止する
半導体基板とその製造方法を提供することができる。
ＯＩ基板内に形成された埋め込み酸化膜中に存在する可
動イオンの安定化を図り、リーク電流の発生を防止する
半導体基板とその製造方法を提供することができる。
【図１】本発明による半導体基板の断面構造を示す図で
ある。
ある。
【図２】本実施形態における半導体基板の製造工程を示
す図である。
す図である。
【図３】埋め込み酸化膜とＳi基板との界面にＣｌトラ
ップ層を形成する場合の半導体基板の断面構造を示す図
である。
ップ層を形成する場合の半導体基板の断面構造を示す図
である。
【図４】埋め込み酸化膜の中心にＣｌトラップ層を形成
する場合の半導体基板の断面構造を示す図である。
する場合の半導体基板の断面構造を示す図である。
【図５】従来技術により形成されたリンガラス層を有す
るの半導体基板の断面構造を示す図である。
るの半導体基板の断面構造を示す図である。
１，１１…シリコン半導体（Ｓi）基板 ２，１３…埋め込み酸化膜 ３，１４…素子形成シリコン（Ｓi）層 ４…Ｃｌトラップ層 １２…リンガラス層
Claims (3)
- 【請求項１】 シリコン半導体基板と、前記シリコン半
導体基板の表面から所望の深さで所定厚に形成されたシ
リコン酸化（ＳiＯ2）膜からなる埋め込み酸化膜と、前
記埋め込み酸化膜上で回路素子を形成するための領域と
なる素子形成シリコン層と、で積層形成するＳＯＩ( Si
licon-On-Insulator )基板において、 前記埋め込み酸化膜中に形成され、該埋め込み酸化膜中
に発生した可動イオンを捕獲し、不活性化若しくは不動
態化させる、塩素イオンをイオン注入して形成されたＣ
ｌトラップ層を具備することを特徴とする半導体基板。 - 【請求項２】 シリコン半導体基板の表面から、酸素イ
オンをイオン注入して、前記表面から所望の深さで所定
厚に形成されたシリコン酸化（ＳiＯ2）膜からなる埋め
込み酸化膜内に、塩素イオンをイオン注入してＣｌトラ
ップ層を形成し、該埋め込み酸化膜中に発生した可動イ
オンを捕獲して、不活性化若しくは不動態化させる、Ｓ
ＯＩ基板を製造することを特徴とする半導体基板製造方
法。 - 【請求項３】 シリコン半導体基板の表面上から酸素イ
オンをイオン注入する工程と、 窒素（Ｎ2）ガス雰囲気中で、熱処理を施し、前記イオン
注入された領域に埋め込み酸化膜を形成させる工程と、 前記埋め込み酸化膜内に塩素イオンをイオン注入する工
程と前記塩素イオンをイオン注入した後、窒素ガス雰囲
気中で熱処理を施し、トラップ層を形成させる工程とに
より、 前記埋め込み酸化膜中に発生した可動イオンを捕獲し
て、不活性化若しくは不動態化させる、ＳＯＩ基板を製
造することを特徴とする半導体基板製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31770296A JPH10163218A (ja) | 1996-11-28 | 1996-11-28 | 半導体基板とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31770296A JPH10163218A (ja) | 1996-11-28 | 1996-11-28 | 半導体基板とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10163218A true JPH10163218A (ja) | 1998-06-19 |
Family
ID=18091082
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31770296A Pending JPH10163218A (ja) | 1996-11-28 | 1996-11-28 | 半導体基板とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10163218A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0964455A1 (de) * | 1998-05-15 | 1999-12-15 | Siemens Aktiengesellschaft | SOI-Halbleiteranordnung und Verfahren zur Herstellung derselben |
| US7064414B2 (en) | 2004-11-12 | 2006-06-20 | International Business Machines Corporation | Heater for annealing trapped charge in a semiconductor device |
| JP2010062503A (ja) * | 2008-09-08 | 2010-03-18 | Sumco Corp | Ｓｉｍｏｘウェーハの結晶欠陥の低減方法及びｓｉｍｏｘウェーハ |
| CN102222637A (zh) * | 2011-06-23 | 2011-10-19 | 北京大学 | 一种绝缘体上锗衬底的制备方法 |
| CN114497197A (zh) * | 2022-04-15 | 2022-05-13 | 济南晶正电子科技有限公司 | 一种具有捕获结构的复合衬底及其制备方法及电子元器件 |
-
1996
- 1996-11-28 JP JP31770296A patent/JPH10163218A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0964455A1 (de) * | 1998-05-15 | 1999-12-15 | Siemens Aktiengesellschaft | SOI-Halbleiteranordnung und Verfahren zur Herstellung derselben |
| US7064414B2 (en) | 2004-11-12 | 2006-06-20 | International Business Machines Corporation | Heater for annealing trapped charge in a semiconductor device |
| JP2010062503A (ja) * | 2008-09-08 | 2010-03-18 | Sumco Corp | Ｓｉｍｏｘウェーハの結晶欠陥の低減方法及びｓｉｍｏｘウェーハ |
| CN102222637A (zh) * | 2011-06-23 | 2011-10-19 | 北京大学 | 一种绝缘体上锗衬底的制备方法 |
| CN114497197A (zh) * | 2022-04-15 | 2022-05-13 | 济南晶正电子科技有限公司 | 一种具有捕获结构的复合衬底及其制备方法及电子元器件 |
| CN114497197B (zh) * | 2022-04-15 | 2022-08-09 | 济南晶正电子科技有限公司 | 一种具有捕获结构的复合衬底及其制备方法及电子元器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3080914B2 (ja) | 半導体ウェーハ製造方法 | |
| JP2806277B2 (ja) | 半導体装置及びその製造方法 | |
| JP5236290B2 (ja) | Ｓｏｉ基板材料 | |
| JPH10163218A (ja) | 半導体基板とその製造方法 | |
| KR100367740B1 (ko) | 반도체 소자의 게이트 산화막 제조방법 | |
| JP3191371B2 (ja) | 半導体ウェハの張り合せ方法 | |
| JPH06283421A (ja) | Ｓｏｉ基板およびその製造方法 | |
| JPH04115511A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH09213916A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH03229427A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH04737A (ja) | 半導体装置の製造方法 | |
| RU2198451C2 (ru) | Способ диэлектрической изоляции элементов интегральных схем | |
| KR101348400B1 (ko) | 반도체 소자의 게이트 산화막 제조방법 | |
| JPH11163125A (ja) | Ｓｏｉ基板及びｓｏｉ基板の製造方法 | |
| JPS62293637A (ja) | 半導体装置の製造方法 | |
| JP2000357665A (ja) | 半導体基板中に絶縁領域を形成する方法 | |
| JPH07142738A (ja) | 半導体装置の製造方法 | |
| JPH0467649A (ja) | 半導体装置の製造方法 | |
| JPH1167684A (ja) | 半導体装置およびその製造方法 | |
| JPS60202943A (ja) | 絶縁膜の形成方法 | |
| KR20010003691A (ko) | 반도체소자의 얕은 접합 형성방법 | |
| JPH11288895A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH1079356A (ja) | 半導体基板の製造方法 | |
| JPH02191357A (ja) | 埋込み酸化膜の形成方法 | |
| JPH04206950A (ja) | 半導体装置の製造方法 |