JPH04737A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 半導体装置の製造方法に関し、 プロセスを短縮化することができ、十分な膜厚の埋め込
みシリコン酸化膜を形成するとともに、薄膜の素子基板
を形成することができる半導体装置の製造方法を提供す
ることを目的どし、シリコンウェハ上にキャップ膜を形
成する工程と、次いで、該キャップ膜を介して該シリコ
ンウェハ内に酸素イオンを注入して酸素注入領域を形成
する工程と、次いで、該酸素注入領域を熱処理して埋め
込みシリコン酸化膜を形成するとともに、該埋め込みシ
リコン酸化膜上に素子基板及び該埋め込みシリコン酸化
膜下に支持基板を形成する工程と、該キャップ膜を該酸
素注入領域形成後で該埋め込みシリコン酸化膜形成前に
除去するか、あるいは該埋め込みシリコン酸化膜形成後
に除去する工程とを含むように構成する。

［産業上の利用分野］ 本発明は、Ｓ　Ｉ　ＭＯＸ　（Ｓｅｐａｒａｔｉｏｎ　
Ｂｙ　Ｉｍｐｌａｎｔｅｄ　Ｏｘｙｇｅｎ）ウェハを有
する半導体装置の製造方法に適用することができ、特に
、十分な膜厚の埋め込みシリコン酸化膜を形成するとと
もに薄膜の素子基板を形成することができる半導体装置
の製造方法に関する。

近時、薄膜Ｓ　ＯＩ　（Ｓｉｌｉｃｏｎ　Ｏｎ　Ｉｎ５
ｕｌａｔｏｒ）素子は従来のＳＯＩ素子、あるいはバル
ク素子に優る特性を有することが知られており、薄膜Ｓ
ＯＩウェハの製造方法が望まれている。そして、Ｓ○Ｉ
構造に近い素子分離法にＳＩＭＯＸがある。ＳＩＭＯＸ
は酸素イオンをシリコン基板中にイオン注入し、熱処理
することによりシリコン基板中に埋め込みシリコン酸化
膜を形成しようというものであり、通常のＬＯＣＯＳプ
ロセスと組み合わせることにより、３次元的な素子分離
が可能となり注目されている。

〔従来の技術］ 従来のＳＩＭＯＸウェハの製造においては、酸素イオン
の加速エネルギーを１５０〜２００ＫｅＶ程度に固定し
ていたため比較的源（まで酸素イオンが注入される。そ
して、素子基板として非常に薄い膜（膜厚５ＯＩ）を得
ようとするためには、約３×１０”７ｃｍ−２と高ドー
ズ量の酸素イオンが必要であった。しかしながら、この
ように高ドーズ量の酸素イオンを打ち込むと素子基Ｆｉ
、（Ｓｏ（膜）内に高密度の欠陥を誘起していた。この
欠陥誘起を避ける為に、「低ドーズ量の酸素イオン注入
＋高温熱処理ｊを繰り返し行うことによる素子基板の形
成がなされていた。以下、具体的に図面を用いて説明す
る。

第３図は従来の半導体装置の製造方法を説明する図であ
る。図示例の製造方法としてはＭＯ３ｔ−ランジスタ等
の製造方法に適用することができる。

この図において、３１はシリコンウェハ、３２ａ、３２
ｂ、３２ｃはシリコンウェハ３１内に酸素イオンが注入
されて形成された酸素注入領域、３３ａ、３３ｂ、３３
ｃは酸素注入領域３２ａ、３２ｂ、３２ｃが熱処理され
て形成された埋め込みシリコン酸化膜、３４ａ、３４ｂ
、３４ｃは埋め込みシリコン酸化膜３３ａ、３３ｂ、３
３ｃ下に形成された支持基板、３５ａ、３５ｂ、３５ｃ
は埋め込みシリコン酸化膜３３ａ、３３ｂ、３３ｃ上に
形成されたＳＯＩ膜としての素子基板である。

なお、埋め込みシリコン酸化膜３３ａ、３３ｂ、３３Ｃ
は素子基板３５ａ、３５ｂ、３５ｃと支持基板３４ａ、
３４ｂ、３５ａ間を絶縁する機能を有している。

次に、その製造方法について説明する。

まず、第３図（ａ）に示すように、例えば２００ＫｅＶ
、０．８Ｘ１０１ＩＩｃｍ−２の１回目のイオン注入に
よりシリコンウェハ３１内に酸素イオンを注入して酸素
注入領域３２ａを形成した後、第３図（ｂ）に示すよう
に、シリコンウェハ３１内の酸素注入領域３２ａを例え
ば１３００°Ｃ１６時間の１回目の熱処理をして膜厚が
例えば１６００人の埋め込みシリコン酸化膜３３ａを形
成するとともに、埋め込みシリコン酸化膜３３ａ下に支
持基板３４ａを形成し、更に埋め込みシリコン酸化膜３
３ａ上に膜厚が例えば３２００人の素子基板３５ａを形
成する。

次に、第３図（ｃ）に示すように、例えば２００ＫｅＶ
、０．８Ｘ１０”ｃｍ−２の２回目のイオン注入により
シリコンウェハ３１内に酸素イオンを注入して酸素注入
領域３２ｂを形成した後、第３図（ｄ）に示すように、
シリコンウェハ３１内の酸素注入領域３２ｂを例えば１
３００’Ｃ１６時間の２回目の熱処理をして膜厚が例え
ば３３００人の埋め込みシリコン酸化膜３３ｂを形成す
るとともＣ：、埋め込みシリコン酸化膜３３ｂ下に支持
基板３４ｂを形成し、更に埋め込みシリコン酸化膜３３
ｂ下に膜厚が例えば２４００人の素子基板３５ｂを形成
する。

次乙こ、第３図（ｅ）に示すように、例えば２００Ｋｅ
ν、０．８Ｘ１０”ｃｍ−２の３回目ノイオン注入しコ
ヨリシリコンウエハ３１内に酸素イオンを注入して酸素
注入領域３２ｃを形成する。そして、シリコンウェハ３
１内の酸素注入領域３２ｃを例えば１３００°Ｃ１６時
間の熱処理をすることにより、膜厚が例えば４９００人
の埋め込みシリコン酸化膜３３ｃ、膜厚が例えば１６０
０人の素子基板３５ｃ及び支持基板３４ｃを形成するこ
とにより、第３図（ｆ）に示すようなウェハを得ること
ができる。

上記した従来の半導体装置の製造方法は酸素イオンの全
ドーズ量（３回注入）が２．４Ｘ１０”ｃｍ−２の場合
で「低ドーズ量の酸素イオン注入＋高温熱処理」を３回
繰り返す場合であり、各熱処理毎に結晶性が回復され、
１回の注入、熱処理による場合よりも欠陥を少なくする
ことができるという利点がある。

次に、第４図（ａ）、（ｂ）は従来の半導体装置の製造
方法の他の一例を説明する図である。図示例の製造方法
もＭＯＳ　）ランジスタ等に適用することができる。

この図において、４１はシリコン酸化膜＼、４２はシリ
コンウェハ４１内に注入された酸素注入領域、４３はシ
リコンウェハ４１内に形成され支持基板４４と素子基板
４５間を！！、録するための埋め込みシリコン酸化膜で
ある。

次に、その製造方法について説明する。

まず、第４図（ａ）に示すように、例えば５０ＫｅＶ、
０．５×１０１８ＣＩ１１−２のイオン注入によりシリ
コンウェハ４１内に酸素イオンを注入して酸素注入領域
４２を形成する。そして、シリコンウェハ４１内の酸素
注入領域４２を例えば１３００’Ｃ１４時間の熱処理を
することにより、膜厚が例えば１２００人の埋め込みシ
リコン酸化膜４３、膜厚が例えば５５０人の素子基板４
５及び支持基板４４を形成することにより、第４図（ｂ
）に示すようなウェハを得ることができる。

上記じた従来の半導体装置の製造方法は加速エネルギー
を例えば２００ＫｅＶから５０ＫｅＶに減少させた場合
であり、このように低加速エネルギーで酸素イオンをイ
オン注入すると、例えば２００ＫｅＶというような高加
速エネルギーで酸素イオンをイオン注入する場合よりも
比較的浅い領域に埋め込みシリコン酸化膜４３を形成す
ることができ、膜厚の非常に薄い素子基板４５を形成す
ることがきるという利点がある。

［発明が解決しようとする課題］ 上記した第３図の従来の半導体装置の製造方法では、イ
オン注入と熱処理を繰り返し行う場合であり、１回のイ
オン注入、熱処理による場合よりも欠陥を少なくするこ
とができるという利点があるが、酸素イオンの全ドーズ
量が増し、プロセスが長くなるという問題があった。

また、上記した第４図の従来の半導体装置の製造方法は
例えば５０ＫｅＶという低加速エネルギーで酸素イオン
をイオン注入する場合であり、例えば２００ＫｅＶとい
う高加速エネルギーで酸素イオンをイオン注入する場合
よりも比較的浅い領域に埋め込みシリコン酸化膜４３を
形成することができ、膜厚の非常に薄い素子基板４５を
形成することができるという利点があるが、埋め込みシ
リコン酸化膜４３に十分な厚みを持たせることができず
、素子特性を十分に引き出すことがでないという問題が
あった。この埋め込みシリコン酸化膜４３の厚みを大き
くする手段としては、酸素イオンのドーズ量を大きくす
ればよいと考えられるが、酸素イオンのドーズ量を大き
くすると薄膜の素子基板４５が全てシリコン酸化膜にな
り易かった。

そこで、本発明は、プロセスを短縮化することができ、
十分な膜厚の埋め込みシリコン酸化膜を形成するととも
に薄膜の素子基板を形成することができる半導体装置の
製造方法を提供することを目的としている。

〔課題を解決するだめの手段］ 本発明による半導体装置の製造方法は上記目的達成のた
め、シリコンウェハ上にキャップ膜を形成する工程と、
次いで、該キャップ膜を介して該シリコンウェハ内に酸
素イオンを注入して酸素注入領域を形成する工程と、次
いで、該酸素注入領域を熱処理して埋め込みシリコン酸
化膜を形成するとともに、該埋め込みシリコン酸化膜上
に素子基板及び埋め込みシリコン酸化膜下に支持基板を
形成する工程と、該キャップ膜を該酸素注入領域形成後
で該埋め込みシリコン酸化膜形成前に除去するか、ある
いは該埋め込みシリコン酸化膜形成後に除去する工程と
を含むものである。

本発明に係るキャップ膜としてシリコン酸化膜、シリコ
ン窒化膜等からなる膜が挙げられる。

（作用〕 本発明では、第２図（ａ）に示すように、酸素イオンの
加速エネルギー（酸素イオンの飛程と等価）と埋め込み
シリコン酸化膜４の膜厚（酸素イオンのドーズ量）、及
びキャップ膜２の膜厚を適宜適切に選ぶことにより、 ｔ、２　＝　ｔｏ　−ｉ−し“、　　□　Ｌ、　　：＝
　　Ｌ２　　　ｔ　。

となり素子基板５の薄膜化が容易になる。

ここで、Ｔ、ｚ、Ｌｏ、及びｔｌは各々埋め込み酸化膜
４上に残る膜厚（酸素イオン飛程に等しいとした）、キ
ャップ膜２の膜厚、素子基板５の膜厚を表す。

［実施例〕 以下、本発明を図面に基づいて説明する。

第１図（ａ）〜（ｅ）は本発明に係る半導体装置の製造
方法の一実施例を説明する図である。図示例の半導体装
置の製造方法はＭＯＳ）ランジスタの製造方法に適用す
る場合である。

この図において、１はシリコンウェハ、２はＳｉＯ□等
からなるキャップ膜、３はシリコンウェハ１内に酸素イ
オンが注入されて形成された酸素注入領域、４はシリコ
ンウェハ１内に形成され素子基板５と支持基板６間を絶
縁するだめの埋め込みシリコン酸化膜、７はＳ　ＩＯｚ
等からなるフィールド酸化膜、８はＳｉＯ□等からなる
ゲート酸化膜、９はポリＳｉ等からなるゲート電極、１
０）よソース／ドレイン拡散層、１１はＰＳＧ等からな
る層間絶縁膜、１２は層間絶縁膜１１に形成されたコン
タクトホール、１３はソース／トレイン拡散層１０とコ
ンタクトされるへ！等からなる配線層である。

次に、その製造方法について説明する。

まず、第１図（ａ）に示すように、例えば熱酸化（ＣＶ
　Ｄ法でもよい）により例えばＩＫΩ・ｃｍのシリコン
ウェハ１上にＳｉＣ２からなる膜厚が例えば１５００人
のキャップ膜２を形成する。なお、キャップ膜２の膜厚
は次工程の酸素イオン注入時の加速エネルギー、次工程
で形成される埋め込みシリコン酸化膜４の膜厚及び素子
基板５の膜厚により適宜決定する。

次に、第１図（ｂ）に示すように、例えば加速エネルギ
ー２００ＫａＶでドーズ量が１．８Ｘ１０１８ｃｍ−２
のイオン注入によりキャップ膜２を介してシリコンウェ
ハ１内に酸素イオンを注入して酸素注入領域３を形成す
る。

次に、第１図（Ｃ）に示すように、シリコンウェハ１内
の酸素注入領域３を例えば１３１５’Ｃ，Ａｒガス雰囲
気中で熱処理して膜厚が例えば４０００人の埋め込みシ
リコン酸化膜４を形成するとともに、埋め込みシリコン
酸化膜４上に膜厚が例えば８００人の素子基板５及び埋
め込みシリコン酸化膜４下に支持基板６を形成した後、
キャップ膜２をエツチングして除去することにより第１
図（ｄ）に示すようなウェハを得ることができる。

そして、このウェハを用い、素子基板５の素子分離領域
にフィールド酸化膜７を形成し、フィールド酸化膜７間
の素子基板５上にゲート酸化膜８を形成し、ゲート酸化
膜８上にポリＳｉ等のゲート電極９を形成した後、素子
基板５内にソース／ドレイン拡散層１０を形成し、次い
で、ゲート電極９を覆うようにＰＳＧ等の眉間絶縁膜１
１を形成し、層間絶縁膜１１にコンタクトホール１２を
形成した後、コンタクトホール１２内のソース／トレイ
ンを散層１０とコンタクトを取るようにＡ尼等の配線層
１３を形成することにより、第１図（ｅ）に示すような
半導体装置を得ることができる。

すなわち、本実施例では、酸素イオン注入時の加速エネ
ルギー、埋め込みシリコン酸化膜４の膜厚及び素子基板
５の膜厚により決定される膜厚のキャップ膜２をシリコ
ンウェハ１上に形成し、二のキャップ膜２を介して酸素
イオンを注入巳で酸素注入領域３を形成した後、酸素注
入領域３を熱処理して埋め込みシリコン酸化膜４を形成
するようにしたため、酸素イオンのドーズ量をそれ程増
すことなく１回のイオン注入、熱処理で行うことができ
、十分な膜厚の埋め込みシリコン酸化膜４を形成すると
ともに薄膜の素子基板５を形成することができる。具体
的には第２図（ａ）に示すように、膜厚が１．５００人
（ｔｏ）のキャップ膜２を用いる本実施例では、加速エ
ネルギー２００ＫｅＶ、ドーズｉ１１．８Ｘ１０１８ｃ
ｍ−”でイオン注入し熱処理すると８００人（Ｌ、）と
いう薄膜の素子基＋反５．４０００人という十分な膜厚
の埋め込みシリコン酸化膜４を得ることができるのに対
し、キャップ膜２を用いない従来法では上記と同し条件
でイオン注入し、熱処理すると４０００人という十分な
膜厚の埋め込みシリコン酸化膜４を得ることができるが
、２３００人（ｔ２）という非常二こ膜厚の厚い素子基
板５しか得ることができない。このため、薄膜の素子基
板５を得るために低加速工矛ルギーで行えばよいと考え
られるが、前述したように酸素イオンのドーズ量を増や
すことが困難なため十分な膜厚の埋め込みシリコン酸化
膜４を得ることができない。

なお、上記実施例では、キャップ膜２を埋め込みシリコ
ン酸化膜４の形成後に除去する場合について説明したが
、本発明はこれに限定されるものではなく、酸素注入領
域３形成後で埋め込みシリコン酸化膜４形成前に除去す
る場合であってもよい。

［発明の効果］ 本発明によれば、プロセスを短縮化することができ、十
分な膜厚の埋め込みシリコン酸化膜を形成するとともに
薄膜の素子基板を形成することができるという効果があ
る。

【図面の簡単な説明】

第１図及び第２図は本発明に係る半導体装置の製造方法
の一実施例を説明する図であり、第１図は一実施例の製
造方法を説明する図、第２図は一実施例の効果を説明す
る図、第３図は従来例の製造方法を説明する図、第４図
は従来例の他の一例の製造方法を説明する図である。 ノ′ １・−・−・−シリコンウェハ、 ２・・・−・・キャップ膜、 ３・−・・・・酸素注入領域、 ４・・・・・・埋め込みシリコン酸化膜、５・・・・・
・素子基板、 ６・・・・・・支持基板。 一実施例の製造方法を説明する図 第１図 （ａ） 一実施例の効果を説明する図 第 図 第 図

Claims (4)

【特許請求の範囲】
1. （１）シリコンウェハ（１）上にキャップ膜（２）を形
   成する工程と、 次いで、該キャップ膜（２）を介して該シリコンウェハ
   （１）内に酸素イオンを注入して酸素注入領域（３）を
   形成する工程と、 次いで、該酸素注入領域（３）を熱処理して埋め込みシ
   リコン酸化膜（４）を形成するとともに、該埋め込みシ
   リコン酸化膜（４）上に素子基板（５）及び該埋め込み
   シリコン酸化膜（４）下に支持基板（６）を形成する工
   程と、該キャップ膜（２）を該酸素注入領域（３）形成
   後で該埋め込みシリコン酸化膜（４）形成前に除去する
   か、あるいは該埋め込みシリコン酸化膜（４）形成後に
   除去する工程とを含むことを特徴とする半導体装置の製
   造方法。
2. （２）前記キャップ膜（２）の膜厚が酸素イオン注入時
   の加速エネルギー、前記埋め込みシリコン酸化膜（４）
   の膜厚及び前記素子基板（５）の膜厚により決定される
   ことを特徴とする請求項１記載の半導体装置の製造方法
   。
3. （３）前記キャップ膜（２）がシリコン酸化膜からなる
   ことを特徴とする請求項１記載の半導体装置の製造方法
   。
4. （４）前記キャップ膜（２）がシリコン窒化膜からなる
   ことを特徴とする請求項１記載の半導体装置の製造方法
   。