JPH11288895A - Ｓｏｉ基板の製造方法 - Google Patents
Ｓｏｉ基板の製造方法Info
- Publication number
- JPH11288895A JPH11288895A JP9106198A JP9106198A JPH11288895A JP H11288895 A JPH11288895 A JP H11288895A JP 9106198 A JP9106198 A JP 9106198A JP 9106198 A JP9106198 A JP 9106198A JP H11288895 A JPH11288895 A JP H11288895A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- substrate
- oxide film
- semiconductor
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】
【課題】 半導体層が酸化膜を介して半導体基板上に重
ね合わされているＳＯＩ基板において、酸化膜の膜質及
び半導体層と酸化膜との界面の特性を向上させる。 【解決手段】 第１半導体基板１１の表面から水素イオ
ンを注入してその内部にイオン注入領域１１ａを形成す
る。第２半導体基板１２の表面に酸化膜１３を形成す
る。第１半導体基板１１を上記イオン注入面が酸化膜１
３に対向するように第２半導体基板に重ね合わせて密着
させる。第１半導体基板を第２半導体基板に密着させた
まま熱処理して第１半導体基板をイオン注入領域１１ａ
で第２半導体基板から分離して第２半導体基板の表面に
半導体層１１ｂを形成する。表面に半導体層１１ｂを有
する第２半導体基板を更に熱処理する。
ね合わされているＳＯＩ基板において、酸化膜の膜質及
び半導体層と酸化膜との界面の特性を向上させる。 【解決手段】 第１半導体基板１１の表面から水素イオ
ンを注入してその内部にイオン注入領域１１ａを形成す
る。第２半導体基板１２の表面に酸化膜１３を形成す
る。第１半導体基板１１を上記イオン注入面が酸化膜１
３に対向するように第２半導体基板に重ね合わせて密着
させる。第１半導体基板を第２半導体基板に密着させた
まま熱処理して第１半導体基板をイオン注入領域１１ａ
で第２半導体基板から分離して第２半導体基板の表面に
半導体層１１ｂを形成する。表面に半導体層１１ｂを有
する第２半導体基板を更に熱処理する。
Description
【０００１】
【発明の属する技術分野】本発明は、絶縁膜上に半導体
層を設けたＳＯＩ（Silicon On Insulator）基板の製造
方法に関するものである。
層を設けたＳＯＩ（Silicon On Insulator）基板の製造
方法に関するものである。
【０００２】
【従来の技術】この種のＳＯＩ基板は将来の超高集積回
路（ＵＬＳＩ）基板として注目されてきている。このＳ
ＯＩ基板の製造方法には、シリコン基板同士を絶縁膜
を介して貼り合わせる方法、絶縁性基板又は絶縁性薄
膜を表面に有する基板の上にシリコン薄膜を堆積させる
方法、シリコン基板の内部に高濃度の酸素イオンを注
入した後、高温でアニール処理してこのシリコン基板表
面から所定の深さの領域に埋込みシリコン酸化層を形成
し、その表面側のＳｉ層を活性領域とするＳＩＭＯＸ法
などがある。また最近、半導体基板に水素イオン等の注
入を行った後に、この半導体基板をイオン注入面を重ね
合せ面として支持基板に重ね合せ、この積層体を５００
℃を越える温度に昇温して上記半導体基板を上記水素イ
オン等を注入した領域で支持基板から分離し、支持基板
の表面に半導体の薄膜を有する薄い半導体材料フィルム
の製造方法が提案されている（特開平５−２１１１２
８）。この方法では、イオンを半導体基板の内部に表面
から均一に注入できれば、均一な厚さの薄い半導体層を
有する半導体基板が得られる。また支持基板の表面に予
め酸化膜を設けておけば、この方法により支持基板とこ
の基板上に形成された酸化膜とこの酸化膜上に形成され
た半導体層とを有するＳＯＩ基板を製造することができ
る。
路（ＵＬＳＩ）基板として注目されてきている。このＳ
ＯＩ基板の製造方法には、シリコン基板同士を絶縁膜
を介して貼り合わせる方法、絶縁性基板又は絶縁性薄
膜を表面に有する基板の上にシリコン薄膜を堆積させる
方法、シリコン基板の内部に高濃度の酸素イオンを注
入した後、高温でアニール処理してこのシリコン基板表
面から所定の深さの領域に埋込みシリコン酸化層を形成
し、その表面側のＳｉ層を活性領域とするＳＩＭＯＸ法
などがある。また最近、半導体基板に水素イオン等の注
入を行った後に、この半導体基板をイオン注入面を重ね
合せ面として支持基板に重ね合せ、この積層体を５００
℃を越える温度に昇温して上記半導体基板を上記水素イ
オン等を注入した領域で支持基板から分離し、支持基板
の表面に半導体の薄膜を有する薄い半導体材料フィルム
の製造方法が提案されている（特開平５−２１１１２
８）。この方法では、イオンを半導体基板の内部に表面
から均一に注入できれば、均一な厚さの薄い半導体層を
有する半導体基板が得られる。また支持基板の表面に予
め酸化膜を設けておけば、この方法により支持基板とこ
の基板上に形成された酸化膜とこの酸化膜上に形成され
た半導体層とを有するＳＯＩ基板を製造することができ
る。
【０００３】
【発明が解決しようとする課題】しかし、ＳＯＩ基板を
製造するために、半導体基板の表面に酸化膜を形成した
後、この酸化膜を通して水素イオンを注入してこの酸化
膜をそのまま使用した場合、酸化膜中に水素イオン注入
によって形成された照射損傷（ダメージ）がＳＯＩ基板
の酸化膜の膜質及び半導体層と酸化膜との界面の特性を
悪くする問題がある。本発明の目的は、半導体層が酸化
膜を介して半導体基板上に重ね合わされているＳＯＩ基
板において、酸化膜の膜質及び半導体層と酸化膜との界
面の特性を向上させることのできるＳＯＩ基板の製造方
法を提供することにある。
製造するために、半導体基板の表面に酸化膜を形成した
後、この酸化膜を通して水素イオンを注入してこの酸化
膜をそのまま使用した場合、酸化膜中に水素イオン注入
によって形成された照射損傷（ダメージ）がＳＯＩ基板
の酸化膜の膜質及び半導体層と酸化膜との界面の特性を
悪くする問題がある。本発明の目的は、半導体層が酸化
膜を介して半導体基板上に重ね合わされているＳＯＩ基
板において、酸化膜の膜質及び半導体層と酸化膜との界
面の特性を向上させることのできるＳＯＩ基板の製造方
法を提供することにある。
【０００４】
【課題を解決するための手段】請求項１に係る発明は、
図１に示すように、第１半導体基板１１の表面から水素
イオンを注入して上記第１半導体基板１１内部にイオン
注入領域１１ａを形成する工程と、第２半導体基板１２
の表面に酸化膜１３を形成する工程と、上記第１半導体
基板１１を上記イオン注入面が上記酸化膜１３に対向す
るように上記第２半導体基板１２に重ね合わせて密着さ
せる工程と、上記第１半導体基板１１を第２半導体基板
１２に密着させたまま所定の温度で熱処理して上記第１
半導体基板１１を前記イオン注入した領域１１ａで上記
第２半導体基板１２から分離して上記第２半導体基板１
２の表面に半導体層１１ｂを形成する工程と、表面に半
導体層１１ｂを有する前記第２半導体基板１２を更に熱
処理する工程とを含むＳＯＩ基板の製造方法である。こ
の製造方法は半導体基板の表面に酸化膜を形成した後、
この酸化膜を通して水素イオンを注入する従来のＳＯＩ
基板の製造方法に比べて、水素イオン注入によって形成
された照射損傷を含む酸化膜を用いていないことから、
ＳＯＩ基板の酸化膜の膜質及び半導体層と酸化膜との界
面の特性を向上させることができる。
図１に示すように、第１半導体基板１１の表面から水素
イオンを注入して上記第１半導体基板１１内部にイオン
注入領域１１ａを形成する工程と、第２半導体基板１２
の表面に酸化膜１３を形成する工程と、上記第１半導体
基板１１を上記イオン注入面が上記酸化膜１３に対向す
るように上記第２半導体基板１２に重ね合わせて密着さ
せる工程と、上記第１半導体基板１１を第２半導体基板
１２に密着させたまま所定の温度で熱処理して上記第１
半導体基板１１を前記イオン注入した領域１１ａで上記
第２半導体基板１２から分離して上記第２半導体基板１
２の表面に半導体層１１ｂを形成する工程と、表面に半
導体層１１ｂを有する前記第２半導体基板１２を更に熱
処理する工程とを含むＳＯＩ基板の製造方法である。こ
の製造方法は半導体基板の表面に酸化膜を形成した後、
この酸化膜を通して水素イオンを注入する従来のＳＯＩ
基板の製造方法に比べて、水素イオン注入によって形成
された照射損傷を含む酸化膜を用いていないことから、
ＳＯＩ基板の酸化膜の膜質及び半導体層と酸化膜との界
面の特性を向上させることができる。
【０００５】請求項２に係る発明は、請求項１に係る発
明であって、図２に示すように、表面に半導体層１１ｂ
を有する第２半導体基板１２を熱処理した後、更に高温
で熱処理して前記半導体層１１ｂの表面に酸化膜１４を
形成する工程と、前記酸化膜１４を除去する工程とを更
に含むＳＯＩ基板の製造方法である。表面に半導体層１
１ｂを有する第２半導体基板１２を熱処理した後、更に
高温で熱処理することにより、上記界面特性はさらに向
上する。
明であって、図２に示すように、表面に半導体層１１ｂ
を有する第２半導体基板１２を熱処理した後、更に高温
で熱処理して前記半導体層１１ｂの表面に酸化膜１４を
形成する工程と、前記酸化膜１４を除去する工程とを更
に含むＳＯＩ基板の製造方法である。表面に半導体層１
１ｂを有する第２半導体基板１２を熱処理した後、更に
高温で熱処理することにより、上記界面特性はさらに向
上する。
【０００６】請求項３に係る発明は、図３に示すよう
に、第１半導体基板１１の表面に酸化膜１６を形成する
工程と、第１半導体基板１１の表面から水素イオンを注
入して第１半導体基板１１内部にイオン注入領域１１を
形成する工程と、第１半導体基板１１の表面に形成され
た酸化膜１６を除去する工程と、第２半導体基板１２の
表面に酸化膜１３を形成する工程と、第１半導体基板１
１を上記イオン注入面が酸化膜１３に対向するように第
２半導体基板１２に重ね合わせて密着させる工程と、第
１半導体基板１１を第２半導体基板１２に密着させたま
ま所定の温度で熱処理して第１半導体基板１１をイオン
注入した領域１１ａで第２半導体基板１２から分離して
第２半導体基板１２の表面に半導体層１１ｂを形成する
工程と、表面に半導体層１１ｂを有する第２半導体基板
１２を更に熱処理する工程とを含むＳＯＩ基板の製造方
法である。第１半導体基板１１の表面に酸化膜１６を形
成した後、この酸化膜１６を通して水素イオンを注入し
ても、その直後に水素イオン注入によって形成された照
射損傷を含む酸化膜１６を第１半導体基板１１の表面か
ら除去しているため、また第２半導体基板１２の表面に
形成された酸化膜１３中には水素イオン注入によって形
成された照射損傷がないことから、ＳＯＩ基板の酸化膜
の膜質及び半導体層と酸化膜との界面の特性を向上させ
ることができる。
に、第１半導体基板１１の表面に酸化膜１６を形成する
工程と、第１半導体基板１１の表面から水素イオンを注
入して第１半導体基板１１内部にイオン注入領域１１を
形成する工程と、第１半導体基板１１の表面に形成され
た酸化膜１６を除去する工程と、第２半導体基板１２の
表面に酸化膜１３を形成する工程と、第１半導体基板１
１を上記イオン注入面が酸化膜１３に対向するように第
２半導体基板１２に重ね合わせて密着させる工程と、第
１半導体基板１１を第２半導体基板１２に密着させたま
ま所定の温度で熱処理して第１半導体基板１１をイオン
注入した領域１１ａで第２半導体基板１２から分離して
第２半導体基板１２の表面に半導体層１１ｂを形成する
工程と、表面に半導体層１１ｂを有する第２半導体基板
１２を更に熱処理する工程とを含むＳＯＩ基板の製造方
法である。第１半導体基板１１の表面に酸化膜１６を形
成した後、この酸化膜１６を通して水素イオンを注入し
ても、その直後に水素イオン注入によって形成された照
射損傷を含む酸化膜１６を第１半導体基板１１の表面か
ら除去しているため、また第２半導体基板１２の表面に
形成された酸化膜１３中には水素イオン注入によって形
成された照射損傷がないことから、ＳＯＩ基板の酸化膜
の膜質及び半導体層と酸化膜との界面の特性を向上させ
ることができる。
【０００７】
【発明の実施の形態】次に本発明の実施の形態を図面に
基づいて説明する。図１に示すように、請求項１に係る
本発明のＳＯＩ基板を製造するには、先ずシリコンウェ
ーハからなる第１半導体基板１１の表面から水素イオン
を１〜１０×１０16／ｃｍ2のドーズ量及び１〜６００
ｋｅＶの加速エネルギーでイオン注入する。その結果、
基板１１内部にイオン注入領域１１ａが形成される（図
１（ａ））。次いで上記基板１１と同一表面積を有する
シリコンウエーハからなる第２半導体基板１２を用意
し、この第２基板１２の表面に熱酸化により絶縁層であ
る酸化膜１３を形成する（図１（ｂ））。この酸化膜１
３は１００〜２０００ｎｍ、好ましくは４００〜１００
０ｎｍ程度の厚さになるように形成される。次いで第１
基板１１を上記イオン注入面が酸化膜１３に対向するよ
うに第２基板１２に重ね合わせて密着させる（図１
（ｃ））。第１基板１１を第２基板１２に密着させたま
ま窒素雰囲気中で５００〜８００℃の範囲に昇温し、５
〜３０分保持して薄膜分離熱処理を行う。これにより第
１半基板１１が水素イオンの注入ピーク位置に相当する
イオン注入領域１１ａのところで割れて上部の厚肉部１
１ｃと下部の薄い半導体層１１ｂに分離する（図１
（ｄ））。次に温度を下げて厚肉部１１ｃを取除き（図
１（ｅ））、酸化膜１３及び半導体層１１ｂを表面に有
する第２基板１２を酸素又は窒素雰囲気中において９０
０〜１２００℃で３０〜１２０分間熱処理して半導体層
１１ｂと第２基板１２とを強固に貼り合わせる（図１
（ｆ））。更に半導体層１１ｂの分離面及び厚肉部１１
ｃの分離面をそれぞれ研磨（タッチポリッシング）して
平滑化する（図１（ｇ）及び図１（ｈ））。これにより
第２基板１２はＳＯＩ基板となり、厚肉部１１ｃは新た
な半導体基板として再びＳＯＩ基板の製造に利用でき
る。
基づいて説明する。図１に示すように、請求項１に係る
本発明のＳＯＩ基板を製造するには、先ずシリコンウェ
ーハからなる第１半導体基板１１の表面から水素イオン
を１〜１０×１０16／ｃｍ2のドーズ量及び１〜６００
ｋｅＶの加速エネルギーでイオン注入する。その結果、
基板１１内部にイオン注入領域１１ａが形成される（図
１（ａ））。次いで上記基板１１と同一表面積を有する
シリコンウエーハからなる第２半導体基板１２を用意
し、この第２基板１２の表面に熱酸化により絶縁層であ
る酸化膜１３を形成する（図１（ｂ））。この酸化膜１
３は１００〜２０００ｎｍ、好ましくは４００〜１００
０ｎｍ程度の厚さになるように形成される。次いで第１
基板１１を上記イオン注入面が酸化膜１３に対向するよ
うに第２基板１２に重ね合わせて密着させる（図１
（ｃ））。第１基板１１を第２基板１２に密着させたま
ま窒素雰囲気中で５００〜８００℃の範囲に昇温し、５
〜３０分保持して薄膜分離熱処理を行う。これにより第
１半基板１１が水素イオンの注入ピーク位置に相当する
イオン注入領域１１ａのところで割れて上部の厚肉部１
１ｃと下部の薄い半導体層１１ｂに分離する（図１
（ｄ））。次に温度を下げて厚肉部１１ｃを取除き（図
１（ｅ））、酸化膜１３及び半導体層１１ｂを表面に有
する第２基板１２を酸素又は窒素雰囲気中において９０
０〜１２００℃で３０〜１２０分間熱処理して半導体層
１１ｂと第２基板１２とを強固に貼り合わせる（図１
（ｆ））。更に半導体層１１ｂの分離面及び厚肉部１１
ｃの分離面をそれぞれ研磨（タッチポリッシング）して
平滑化する（図１（ｇ）及び図１（ｈ））。これにより
第２基板１２はＳＯＩ基板となり、厚肉部１１ｃは新た
な半導体基板として再びＳＯＩ基板の製造に利用でき
る。
【０００８】図２に示すように、請求項２に係る本発明
のＳＯＩ基板を製造するには、請求項１の場合と同じ工
程を繰返して、先ずシリコンウェーハからなる第１半導
体基板１１の内部にイオン注入領域１１ａを形成する
（図２（ａ））。次いで上記基板１１と同一表面積を有
するシリコンウエーハからなる第２半導体基板１２の表
面に酸化膜１３を形成する（図２（ｂ））。次いで請求
項１の場合と同様にして第１基板１１を上記イオン注入
面が酸化膜１３に対向するように第２基板１２に重ね合
わせて密着させる（図２（ｃ））。第１基板１１を第２
基板１２に密着させたまま請求項１と同様の薄膜分離熱
処理を行う。これにより第１半基板１１がイオン注入領
域１１ａのところで割れて上部の厚肉部１１ｃと下部の
薄い半導体層１１ｂに分離する（図２（ｄ））。次に温
度を下げて厚肉部１１ｃを取除き（図２（ｅ））、酸化
膜１３及び半導体層１１ｂを表面に有する第２基板１２
を請求項１と同様に熱処理して半導体層１１ｂと第２基
板１２とを強固に貼り合わせる（図２（ｆ））。次に半
導体層１１ｂの分離面及び厚肉部１１ｃの分離面をそれ
ぞれ研磨して平滑化する（図２（ｇ）及び図２
（ｈ））。次に酸化膜１３と半導体層１１ｂとの界面の
界面特性をさらに向上させるために、酸化膜１３及び半
導体層１１ｂを表面に有する第２基板１２を酸素雰囲気
中において１２００〜１３９０℃で３０〜３６０分間熱
処理する。その結果、酸化膜１４が薄膜１１ｂ上に生成
する（図２（ｉ））。最後に、酸化膜１４をフッ酸又は
バッファードフッ酸等の手段により除去して酸化膜１３
と半導体層１１ｂを表面に有する第２基板１２からなる
ＳＯＩ基板を得る（図２（ｊ））。
のＳＯＩ基板を製造するには、請求項１の場合と同じ工
程を繰返して、先ずシリコンウェーハからなる第１半導
体基板１１の内部にイオン注入領域１１ａを形成する
（図２（ａ））。次いで上記基板１１と同一表面積を有
するシリコンウエーハからなる第２半導体基板１２の表
面に酸化膜１３を形成する（図２（ｂ））。次いで請求
項１の場合と同様にして第１基板１１を上記イオン注入
面が酸化膜１３に対向するように第２基板１２に重ね合
わせて密着させる（図２（ｃ））。第１基板１１を第２
基板１２に密着させたまま請求項１と同様の薄膜分離熱
処理を行う。これにより第１半基板１１がイオン注入領
域１１ａのところで割れて上部の厚肉部１１ｃと下部の
薄い半導体層１１ｂに分離する（図２（ｄ））。次に温
度を下げて厚肉部１１ｃを取除き（図２（ｅ））、酸化
膜１３及び半導体層１１ｂを表面に有する第２基板１２
を請求項１と同様に熱処理して半導体層１１ｂと第２基
板１２とを強固に貼り合わせる（図２（ｆ））。次に半
導体層１１ｂの分離面及び厚肉部１１ｃの分離面をそれ
ぞれ研磨して平滑化する（図２（ｇ）及び図２
（ｈ））。次に酸化膜１３と半導体層１１ｂとの界面の
界面特性をさらに向上させるために、酸化膜１３及び半
導体層１１ｂを表面に有する第２基板１２を酸素雰囲気
中において１２００〜１３９０℃で３０〜３６０分間熱
処理する。その結果、酸化膜１４が薄膜１１ｂ上に生成
する（図２（ｉ））。最後に、酸化膜１４をフッ酸又は
バッファードフッ酸等の手段により除去して酸化膜１３
と半導体層１１ｂを表面に有する第２基板１２からなる
ＳＯＩ基板を得る（図２（ｊ））。
【０００９】図３に示すように、請求項３に係る本発明
のＳＯＩ基板を製造するには、先ずシリコンウェーハか
らなる第１半導体基板１１の表面に熱酸化により酸化膜
１６を形成する（図３（ａ））。この酸化膜１６は１０
０〜２０００ｎｍ、好ましくは４００〜１０００ｎｍ程
度の厚さになるように形成される。次いで第１基板１１
の表面から水素イオンを請求項１の場合と同じ条件でイ
オン注入して、第１基板１１内部にイオン注入領域１１
ａを形成する（図３（ａ））。次いで第１基板１１表面
の酸化膜１６をフッ酸又はバッファードフッ酸等の手段
により除去する（図３（ｂ））。次いで第１基板１１と
同一表面積を有するシリコンウエーハからなる第２半導
体基板１２の表面に絶縁層となる酸化膜１３を形成する
（図３（ｃ））。次いで請求項１の場合と同様にして第
１基板１１を上記イオン注入面が酸化膜１３に対向する
ように第２基板１２に重ね合わせて密着させる（図３
（ｄ））。第１基板１１を第２基板１２に密着させたま
ま請求項１と同様の薄膜分離熱処理を行う。これにより
第１半基板１１がイオン注入領域１１ａのところで割れ
て上部の厚肉部１１ｃと下部の薄い半導体層１１ｂに分
離する（図３（ｅ））。次に温度を下げて厚肉部１１ｃ
を取除き（図３（ｆ））、酸化膜１３及び半導体層１１
ｂを表面に有する第２基板１２を請求項１と同様に熱処
理して半導体層１１ｂと第２基板１２とを強固に貼り合
わせる（図３（ｇ））。次に半導体層１１ｂの分離面及
び厚肉部１１ｃの分離面をそれぞれ研磨して平滑化する
（図３（ｈ）及び図３（ｉ））。これにより酸化膜１３
と半導体層１１ｂを表面に有する第２基板１２からなる
ＳＯＩ基板を得る（図３（ｈ））。
のＳＯＩ基板を製造するには、先ずシリコンウェーハか
らなる第１半導体基板１１の表面に熱酸化により酸化膜
１６を形成する（図３（ａ））。この酸化膜１６は１０
０〜２０００ｎｍ、好ましくは４００〜１０００ｎｍ程
度の厚さになるように形成される。次いで第１基板１１
の表面から水素イオンを請求項１の場合と同じ条件でイ
オン注入して、第１基板１１内部にイオン注入領域１１
ａを形成する（図３（ａ））。次いで第１基板１１表面
の酸化膜１６をフッ酸又はバッファードフッ酸等の手段
により除去する（図３（ｂ））。次いで第１基板１１と
同一表面積を有するシリコンウエーハからなる第２半導
体基板１２の表面に絶縁層となる酸化膜１３を形成する
（図３（ｃ））。次いで請求項１の場合と同様にして第
１基板１１を上記イオン注入面が酸化膜１３に対向する
ように第２基板１２に重ね合わせて密着させる（図３
（ｄ））。第１基板１１を第２基板１２に密着させたま
ま請求項１と同様の薄膜分離熱処理を行う。これにより
第１半基板１１がイオン注入領域１１ａのところで割れ
て上部の厚肉部１１ｃと下部の薄い半導体層１１ｂに分
離する（図３（ｅ））。次に温度を下げて厚肉部１１ｃ
を取除き（図３（ｆ））、酸化膜１３及び半導体層１１
ｂを表面に有する第２基板１２を請求項１と同様に熱処
理して半導体層１１ｂと第２基板１２とを強固に貼り合
わせる（図３（ｇ））。次に半導体層１１ｂの分離面及
び厚肉部１１ｃの分離面をそれぞれ研磨して平滑化する
（図３（ｈ）及び図３（ｉ））。これにより酸化膜１３
と半導体層１１ｂを表面に有する第２基板１２からなる
ＳＯＩ基板を得る（図３（ｈ））。
【００１０】
【実施例】次に本発明の具体的態様を示すために、本発
明の実施例を比較例とともに説明する。 ＜実施例１＞図１（ａ）に示すように、第１シリコン基
板１１に６０ｋｅＶの電圧を印加して水素イオンを７×
１０16／ｃｍ2のドーズ量でイオン注入して第１基板１
１内部にイオン注入領域１１ａを形成した。次いで上記
基板１１と同一表面積を有するシリコンウエーハからな
る第２半導体基板１２を用意し、この第２基板１２の表
面に熱酸化により厚さ４００ｎｍの酸化膜１３を形成し
た（図１（ｂ））。次いで第１基板１１を上記イオン注
入面が酸化膜１３に対向するように第２基板１２に重ね
合わせて密着させた（図１（ｃ））。第１基板１１を第
２基板１２に密着させたまま窒素雰囲気中で６００℃の
温度で３０分間熱処理を行った。その結果、第１基板１
１がイオン注入領域１１ａのところで割れて上部の厚肉
部１１ｃと下部の薄い半導体層１１ｂに分離した（図１
（ｄ））。次に温度を下げて厚肉部１１ｃを取除き（図
１（ｅ））、酸化膜１３及び半導体層１１ｂを表面に有
する第２基板１２を窒素雰囲気中において１１００℃で
１時間熱処理して実施例１のＳＯＩ基板を製造した（図
１（ｆ））。
明の実施例を比較例とともに説明する。 ＜実施例１＞図１（ａ）に示すように、第１シリコン基
板１１に６０ｋｅＶの電圧を印加して水素イオンを７×
１０16／ｃｍ2のドーズ量でイオン注入して第１基板１
１内部にイオン注入領域１１ａを形成した。次いで上記
基板１１と同一表面積を有するシリコンウエーハからな
る第２半導体基板１２を用意し、この第２基板１２の表
面に熱酸化により厚さ４００ｎｍの酸化膜１３を形成し
た（図１（ｂ））。次いで第１基板１１を上記イオン注
入面が酸化膜１３に対向するように第２基板１２に重ね
合わせて密着させた（図１（ｃ））。第１基板１１を第
２基板１２に密着させたまま窒素雰囲気中で６００℃の
温度で３０分間熱処理を行った。その結果、第１基板１
１がイオン注入領域１１ａのところで割れて上部の厚肉
部１１ｃと下部の薄い半導体層１１ｂに分離した（図１
（ｄ））。次に温度を下げて厚肉部１１ｃを取除き（図
１（ｅ））、酸化膜１３及び半導体層１１ｂを表面に有
する第２基板１２を窒素雰囲気中において１１００℃で
１時間熱処理して実施例１のＳＯＩ基板を製造した（図
１（ｆ））。
【００１１】＜実施例２＞図２（ａ）〜図２（ｆ）に示
すように、実施例１と同じ工程を繰返して、酸化膜１３
及び半導体層１１ｂを表面に有する第２基板１２からな
る実施例１のＳＯＩ基板を製造した。次にこのＳＯＩ基
板の半導体層１１ｂの分離面を研磨して平滑化した（図
２（ｇ））。次に酸化膜１３と半導体層１１ｂとの界面
の界面特性をさらに向上させるために、酸化膜１３及び
半導体層１１ｂを表面に有する第２基板１２を酸素雰囲
気中において１３００℃で２４０分間熱処理した。その
結果、酸化膜１４が半導体層１１ｂ上に生成した（図２
（ｉ））。最後に、酸化膜１４を熱燐酸により除去して
酸化膜１３と半導体層１１ｂを表面に有する第２基板１
２からなる実施例２のＳＯＩ基板を製造した（図２
（ｊ））。
すように、実施例１と同じ工程を繰返して、酸化膜１３
及び半導体層１１ｂを表面に有する第２基板１２からな
る実施例１のＳＯＩ基板を製造した。次にこのＳＯＩ基
板の半導体層１１ｂの分離面を研磨して平滑化した（図
２（ｇ））。次に酸化膜１３と半導体層１１ｂとの界面
の界面特性をさらに向上させるために、酸化膜１３及び
半導体層１１ｂを表面に有する第２基板１２を酸素雰囲
気中において１３００℃で２４０分間熱処理した。その
結果、酸化膜１４が半導体層１１ｂ上に生成した（図２
（ｉ））。最後に、酸化膜１４を熱燐酸により除去して
酸化膜１３と半導体層１１ｂを表面に有する第２基板１
２からなる実施例２のＳＯＩ基板を製造した（図２
（ｊ））。
【００１２】＜比較例１＞下記の２点を除いては実質的
に実施例１の方法を繰返して比較例１のＳＯＩ基板を製
造した。即ち、第１の変更点は実施例１の第１シリコン
基板１１にイオン注入する際に、第１基板１１表面に第
２基板１２の表面に形成された厚さ４００ｎｍの酸化膜
１３と同じ酸化膜をあらかじめ形成した後にイオン注入
したことであり、第２の変更点は第２基板１２の表面に
酸化膜１３を形成しなかったことである。
に実施例１の方法を繰返して比較例１のＳＯＩ基板を製
造した。即ち、第１の変更点は実施例１の第１シリコン
基板１１にイオン注入する際に、第１基板１１表面に第
２基板１２の表面に形成された厚さ４００ｎｍの酸化膜
１３と同じ酸化膜をあらかじめ形成した後にイオン注入
したことであり、第２の変更点は第２基板１２の表面に
酸化膜１３を形成しなかったことである。
【００１３】＜比較評価＞実施例１、実施例２及び比較
例１のそれぞれのＳＯＩ基板について、酸化膜１３と半
導体層１１ｂとの界面の界面特性を具体的に示す固定電
荷密度(q/cm2)をＳＰＶ(Surface Photo Voltage)の試験
方法を用いて調べた。その結果を表１に示す。なお、Ｓ
ＰＶの試験ではＳＰＶ装置により鏡面ウェーハで測定し
た表面ポテンシャルバリヤＶS0とＭＯＳキャパシタのＣ
−Ｖ測定で求めた固定電荷密度との換算曲線を用いて、
ＳＯＩ基板の表面のポテンシャルバリヤＶSを測定する
ことにより、ＳＯＩ基板における固定電荷密度を求め
る。
例１のそれぞれのＳＯＩ基板について、酸化膜１３と半
導体層１１ｂとの界面の界面特性を具体的に示す固定電
荷密度(q/cm2)をＳＰＶ(Surface Photo Voltage)の試験
方法を用いて調べた。その結果を表１に示す。なお、Ｓ
ＰＶの試験ではＳＰＶ装置により鏡面ウェーハで測定し
た表面ポテンシャルバリヤＶS0とＭＯＳキャパシタのＣ
−Ｖ測定で求めた固定電荷密度との換算曲線を用いて、
ＳＯＩ基板の表面のポテンシャルバリヤＶSを測定する
ことにより、ＳＯＩ基板における固定電荷密度を求め
る。
【００１４】
【表１】
【００１５】表１から明らかなように、実施例１及び２
の固定電荷密度はともに比較例１よりも小さく、ＳＯＩ
基板の酸化膜の膜質及び半導体層と酸化膜との界面の特
性が優れていることが判る。
の固定電荷密度はともに比較例１よりも小さく、ＳＯＩ
基板の酸化膜の膜質及び半導体層と酸化膜との界面の特
性が優れていることが判る。
【００１６】
【発明の効果】以上述べたように、本発明によれば、第
１半導体基板の表面から水素イオンを注入してその内部
にイオン注入領域を形成するか、或は第１半導体基板の
表面に酸化膜を形成した後、第１半導体基板の表面から
水素イオンを注入してその内部にイオン注入領域を形成
し、第１半導体基板の表面に形成された酸化膜を除去
し、第２半導体基板の表面に酸化膜を形成し、第１半導
体基板を上記イオン注入面が酸化膜に対向するように第
２半導体基板に重ね合わせて密着させて熱処理し、これ
により第１半導体基板をイオン注入領域で第２半導体基
板から分離して第２半導体基板の表面に半導体層を形成
し、表面に半導体層を有する第２半導体基板を更に熱処
理するようにしたから、第２半導体基板表面の酸化膜の
膜質及び半導体層と酸化膜との界面の特性を向上させる
ことができる。この結果、例えば半導体デバイスの品質
特性の一つである固定電荷密度等を従来のものに比べて
減少させることが可能となり、ＭＯＳＦＥＴにおけるソ
ースとドレイン間のリーク電流を減少させることができ
るという利点がある。
１半導体基板の表面から水素イオンを注入してその内部
にイオン注入領域を形成するか、或は第１半導体基板の
表面に酸化膜を形成した後、第１半導体基板の表面から
水素イオンを注入してその内部にイオン注入領域を形成
し、第１半導体基板の表面に形成された酸化膜を除去
し、第２半導体基板の表面に酸化膜を形成し、第１半導
体基板を上記イオン注入面が酸化膜に対向するように第
２半導体基板に重ね合わせて密着させて熱処理し、これ
により第１半導体基板をイオン注入領域で第２半導体基
板から分離して第２半導体基板の表面に半導体層を形成
し、表面に半導体層を有する第２半導体基板を更に熱処
理するようにしたから、第２半導体基板表面の酸化膜の
膜質及び半導体層と酸化膜との界面の特性を向上させる
ことができる。この結果、例えば半導体デバイスの品質
特性の一つである固定電荷密度等を従来のものに比べて
減少させることが可能となり、ＭＯＳＦＥＴにおけるソ
ースとドレイン間のリーク電流を減少させることができ
るという利点がある。
【図１】本発明の実施形態の第１のＳＯＩ基板の製造方
法を工程順に示す図。
法を工程順に示す図。
【図２】本発明の実施形態の第２のＳＯＩ基板の製造方
法を工程順に示す図。
法を工程順に示す図。
【図３】本発明の実施形態の第３のＳＯＩ基板の製造方
法を工程順に示す図。
法を工程順に示す図。
１１ 第１半導体基板 １１ａ イオン注入領域 １１ｂ 半導体層 １１ｃ 厚肉部１１ｃ １２ 第２半導体基板 １３，１４，１６ 酸化膜
Claims (3)
- 【請求項１】 第１半導体基板(11)の表面から水素イオ
ンを注入して前記第１半導体基板(11)内部にイオン注入
領域(11a)を形成する工程と、 第２半導体基板(12)の表面に酸化膜(13)を形成する工程
と、 前記第１半導体基板(11)を前記イオン注入面が前記酸化
膜(13)に対向するように前記第２半導体基板(12)に重ね
合わせて密着させる工程と、 前記第１半導体基板(11)を第２半導体基板(12)に密着さ
せたまま所定の温度で熱処理して前記第１半導体基板(1
1)を前記イオン注入した領域(11a)で前記第２半導体基
板(12)から分離して前記第２半導体基板(12)の表面に半
導体層(11b)を形成する工程と、 表面に半導体層(11b)を有する前記第２半導体基板(12)
を更に熱処理する工程とを含むＳＯＩ基板の製造方法。 - 【請求項２】 表面に半導体層(11b)を有する第２半導
体基板(12)を熱処理した後、更に高温で熱処理して前記
半導体層(11b)の表面に酸化膜(14)を形成する工程と、
前記酸化膜(14)を除去する工程とを更に含む請求項１記
載のＳＯＩ基板の製造方法。 - 【請求項３】 第１半導体基板(11)の表面に酸化膜(16)
を形成する工程と、第１半導体基板(11)の表面から水素
イオンを注入して前記第１半導体基板(11)内部にイオン
注入領域(11a)を形成する工程と、 第１半導体基板(11)の表面に形成された酸化膜(16)を除
去する工程と、 第２半導体基板(12)の表面に酸化膜(13)を形成する工程
と、 前記第１半導体基板(11)を前記イオン注入面が前記酸化
膜(13)に対向するように前記第２半導体基板(12)に重ね
合わせて密着させる工程と、 前記第１半導体基板(11)を第２半導体基板(12)に密着さ
せたまま所定の温度で熱処理して前記第１半導体基板(1
1)を前記イオン注入した領域(11a)で前記第２半導体基
板(12)から分離して前記第２半導体基板(12)の表面に半
導体層(11b)を形成する工程と、 表面に半導体層(11b)を有する前記第２半導体基板(12)
を更に熱処理する工程とを含むＳＯＩ基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9106198A JPH11288895A (ja) | 1998-04-03 | 1998-04-03 | Ｓｏｉ基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9106198A JPH11288895A (ja) | 1998-04-03 | 1998-04-03 | Ｓｏｉ基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11288895A true JPH11288895A (ja) | 1999-10-19 |
Family
ID=14015998
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9106198A Pending JPH11288895A (ja) | 1998-04-03 | 1998-04-03 | Ｓｏｉ基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11288895A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004259970A (ja) * | 2003-02-26 | 2004-09-16 | Shin Etsu Handotai Co Ltd | Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ |
| JP2009231727A (ja) * | 2008-03-25 | 2009-10-08 | Sharp Corp | 半導体装置、その製造方法及び半導体基板 |
-
1998
- 1998-04-03 JP JP9106198A patent/JPH11288895A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004259970A (ja) * | 2003-02-26 | 2004-09-16 | Shin Etsu Handotai Co Ltd | Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ |
| JP2009231727A (ja) * | 2008-03-25 | 2009-10-08 | Sharp Corp | 半導体装置、その製造方法及び半導体基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7067386B2 (en) | Creation of high mobility channels in thin-body SOI devices | |
| JP3395661B2 (ja) | Ｓｏｉウエーハの製造方法 | |
| US5298449A (en) | Semiconductor substrate having a silicon-on-insulator structure and method of fabricating the same | |
| JP3911901B2 (ja) | Ｓｏｉウエーハおよびｓｏｉウエーハの製造方法 | |
| US7067430B2 (en) | Method of making relaxed silicon-germanium on insulator via layer transfer with stress reduction | |
| JP3412470B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP3217089B2 (ja) | Ｓｏｉウェハおよびその製造方法 | |
| JP3456521B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP3582566B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP3522482B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP3412449B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP3452123B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP3921823B2 (ja) | Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ | |
| JPH11191617A (ja) | Ｓｏｉ基板の製造方法 | |
| JP3484961B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPH11288895A (ja) | Ｓｏｉ基板の製造方法 | |
| JP3452122B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPH05217822A (ja) | シリコンオンインシュレータ基板の製造方法 | |
| JP3382092B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP3864886B2 (ja) | Ｓｏｉウエーハ | |
| JPH09213916A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH0472631A (ja) | 半導体基板およびその製造方法 | |
| US7029991B2 (en) | Method for making a SOI semiconductor substrate with thin active semiconductor layer | |
| JP2002134722A (ja) | Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ | |
| JPH04239153A (ja) | 半導体装置の製造方法 |