JP3191371B2 - 半導体ウェハの張り合せ方法 - Google Patents
半導体ウェハの張り合せ方法Info
- Publication number
- JP3191371B2 JP3191371B2 JP35094991A JP35094991A JP3191371B2 JP 3191371 B2 JP3191371 B2 JP 3191371B2 JP 35094991 A JP35094991 A JP 35094991A JP 35094991 A JP35094991 A JP 35094991A JP 3191371 B2 JP3191371 B2 JP 3191371B2
- Authority
- JP
- Japan
- Prior art keywords
- bonding
- temperature
- semiconductor wafer
- semiconductor wafers
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Element Separation (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体ウェハの張り合
せ方法、特に張り合せ温度を低くしつつ無気泡化を図る
ことのできる新規な半導体ウェハの張り合せ方法に関す
る。
せ方法、特に張り合せ温度を低くしつつ無気泡化を図る
ことのできる新規な半導体ウェハの張り合せ方法に関す
る。
【０００２】
【従来の技術】半導体装置の製造において二枚の半導体
ウェハを張り合せる張り合せ技術が駆使されるケースが
増えている。このウェハ張り合せ技術は、二枚の半導体
ウェハを常温で張り合せ、その後張り合せ力をより強く
する等のため例えば１１００℃程度の温度でアニールす
るというものである。
ウェハを張り合せる張り合せ技術が駆使されるケースが
増えている。このウェハ張り合せ技術は、二枚の半導体
ウェハを常温で張り合せ、その後張り合せ力をより強く
する等のため例えば１１００℃程度の温度でアニールす
るというものである。
【０００３】ところで、接着力を充分にするにはアニー
ルは不可欠であるが、その温度を１１００℃（加熱時間
例えば３０分間）というように高くすることは不可欠で
はない。そして、張り合せ温度を高くすることは、張り
合せ前に半導体ウェハに形成される半導体素子、キャパ
シタ素子、配線膜等の劣化、半導体ウェハの反り等の問
題をもたらすので好ましくはない。特に、張り合せ前に
半導体ウェハに半導体素子等を形成する技術が進歩して
いるのでその問題の重要性は高くなりつつある。にも拘
らず、張り合せ温度を１１００℃という高い温度にする
のは、５００〜８００℃という温度では張り合せ界面に
気泡が発生するという問題があるからである。
ルは不可欠であるが、その温度を１１００℃（加熱時間
例えば３０分間）というように高くすることは不可欠で
はない。そして、張り合せ温度を高くすることは、張り
合せ前に半導体ウェハに形成される半導体素子、キャパ
シタ素子、配線膜等の劣化、半導体ウェハの反り等の問
題をもたらすので好ましくはない。特に、張り合せ前に
半導体ウェハに半導体素子等を形成する技術が進歩して
いるのでその問題の重要性は高くなりつつある。にも拘
らず、張り合せ温度を１１００℃という高い温度にする
のは、５００〜８００℃という温度では張り合せ界面に
気泡が発生するという問題があるからである。
【０００４】そこで、張り合せる二枚の半導体ウェハ間
にＢＰＳＧ等を介在させることが試みられている。そし
て、かかる張り合せ技術によれば、ＢＰＳＧの粘度が低
下する５００〜８００℃の時にその網目構造のマイクロ
ボイド内に半導体ウェハの張り合せ界面で発生する発生
ガスをある程度取り込むことができ、張り合せ技術に伴
う気泡の発生を、張り合せ温度が５００〜８００℃とい
うように比較的低くても少なくできる。
にＢＰＳＧ等を介在させることが試みられている。そし
て、かかる張り合せ技術によれば、ＢＰＳＧの粘度が低
下する５００〜８００℃の時にその網目構造のマイクロ
ボイド内に半導体ウェハの張り合せ界面で発生する発生
ガスをある程度取り込むことができ、張り合せ技術に伴
う気泡の発生を、張り合せ温度が５００〜８００℃とい
うように比較的低くても少なくできる。
【０００５】
【発明が解決しようとする課題】しかし、半導体ウェハ
に張り合せ前に形成された半導体素子、配線膜、キャパ
シタ等の劣化、反り等の問題を少なくするうえで張り合
せ温度をより一層低くする必要性があり、その必要性に
は充分に応えきっていないのが実情であった。
に張り合せ前に形成された半導体素子、配線膜、キャパ
シタ等の劣化、反り等の問題を少なくするうえで張り合
せ温度をより一層低くする必要性があり、その必要性に
は充分に応えきっていないのが実情であった。
【０００６】本発明はこのような問題点を解決すべく為
されたものであり、無気泡化を図りつつ張り合せ温度を
低くすることを目的とする。
されたものであり、無気泡化を図りつつ張り合せ温度を
低くすることを目的とする。
【０００７】
【課題を解決するための手段】本発明半導体ウェハの張
り合せ方法は、張り合せる半導体ウェハ間に介在させる
酸化膜に原子、例えばシリコン原子、酸素原子のイオン
を注入しておいたうえで張り合せを行うことを特徴とす
る。
り合せ方法は、張り合せる半導体ウェハ間に介在させる
酸化膜に原子、例えばシリコン原子、酸素原子のイオン
を注入しておいたうえで張り合せを行うことを特徴とす
る。
【０００８】
【作用】本発明半導体ウェハの張り合せ方法によれば、
張り合せに際して酸化膜はイオン注入により非晶質化さ
れているので、発生ガスを取り込むのに都合の良いマイ
クロボイドが散在する構造になる。従って、張り合せの
ためのアニール温度、即ち張り合せ温度が低くてもマイ
クロボイドによって発生ガスを取り込ませることができ
る。依って、無気泡化を図りつつ張り合せ温度を低くす
ることができる。
張り合せに際して酸化膜はイオン注入により非晶質化さ
れているので、発生ガスを取り込むのに都合の良いマイ
クロボイドが散在する構造になる。従って、張り合せの
ためのアニール温度、即ち張り合せ温度が低くてもマイ
クロボイドによって発生ガスを取り込ませることができ
る。依って、無気泡化を図りつつ張り合せ温度を低くす
ることができる。
【０００９】
【実施例】以下、本発明半導体ウェハの張り合せ方法を
図示実施例に従って詳細に説明する。図１（Ａ）乃至
（Ｃ）は本発明半導体ウェハの張り合せ方法の一つの実
施例を工程順に示す断面図である。 （Ａ）先ず、図１（Ａ）に示すように、張り合せ面に酸
化膜２、２を形成した互いに張り合せすべき二枚の半導
体ウェハ１ａ、１ｂを用意し、該半導体ウェハ１ａ、１
ｂの表面の酸化膜２、２に例えばシリコンＳｉあるいは
酸素Ｏの原子イオンを打込んで該酸化膜２、２を非晶質
化する。
図示実施例に従って詳細に説明する。図１（Ａ）乃至
（Ｃ）は本発明半導体ウェハの張り合せ方法の一つの実
施例を工程順に示す断面図である。 （Ａ）先ず、図１（Ａ）に示すように、張り合せ面に酸
化膜２、２を形成した互いに張り合せすべき二枚の半導
体ウェハ１ａ、１ｂを用意し、該半導体ウェハ１ａ、１
ｂの表面の酸化膜２、２に例えばシリコンＳｉあるいは
酸素Ｏの原子イオンを打込んで該酸化膜２、２を非晶質
化する。
【００１０】（Ｂ）次いで、常温下で図１（Ｂ）に示す
ように、二枚の半導体ウェハ１ａ、１ｂを酸化膜２、２
にて張り合せをする。この常温下での半導体ウェハ１ａ
・１ｂ間の張り合せ力はＳｉＯＨとＳｉＯＨのＯＨ間相
互の水素結合力によって得られる。しかし、これだけで
は充分な張り合せ力が得られない。 （Ｃ）次に、図１（Ｃ）に示すように、張り合せ力を強
めるべくアニールする。アニールの温度は例えば４００
〜５００℃である。このアニールにより上記した水素結
合が脱水によりＳｉ−Ｏ−Ｓｉ結合に変化し、結合力が
強くなる。
ように、二枚の半導体ウェハ１ａ、１ｂを酸化膜２、２
にて張り合せをする。この常温下での半導体ウェハ１ａ
・１ｂ間の張り合せ力はＳｉＯＨとＳｉＯＨのＯＨ間相
互の水素結合力によって得られる。しかし、これだけで
は充分な張り合せ力が得られない。 （Ｃ）次に、図１（Ｃ）に示すように、張り合せ力を強
めるべくアニールする。アニールの温度は例えば４００
〜５００℃である。このアニールにより上記した水素結
合が脱水によりＳｉ−Ｏ−Ｓｉ結合に変化し、結合力が
強くなる。
【００１１】ところで、それに伴ってＨ2 Ｏが発生し、
大きな気泡となって張り合せ界面に現われようとする
が、本半導体ウェハの張り合せ方法においては、半導体
ウェハ１ａ、１ｂの張り合せ面に形成され、シリコンあ
るいは酸素等のイオン打込みにより非晶質化された酸化
膜２、２が存在しているので、張り合せ界面近傍で発生
したＨ2 Ｏは非晶質化された網目構造の酸化膜２、２の
マイクロボイドに取り込まれる。
大きな気泡となって張り合せ界面に現われようとする
が、本半導体ウェハの張り合せ方法においては、半導体
ウェハ１ａ、１ｂの張り合せ面に形成され、シリコンあ
るいは酸素等のイオン打込みにより非晶質化された酸化
膜２、２が存在しているので、張り合せ界面近傍で発生
したＨ2 Ｏは非晶質化された網目構造の酸化膜２、２の
マイクロボイドに取り込まれる。
【００１２】従って、張り合せ界面に気泡が発生すると
いう問題を低いアニール温度（張り合せ温度）で解決で
きる。というのは、酸化膜２、２等張り合せ面を非晶質
化していない従来の場合には、Ｈ２Ｏの拡散係数が小さ
いことに起因して高い温度、例えば１１００℃でアニー
ルしなければ張り合せ面近傍から拡散させることができ
なかったが、本半導体ウェハの張り合せ方法によれば酸
化膜２、２の非晶質化によりＨ２Ｏを取り込むマイクロ
ボイドを形成するのでそのマイクロボイド中にＨ２Ｏが
比較的低い温度４００〜５００℃で取り込まれるように
できるからである。そして、張り合せ温度をこのように
低くできるので、張り合せ前に半導体ウェハ１ａあるい
は１ｂに形成された半導体素子、キャパシタ素子、配線
膜等が劣化し、ウェハに反りが生じる等の問題を回避す
ることができる。
いう問題を低いアニール温度（張り合せ温度）で解決で
きる。というのは、酸化膜２、２等張り合せ面を非晶質
化していない従来の場合には、Ｈ２Ｏの拡散係数が小さ
いことに起因して高い温度、例えば１１００℃でアニー
ルしなければ張り合せ面近傍から拡散させることができ
なかったが、本半導体ウェハの張り合せ方法によれば酸
化膜２、２の非晶質化によりＨ２Ｏを取り込むマイクロ
ボイドを形成するのでそのマイクロボイド中にＨ２Ｏが
比較的低い温度４００〜５００℃で取り込まれるように
できるからである。そして、張り合せ温度をこのように
低くできるので、張り合せ前に半導体ウェハ１ａあるい
は１ｂに形成された半導体素子、キャパシタ素子、配線
膜等が劣化し、ウェハに反りが生じる等の問題を回避す
ることができる。
【００１３】尚、上記実施例においては、互いに張り合
わされる二枚の半導体ウェハ１ａ、１ｂの張り合せ面の
双方に酸化膜２、２が形成され、双方の酸化膜２、２が
共にシリコンＳｉ、酸素Ｏ等のイオン打込みにより非晶
質化されていた。しかしながら、一方の酸化膜２のみに
対しイオン打込みをして非晶質化を図るようにしても良
い。
わされる二枚の半導体ウェハ１ａ、１ｂの張り合せ面の
双方に酸化膜２、２が形成され、双方の酸化膜２、２が
共にシリコンＳｉ、酸素Ｏ等のイオン打込みにより非晶
質化されていた。しかしながら、一方の酸化膜２のみに
対しイオン打込みをして非晶質化を図るようにしても良
い。
【００１４】また本発明は、二枚の半導体ウェハ１ａ、
１ｂのうちの一方の張り合せ面のみに酸化膜２を形成し
た場合にも適用できる。この場合、その酸化膜２にシリ
コンＳｉ、あるいは酸素Ｏ等をイオン打込みによる非晶
質化をすることが必要であるが、酸化膜２が形成されて
いない方の半導体ウェハ１の張り合せ面にはイオン打込
みによる非晶質化は必ずしも必要ではない。また、酸化
膜２の材質としては、ピュアなＳｉＯ2 膜のほか、ＰＳ
Ｇ膜、ＢＳＧ膜、ＢＰＳＧ膜、ＡｓＳＧ膜等を選ぶこと
ができる。
１ｂのうちの一方の張り合せ面のみに酸化膜２を形成し
た場合にも適用できる。この場合、その酸化膜２にシリ
コンＳｉ、あるいは酸素Ｏ等をイオン打込みによる非晶
質化をすることが必要であるが、酸化膜２が形成されて
いない方の半導体ウェハ１の張り合せ面にはイオン打込
みによる非晶質化は必ずしも必要ではない。また、酸化
膜２の材質としては、ピュアなＳｉＯ2 膜のほか、ＰＳ
Ｇ膜、ＢＳＧ膜、ＢＰＳＧ膜、ＡｓＳＧ膜等を選ぶこと
ができる。
【００１５】
【発明の効果】本発明半導体ウェハの張り合せ方法は、
二枚の半導体ウェハの少なくとも一方の半導体ウェハの
張り合せ面に酸化膜を形成し、該酸化膜をそれにイオン
打込みすることにより非晶質化し、その後、上記二枚半
導体ウェハの張り合せ面どうしを重ねて加熱することを
特徴とするものである。従って、本発明半導体ウェハの
張り合せ方法によれば、張り合せに際して酸化膜はイオ
ン注入により非晶質化されているので、発生ガスを取り
込むのに都合の良いマイクロボイドが散在する構造にな
る。従って、張り合せのためのアニール温度、即ち張り
合せ温度が低くてもマイクロボイドによって発生ガスを
取り込ませることができる。依って、無気泡化を図りつ
つ張り合せ温度を低くすることができる。
二枚の半導体ウェハの少なくとも一方の半導体ウェハの
張り合せ面に酸化膜を形成し、該酸化膜をそれにイオン
打込みすることにより非晶質化し、その後、上記二枚半
導体ウェハの張り合せ面どうしを重ねて加熱することを
特徴とするものである。従って、本発明半導体ウェハの
張り合せ方法によれば、張り合せに際して酸化膜はイオ
ン注入により非晶質化されているので、発生ガスを取り
込むのに都合の良いマイクロボイドが散在する構造にな
る。従って、張り合せのためのアニール温度、即ち張り
合せ温度が低くてもマイクロボイドによって発生ガスを
取り込ませることができる。依って、無気泡化を図りつ
つ張り合せ温度を低くすることができる。
【図１】（Ａ）乃至（Ｃ）は本発明半導体ウェハの張り
合せ方法の一つの実施例を工程順に示す断面図である。
合せ方法の一つの実施例を工程順に示す断面図である。
１ａ 半導体ウェハ １ｂ 半導体ウェハ ２ 絶縁膜
Claims (1)
- 【請求項１】 二枚の半導体ウェハのうちの少なくとも
一方の半導体ウェハの張り合せ面に酸化膜を形成し、 上記酸化膜をそれにイオン打込みすることにより非晶質
化し、 その後、上記二枚半導体ウェハの張り合せ面どうしを重
ねて加熱することを特徴とする半導体ウェハの張り合せ
方法
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35094991A JP3191371B2 (ja) | 1991-12-11 | 1991-12-11 | 半導体ウェハの張り合せ方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35094991A JP3191371B2 (ja) | 1991-12-11 | 1991-12-11 | 半導体ウェハの張り合せ方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05166690A JPH05166690A (ja) | 1993-07-02 |
| JP3191371B2 true JP3191371B2 (ja) | 2001-07-23 |
Family
ID=18414007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35094991A Expired - Fee Related JP3191371B2 (ja) | 1991-12-11 | 1991-12-11 | 半導体ウェハの張り合せ方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3191371B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3192000B2 (ja) * | 1992-08-25 | 2001-07-23 | キヤノン株式会社 | 半導体基板及びその作製方法 |
| JP3611142B2 (ja) * | 1995-08-29 | 2005-01-19 | 三菱住友シリコン株式会社 | 張り合わせウェーハおよびその製造方法 |
| KR102430673B1 (ko) | 2011-01-25 | 2022-08-08 | 에베 그룹 에. 탈너 게엠베하 | 웨이퍼들의 영구적 결합을 위한 방법 |
| US10825793B2 (en) | 2011-04-08 | 2020-11-03 | Ev Group E. Thallner Gmbh | Method for permanently bonding wafers |
| EP3035370A1 (de) | 2012-07-24 | 2016-06-22 | EV Group E. Thallner GmbH | Vorrichtung zum permanenten bonden von wafern |
-
1991
- 1991-12-11 JP JP35094991A patent/JP3191371B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05166690A (ja) | 1993-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2806277B2 (ja) | 半導体装置及びその製造方法 | |
| US5953622A (en) | Method for fabricating semiconductor wafers | |
| JP2998724B2 (ja) | 張り合わせｓｏｉ基板の製造方法 | |
| US4891329A (en) | Method of forming a nonsilicon semiconductor on insulator structure | |
| US5240876A (en) | Method of fabricating SOI wafer with SiGe as an etchback film in a BESOI process | |
| KR101500956B1 (ko) | Ｓｏｉ웨이퍼의 제조 방법 | |
| US5218213A (en) | SOI wafer with sige | |
| JP2005532679A (ja) | Ｒｆ集積回路用の絶縁膜上シリコン・ウェハ | |
| JP2008521229A (ja) | ＳＯＩ基板材料、及び互いに異なる配向をもつＳｉ含有ＳＯＩと下部基板とを形成する方法 | |
| JPH0719738B2 (ja) | 接合ウェーハ及びその製造方法 | |
| US6091112A (en) | Silicon on insulator semiconductor substrate and fabrication method therefor | |
| US20020089032A1 (en) | Processing method for forming dislocation-free silicon-on-insulator substrate prepared by implantation of oxygen | |
| JP3191371B2 (ja) | 半導体ウェハの張り合せ方法 | |
| TWI587446B (zh) | Ｓｏｉ基底及其製備方法 | |
| JP3048754B2 (ja) | 半導体基板 | |
| JP3412449B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPH11297703A (ja) | 半導体装置の製造方法 | |
| JPH069227B2 (ja) | 半導体基板の製造方法 | |
| JPH05226620A (ja) | 半導体基板及びその製造方法 | |
| JP2671312B2 (ja) | 半導体装置の製造方法 | |
| JP3484961B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPH06283421A (ja) | Ｓｏｉ基板およびその製造方法 | |
| JPH10163218A (ja) | 半導体基板とその製造方法 | |
| JPH04199632A (ja) | Ｓｏｉウエハ及びその製造方法 | |
| JPH1022289A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |