JP3192000B2 - 半導体基板及びその作製方法 - Google Patents

半導体基板及びその作製方法

Info

Publication number
JP3192000B2
JP3192000B2 JP24717392A JP24717392A JP3192000B2 JP 3192000 B2 JP3192000 B2 JP 3192000B2 JP 24717392 A JP24717392 A JP 24717392A JP 24717392 A JP24717392 A JP 24717392A JP 3192000 B2 JP3192000 B2 JP 3192000B2
Authority
JP
Japan
Prior art keywords
substrate
bonding
silicon
layer
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP24717392A
Other languages
English (en)
Other versions
JPH0677101A (ja
Inventor
隆夫 米原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP24717392A priority Critical patent/JP3192000B2/ja
Priority to DE69333282T priority patent/DE69333282T2/de
Priority to EP93113473A priority patent/EP0584778B1/en
Publication of JPH0677101A publication Critical patent/JPH0677101A/ja
Priority to US08/675,844 priority patent/US5755914A/en
Application granted granted Critical
Publication of JP3192000B2 publication Critical patent/JP3192000B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H10P90/1914—
    • H10W72/07331—
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/012—Bonding, e.g. electrostatic for strain gauges
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/135—Removal of substrate

Landscapes

  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、貼り合わせ法によって
得られる半導体基板及びその作製方法に関するものであ
り、微小機械技術、誘導体分離技術、ＳＯＩ技術、セン
サー、高電力素子、通信用高周波帯集積回路技術等に応
用される半導体基板に関するものである。
【０００２】
【従来の技術】近年、WAFER DIRECT BONDING、あるいは
Van der Waals bonding と呼ばれる２枚の基板を接着剤
を介さずに貼り合わせ、微小機械機構、センサー、ＳＯ
Ｉ（Silicon on Insulator）等に応用しようという研究
開発が活発に行われている。
【０００３】その状況は、例えば「The first internat
ional symposium on semiconductorwafer bonding scie
nce,technology,and applications,Extended Abstract
ofFall meeting of Electrochemical Society,Phoenis,
Arizona,October13-17,1991,pp674-pp749.」のような公
知文献に、詳細に見ることができる。
【０００４】従来、本技術領域に於ける重要な課題は、
ボイド（貼り合わせ界面に発生する空隙）の発生をいか
にして抑制するかということである。
【０００５】このボイドの発生原因については、いろい
ろな説があるが、主なものは、貼り合わせる基板の表面
を覆っていた酸素原子や水酸基が脱水縮合して水蒸気と
なり、これが寄り集まってボイドとなるという説であ
る。このようにして発生したボイドは、更なる高温熱処
理によって水蒸気を拡散させることで削減させることが
可能である。
【０００６】
【発明が解決しようとしている課題】しかしながら、基
板の表面に付着していた塵や傷などの凹凸、あるいは表
面汚染物、あるいは捕獲された気体、あるいは基板の反
りといったものを原因とするボイドは、削減させること
は非常に困難である。
【０００７】また、支持体となる基板側に、ガラスのよ
うなシリコン以外の絶縁性基板を用いて、シリコン基板
と貼り合わせる場合には、二枚の基板を貼り合わせた
後、その界面の結合を強力なものにするため行なわれる
１０００℃前後の熱処理工程の際に、両基板の熱膨脹係
数の違いから、貼りあったまま基板が反ってしまった
り、または基板が割れてしまったり、または両基板がは
がれてしまうという問題が生じる。
【０００８】また、熱膨脹係数がシリコンと近い材料を
合成して支持基板に用いた例もあるが、そのような材料
は、知られている限りでは耐熱性が悪く、結合を強める
ための熱処理やデバイスを形成するためのプロセス温度
に耐えられないという問題がある。
【０００９】（発明の目的）本発明の目的は、貼り合わ
せ基板の貼り合わせ面の凹凸に起因する微小なボイドの
発生を抑制した半導体基板及びその作製方法を提供する
ことにある。
【００１０】また、シリコンと熱膨脹係数の異なる基板
上にシリコン単結晶膜を形成するような場合に、接合界
面の接合力増大をはかり、その熱膨張による応力に打ち
勝って強固に接合することを目的とする。
【００１１】
【課題を解決するための手段】本発明は、前述した課題
を解決するための手段として、第１及び第２の基板を貼
り合わせて形成する半導体基板の作製方法において、前
記第１の基板表面に絶縁層を形成する工程、前記絶縁層
の表面にシリコンを注入して貼り合わせの接合力を増大
する接合促進層を前記絶縁層の表面から１００ｎｍ以下
の厚さで形成する工程、及び前記第１の基板と第２の基
板を前記接合促進層が内側に位置するように貼り合わせ
る貼り合わせ工程、を有することを特徴とする半導体基
板の作製方法を有し、また、シリコン単結晶基板上に、
多孔質層を介して非多孔質単結晶シリコン層を有し、か
つ前記非多孔質単結晶シリコン層上に絶縁層を有する第
１の基板を用意する工程、前記第１の基板と第２の基板
とを前記絶縁層が内側に位置する結合基板が得られるよ
うに貼り合わせる貼り合わせ工程、及び前記結合基板か
ら前記多孔質層を除去する工程、を含む、前記第２の基
板上に前記絶縁層を介して前記非多孔質単結晶シリコン
層を有する半導体基板の作製方法において、前記貼り合
わせ工程の前に、前記絶縁層表面にシリコンを注入する
工程を有することを特徴とする半導体基板の作製方法で
もあり、また、シリコン単結晶基板上に、多孔質層を介
して非多孔質単結晶シリコン層を有する第１の基板を用
意する工程、前記第１の基板と第２の基板とを前記非多
孔質単結晶シリコン層が内側に位置する結合基板が得ら
れるように貼り合わせる貼り合わせ工程、及び前記結合
基板から前記多孔質層を除去する工程、を含む、前記第
２の基板上に前記非多孔質単結晶シリコン層を有する半
導体基板の作製方法において、前記貼り合わせ工程の前
に、前記第１の基板に貼り合わせる側の前記第２の基板
表面にシリコンを注入する工程を有することを特徴とす
る半導体基板の作製方 法でもあり、また、前記貼り合わ
せ工程が、前記第２の基板表面に絶縁層を形成し、該第
２の基板上に形成された絶縁層表面にシリコンを注入し
た後に前記第１の基板と貼り合わせる工程である半導体
基板の作製方法でもあり、また、前記貼り合わせ工程
が、前記第２の基板表面にシリコンを注入した後に前記
第１の基板と貼り合わせる工程である半導体基板の作製
方法でもあり、また、前記貼り合わせ工程が、前記第１
の基板と前記第２の基板とを室温で密着させた後、熱処
理を行う工程である半導体基板の作製方法でもあり、ま
た、前記熱処理が、窒素中で行われる半導体基板の作製
方法でもあり、また、前記第２の基板が、シリコン基板
あるいはガラスである半導体基板の作製方法でもあり、
また、前記シリコンは、加速された荷電粒子によって注
入されることを特徴とする半導体基板の作製方法でもあ
り、また、前記シリコンは、気相を介して注入されるこ
とを特徴とする半導体基板の作製方法でもあり、また、
前記多孔質層は、化学エッチングによって除去される半
導体基板の作製方法でもあり、また、前記絶縁層が、酸
化シリコンである半導体基板の作製方法でもあり、ま
た、上記の方法により作製されることを特徴とする半導
体基板でもある。
【００１２】
【００１３】
【００１４】
【作用】本発明の半導体基板作製法は、貼り合わせ界面
近傍に不純物を導入することによって、該界面のある温
度に対する接合力特性を変化させ、増大せしめる。これ
により、ウェハー貼り合わせ技術にとって最も重要な課
題である貼り合わせ界面に誘起される未接着領域、それ
によって形成されるボイド（空隙）の発生を防止するこ
とが可能となる。
【００１５】発明者の鋭意努力の研究の末、次なること
が判明した。珪素酸化物に代表される絶縁物どうしを貼
り合わせる際には、最表面シリコン原子は酸素原子によ
って終端されており、極めて安定かつ反応性が低く、そ
の結合力は、反応性の高いシリコン基板どうしの接合に
比べると弱い。
【００１６】そこで本発明は、原子レベルの平坦性が維
持される熱酸化膜のごく表面にのみ、該絶縁層の表面物
性が変化するような不純物を、小量、加速された荷電粒
子として制御性良く付与する方法を採用し、上述したよ
うな酸化層最表面の酸素終端安定、かつ無未結合手の表
面にシリコンを注入して、酸素終端無未結合手を分断し
て、未結合手を生成し、表面活性化を達成するものであ
り、その結果として、貼り合わせ界面における結合力の
増大が期待される。
【００１７】以上説明した様に、本発明によれば、極め
て平坦性に優れ、結合力の大きな接合促進層を形成する
ことができ、これにより、貼り合わせ界面に空隙の無い
半導体基板を作製することができる。
【００１８】
【実施例】本発明の実施態様例を図１及び図２を用いて
説明する。
【００１９】（実施態様例１）図１は、本発明の実施態
様例１を示す模式的断面図である。図において、第１の
基板（１）、第２の基板（４）は、シリコン、ゲルマニ
ュウム等の単元素半導体、ガリュウムひ素、インジュウ
ムリン等の化合物半導体、あるいは透明絶縁物である石
英等のガラスである。
【００２０】まず、第１の基板（１）表面に、平坦な絶
縁層（２）を形成する。シリコンに対しては、熱酸化膜
が最適であり、その平坦性を原子間力顕微鏡で定量的に
評価すると、数ナノメーター程度の極めて平坦なる表面
が形成される。
【００２１】化合物半導体のようにその表面に安定なる
熱酸化層が得られない場合には、化学気相法、特に減圧
堆積、あるいはスパッター法等によって形成する。
【００２２】次に、絶縁層（２）のごく表面（約１００
ｎｍ以下）に、酸化物の表面物性を変化させ、接合力を
促進する不純物を添加する。絶縁層（２）が酸化珪素の
場合は、珪素が適している。また添加する方法は、加速
された荷電粒子の注入法、すなわちイオン注入法、ある
いは、熱分解、気相からの吸着、堆積を用いる。このよ
うにして絶縁層（２）表面に、接合促進層（３）がその
平坦性を損なわずに形成された（図１（ａ））。
【００２３】次に、もう一方の基板としての第２の基板
（４）を用意して、両者の基板を注意深く洗浄し、乾燥
させて後に、前述した接合促進層を介して貼り合わせ、
加熱して強固に接合させる（図１（ｂ））。
【００２４】本実施態様例の作製方法によれば、貼り合
わせ面の平坦性は、もともと良好ではあるが、本発明の
接合促進層を設けることにより、原子面に匹敵するステ
ップに起因するような、極、微少な空隙も消滅させるこ
とが可能となる。
【００２５】（実施態様例２）図２は、本発明の実施態
様例２を示す模式的断面図である。
【００２６】本例では、実施態様例１で前述した第１の
基板（１）の接合促進層（３）と同様に、第２の基板
（４）にも接合促進層（６）を設けて、両者の基板を貼
り合わせる。なお、（２），（５）は、それぞれの基板
の絶縁層である。
【００２７】これにより、さらに大きな表面凹凸による
空隙さえも消滅させる効果が得られる。
【００２８】次に、本発明の更に具体的な実施例につい
て、以下に述べる。
【００２９】（実施例１）まず、５インチＰ型（１０
０）単結晶シリコン基板（０．１〜０．２Ωｃｍ）を用
意し、表面に０．５ミクロンの熱酸化膜を形成する。
【００３０】次に、珪素を該熱酸化膜表面にイオン注入
によって表面より０．１ミクロンの表層に各々１×１０
18（atom・cm-3) 添加した。
【００３１】この基板を塩酸／過酸化水素水／水の混合
液で洗浄し、乾燥させた後に同方法にて洗浄した５イン
チの単結晶シリコン基板と室温で密着させた。
【００３２】そして貼り合わせた基板を１０００℃で２
０分間窒素中にて熱処理を行い、より強固な接合とし
た。
【００３３】このようにして接合して作製した本実施例
の基板を、Ｘ線トポグラフィで観察したところ、空隙は
観察されず、引っ張り強度試験によると１０００ｋｇｆ
／ｃｍ2 以上の接合強度があった。
【００３４】また研削、研磨により、第１基板を１μｍ
の厚みまで薄層化し、光学顕微鏡で微少（１０μｍ以
下）な空隙をさがしたところ、検出不能であった。
【００３５】（実施例２）まず、抵抗率０．０１Ω・ｃ
ｍのＰ型（１００）シリコン単結晶基板を用意し、エピ
タキシャル層を１．５μｍの厚みに形成した。
【００３６】実施例１と同様に、表面を０．５μｍ酸化
したのち、珪素を１×１０17（atom・cm-3）、該熱酸化
層表面から０．１μｍほどの深さにイオン注入した。
【００３７】第２の基板として、１μｍ熱酸化され、か
つ表面に珪素を１×１０18（atom・cm-3）注入したシリ
コン基板を用意して、両基板を塩酸／過酸化水素水／水
の混合液で洗浄し、乾燥させた後に室温で密着させた。
【００３８】更に、貼り合わせた基板を１１００℃で６
０分間窒素中にて熱処理を行った。
【００３９】本結合基板をＸ線トポグラフィで観察した
ところ、空隙は観察されず、引っ張り強度試験による
と、１２００ｋｇｆ／ｃｍ2 以上の接合強度があった。
【００４０】（実施例３）まず、抵抗率０．０１Ω・ｃ
ｍのＰ型（１００）シリコン単結晶基板の表面を陽極化
成して多孔質層を形成したのち、エピタキシャル層を
１．５μｍの厚みに形成した。
【００４１】次に、表面を０．１μｍ酸化した後、化学
気相法により、０．５μｍの酸化珪素を堆積した。
【００４２】更に、その表面に珪素を２×１０17（atom
・cm-3）、該酸化層表面から０．１μｍにイオン注入し
た。
【００４３】第２の基板として、表面から０．１μｍ
に、珪素を１×１０18（atom・cm-3）注入した溶融石英
基板を用意して、両基板を塩酸／過酸化水素水／水の混
合液で洗浄し、乾燥させた後に室温で密着させた。
【００４４】更に、貼り合わせた基板を４００℃で６時
間、窒素中にて熱処理を行った。
【００４５】本結合基板をシリコン基板側から研削と多
孔質の選択化学エッチングにより除去し、石英ガラス上
に単結晶シリコン薄層が得られた。
【００４６】本実施例の基板を、光学顕微鏡、Ｘ線トポ
グラフィで観察したところ、空隙は観察されず、引っ張
り強度試験によると５００ｋｇｆ／ｃｍ2 以上の接合強
度があった。
【００４７】（実施例４）５インチＰ型（１００）単結
晶シリコン基板（０．１〜０．２Ωｃｍ）を用意し、表
面に０．５ミクロンの熱酸化膜を形成した。
【００４８】次に、珪素を該熱酸化膜表面に超高真空中
でシリコンを電子線衝撃によって加熱、溶解、蒸発させ
ることにより、シリコン原子を１×１０13ｃｍ-2、熱酸
化層表面に添加した。
【００４９】この基板を塩酸／過酸化水素水／水の混合
液で洗浄し乾燥させた後に、同方法にて洗浄した５イン
チの単結晶シリコン基板と室温で密着させた。
【００５０】そして貼り合わせた基板を１０００℃で２
０分間窒素中にて熱処理を行った。本結合基板をＸ線ト
ポグラフィで観察したところ、空隙は観察されず、引っ
張り強度試験によると１０００ｋｇｆ／ｃｍ2 以上の接
合強度があった。
【００５１】また研削、研磨により、第１基板を１μｍ
の厚みまで薄層化し、光学顕微鏡で微少（１０μｍ以
下）な空隙をさがしたところ、検出不能であった。
【００５２】（実施例５）抵抗率０．０１Ω・ｃｍのＰ
型（１００）シリコン単結晶基板を用意し、エピタキシ
ャル層を１．５μｍの厚みに形成した。
【００５３】実施例１と同様に表面を０．５μｍ酸化し
た後、珪素を１×１０14（atom・cm-2）、該熱酸化層表
面に通常集積回路作成技術に用いられるアルゴンを用い
たスパッター法により添加入した。
【００５４】第２の基板として、１μｍ熱酸化され、か
つ表面に珪素を１×１０18（atom・cm-3）注入したシリ
コン基板を用意して、両基板を塩酸／過酸化水素水／水
の混合液で洗浄し、乾燥させた後に室温で密着させた。
【００５５】このようにして貼り合わせた基板を１１０
０℃で６０分間窒素中にて熱処理を行った。
【００５６】本結合基板をＸ線トポグラフィで観察した
ところ、空隙は観察されず、引っ張り強度試験によると
１２００ｋｇｆ／ｃｍ2 以上の接合強度があった。
【００５７】
【発明の効果】以上説明したように、本発明によれば、
貼り合わせ法による半導体基板において、貼り合わせ界
面の絶縁層表面に、珪素等の不純物を導入することによ
り、該界面のある温度に対する接合力特性を変化させ、
増大することができる。従って、平坦性に優れ、結合力
の大きな接合促進層を形成することができる。
【００５８】これにより、ウェハー貼り合わせ技術にと
って最も重要な課題である、貼り合わせ界面に誘起され
る未接着領域、それによるボイド（空隙）の発生を防止
することが可能となる。
【００５９】このように、本発明によれば、貼り合わせ
基板表面の凹凸に起因する微小なボイドの発生を抑制す
る効果が得られるとともに、熱膨脹係数の異なる基板ど
うしを、その熱膨張による応力を抑えて接合する場合に
も、強力に接合することができる。
【図面の簡単な説明】
【図１】本発明の実施例（実施態様例１）の工程を説明
するための模式的断面図。
【図２】本発明の他の実施例（実施態様例２）の工程を
説明するための模式的断面図。
【符号の説明】
１ 第１の基板 ２，５ 絶縁層 ３，６ 接合促進層 ４ 第２の基板

Claims (13)

    (57)【特許請求の範囲】
  1. 【請求項１】 第１及び第２の基板を貼り合わせて形成
    する半導体基板の作製方法において、前記第１の基板表
    面に絶縁層を形成する工程、 前記絶縁層の表面にシリコンを注入して貼り合わせの接
    合力を増大する接合促進層を前記絶縁層の表面から１０
    ０ｎｍ以下の厚さで形成する工程、 及び前記第１の基板と第２の基板を前記接合促進層が内
    側に位置するように貼り合わせる貼り合わせ工程、 を有することを特徴とする半導体基板の作製方法。
  2. 【請求項２】 シリコン単結晶基板上に、多孔質層を介
    して非多孔質単結晶シリコン層を有し、かつ前記非多孔
    質単結晶シリコン層上に絶縁層を有する第１の基板を用
    意する工程、 前記第１の基板と第２の基板とを前記絶縁層が内側に位
    置する結合基板が得られるように貼り合わせる貼り合わ
    せ工程、 及び前記結合基板から前記多孔質層を除去する工程、 を含む、前記第２の基板上に前記絶縁層を介して前記非
    多孔質単結晶シリコン層を有する半導体基板の作製方法
    において、 前記貼り合わせ工程の前に、前記絶縁層表面にシリコン
    を注入する工程を有することを特徴とする半導体基板の
    作製方法。
  3. 【請求項３】 シリコン単結晶基板上に、多孔質層を介
    して非多孔質単結晶シリコン層を有する第１の基板を用
    意する工程、 前記第１の基板と第２の基板とを前記非多孔質単結晶シ
    リコン層が内側に位置する結合基板が得られるように貼
    り合わせる貼り合わせ工程、 及び前記結合基板から前記多孔質層を除去する工程、 を含む、前記第２の基板上に前記非多孔質単結晶シリコ
    ン層を有する半導体基板の作製方法において、 前記貼り合わせ工程の前に、前記第１の基板に貼り合わ
    せる側の前記第２の基板表面にシリコンを注入する工程
    を有することを特徴とする半導体基板の作製方法。
  4. 【請求項４】 前記貼り合わせ工程が、前記第２の基板
    表面に絶縁層を形成 し、該第２の基板上に形成された絶
    縁層表面にシリコンを注入した後に前記第１の基板と貼
    り合わせる工程である請求項１乃至請求項３のいずれか
    に記載の半導体基板の作製方法。
  5. 【請求項５】 前記貼り合わせ工程が、前記第２の基板
    表面にシリコンを注入した後に前記第１の基板と貼り合
    わせる工程である請求項１または請求項２に記載の半導
    体基板の作製方法。
  6. 【請求項６】 前記貼り合わせ工程が、前記第１の基板
    と前記第２の基板とを室温で密着させた後、熱処理を行
    う工程である請求項１乃至請求項３のいずれかに記載の
    半導体基板の作製方法。
  7. 【請求項７】 前記熱処理が、窒素中で行われる請求項
    ６に記載の半導体基板の作製方法。
  8. 【請求項８】 前記第２の基板が、シリコン基板あるい
    はガラスである請求項１または請求項２に記載の半導体
    基板の作製方法。
  9. 【請求項９】 前記シリコンは、加速された荷電粒子に
    よって注入されることを特徴とする請求項１乃至請求項
    ３のいずれかに記載の半導体基板の作製方法。
  10. 【請求項１０】 前記シリコンは、気相を介して注入さ
    れることを特徴とする請求項１乃至請求項３のいずれか
    に記載の半導体基板の作製方法。
  11. 【請求項１１】 前記多孔質層は、化学エッチングによ
    って除去される請求項２または請求項３に記載の半導体
    基板の作製方法。
  12. 【請求項１２】 前記絶縁層が、酸化シリコンである請
    求項１または請求項２に記載の半導体基板の作製方法。
  13. 【請求項１３】 請求項１から請求項１２のいずれかに
    記載の方法により作製されることを特徴とする半導体基
    板。
JP24717392A 1992-08-25 1992-08-25 半導体基板及びその作製方法 Expired - Fee Related JP3192000B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP24717392A JP3192000B2 (ja) 1992-08-25 1992-08-25 半導体基板及びその作製方法
DE69333282T DE69333282T2 (de) 1992-08-25 1993-08-24 Verfahren zur Herstellung eines Halbleitersubstrats
EP93113473A EP0584778B1 (en) 1992-08-25 1993-08-24 Method of preparing a semiconductor substrate
US08/675,844 US5755914A (en) 1992-08-25 1996-07-05 Method for bonding semiconductor substrates

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24717392A JP3192000B2 (ja) 1992-08-25 1992-08-25 半導体基板及びその作製方法

Publications (2)

Publication Number Publication Date
JPH0677101A JPH0677101A (ja) 1994-03-18
JP3192000B2 true JP3192000B2 (ja) 2001-07-23

Family

ID=17159530

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24717392A Expired - Fee Related JP3192000B2 (ja) 1992-08-25 1992-08-25 半導体基板及びその作製方法

Country Status (4)

Country Link
US (1) US5755914A (ja)
EP (1) EP0584778B1 (ja)
JP (1) JP3192000B2 (ja)
DE (1) DE69333282T2 (ja)

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5729038A (en) * 1995-12-15 1998-03-17 Harris Corporation Silicon-glass bonded wafers
KR960009074A (ko) * 1994-08-29 1996-03-22 모리시다 요이치 반도체 장치 및 그 제조방법
US6045625A (en) * 1996-12-06 2000-04-04 Texas Instruments Incorporated Buried oxide with a thermal expansion matching layer for SOI
CA2225131C (en) * 1996-12-18 2002-01-01 Canon Kabushiki Kaisha Process for producing semiconductor article
US20070122997A1 (en) 1998-02-19 2007-05-31 Silicon Genesis Corporation Controlled process and resulting device
US6033974A (en) 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
US5985742A (en) 1997-05-12 1999-11-16 Silicon Genesis Corporation Controlled cleavage process and device for patterned films
US6291313B1 (en) 1997-05-12 2001-09-18 Silicon Genesis Corporation Method and device for controlled cleaving process
US6054369A (en) * 1997-06-30 2000-04-25 Intersil Corporation Lifetime control for semiconductor devices
US6548382B1 (en) 1997-07-18 2003-04-15 Silicon Genesis Corporation Gettering technique for wafers made using a controlled cleaving process
FR2766620B1 (fr) * 1997-07-22 2000-12-01 Commissariat Energie Atomique Realisation de microstructures ou de nanostructures sur un support
US6117382A (en) * 1998-02-05 2000-09-12 Micron Technology, Inc. Method for encasing array packages
US6224668B1 (en) * 1998-06-02 2001-05-01 Shin-Etsu Handotai Co., Ltd. Method for producing SOI substrate and SOI substrate
US6291326B1 (en) 1998-06-23 2001-09-18 Silicon Genesis Corporation Pre-semiconductor process implant and post-process film separation
US6423614B1 (en) * 1998-06-30 2002-07-23 Intel Corporation Method of delaminating a thin film using non-thermal techniques
US6534381B2 (en) * 1999-01-08 2003-03-18 Silicon Genesis Corporation Method for fabricating multi-layered substrates
DE60042187D1 (de) * 1999-06-09 2009-06-25 Toshiba Kawasaki Kk Bond-typ Halbleitersubstrat, lichtemittierendes Halbleiterbauelement und Herstellungsverfahren
US6403447B1 (en) 1999-07-07 2002-06-11 Elantec Semiconductor, Inc. Reduced substrate capacitance high performance SOI process
US6500732B1 (en) 1999-08-10 2002-12-31 Silicon Genesis Corporation Cleaving process to fabricate multilayered substrates using low implantation doses
JP2003506883A (ja) * 1999-08-10 2003-02-18 シリコン ジェネシス コーポレイション 低打ち込みドーズ量を用いて多層基板を製造するための劈開プロセス
US6263941B1 (en) 1999-08-10 2001-07-24 Silicon Genesis Corporation Nozzle for cleaving substrates
US6221740B1 (en) 1999-08-10 2001-04-24 Silicon Genesis Corporation Substrate cleaving tool and method
US6984571B1 (en) 1999-10-01 2006-01-10 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6500694B1 (en) 2000-03-22 2002-12-31 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6544862B1 (en) 2000-01-14 2003-04-08 Silicon Genesis Corporation Particle distribution method and resulting structure for a layer transfer process
US6902987B1 (en) 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
US6563133B1 (en) * 2000-08-09 2003-05-13 Ziptronix, Inc. Method of epitaxial-like wafer bonding at low temperature and bonded structure
KR20020060457A (ko) * 2001-01-11 2002-07-18 송오성 에스오아이 기판의 제조방법
DE10107405A1 (de) * 2001-02-14 2002-09-12 Rainer Schork Direktprozessierbare Halbleiterfolie
US8187377B2 (en) 2002-10-04 2012-05-29 Silicon Genesis Corporation Non-contact etch annealing of strained layers
RU2217842C1 (ru) * 2003-01-14 2003-11-27 Институт физики полупроводников - Объединенного института физики полупроводников СО РАН Способ изготовления структуры кремний-на-изоляторе
US7399681B2 (en) * 2003-02-18 2008-07-15 Corning Incorporated Glass-based SOI structures
US7176528B2 (en) * 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures
KR20060017771A (ko) * 2003-05-06 2006-02-27 캐논 가부시끼가이샤 반도체기판, 반도체디바이스, 발광다이오드 및 그 제조방법
JP2004335642A (ja) * 2003-05-06 2004-11-25 Canon Inc 基板およびその製造方法
US7109092B2 (en) 2003-05-19 2006-09-19 Ziptronix, Inc. Method of room temperature covalent bonding
JP4730645B2 (ja) * 2004-02-13 2011-07-20 株式会社Ｓｕｍｃｏ Ｓｏｉウェーハの製造方法
JP4771510B2 (ja) * 2004-06-23 2011-09-14 キヤノン株式会社 半導体層の製造方法及び基板の製造方法
JP4950047B2 (ja) 2004-07-22 2012-06-13 ボード オブ トラスティーズ オブ ザ レランド スタンフォード ジュニア ユニバーシティ ゲルマニウムの成長方法及び半導体基板の製造方法
FR2890489B1 (fr) * 2005-09-08 2008-03-07 Soitec Silicon On Insulator Procede de fabrication d'une heterostructure de type semi-conducteur sur isolant
FR2895391B1 (fr) * 2005-12-27 2008-01-25 Commissariat Energie Atomique Procede d'elaboration de nanostructures ordonnees
US20080012087A1 (en) * 2006-04-19 2008-01-17 Henri Dautet Bonded wafer avalanche photodiode and method for manufacturing same
US8293619B2 (en) 2008-08-28 2012-10-23 Silicon Genesis Corporation Layer transfer of films utilizing controlled propagation
US7811900B2 (en) * 2006-09-08 2010-10-12 Silicon Genesis Corporation Method and structure for fabricating solar cells using a thick layer transfer process
US9362439B2 (en) 2008-05-07 2016-06-07 Silicon Genesis Corporation Layer transfer of films utilizing controlled shear region
US8993410B2 (en) 2006-09-08 2015-03-31 Silicon Genesis Corporation Substrate cleaving under controlled stress conditions
JP5171016B2 (ja) 2006-10-27 2013-03-27 キヤノン株式会社 半導体部材、半導体物品の製造方法、その製造方法を用いたｌｅｄアレイ
JP2009094144A (ja) * 2007-10-04 2009-04-30 Canon Inc 発光素子の製造方法
US8330126B2 (en) 2008-08-25 2012-12-11 Silicon Genesis Corporation Race track configuration and method for wafering silicon solar substrates
US8329557B2 (en) 2009-05-13 2012-12-11 Silicon Genesis Corporation Techniques for forming thin films by implantation with reduced channeling
CN108682623B (zh) 2011-01-25 2022-09-27 Ev 集团 E·索尔纳有限责任公司 用于永久接合晶片的方法
SG192180A1 (en) 2011-04-08 2013-08-30 Ev Group E Thallner Gmbh Method for permanent bonding of wafer
CN107195541B (zh) * 2012-07-24 2020-07-24 Ev 集团 E·索尔纳有限责任公司 永久结合晶圆的方法及装置
JP6375471B1 (ja) * 2017-03-31 2018-08-15 日本碍子株式会社 接合体および弾性波素子
WO2022094587A1 (en) 2020-10-29 2022-05-05 Invensas Bonding Technologies, Inc. Direct bonding methods and structures

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6051700A (ja) * 1983-08-31 1985-03-23 Toshiba Corp シリコン結晶体の接合方法
NL8501773A (nl) * 1985-06-20 1987-01-16 Philips Nv Werkwijze voor het vervaardigen van halfgeleiderinrichtingen.
JPH0715942B2 (ja) * 1986-08-25 1995-02-22 日本電気株式会社 集積回路基板の製造方法
US4774196A (en) * 1987-08-25 1988-09-27 Siliconix Incorporated Method of bonding semiconductor wafers
JPH01230255A (ja) * 1988-03-10 1989-09-13 Sony Corp 半導体基板の製造方法
JP2762462B2 (ja) * 1988-05-31 1998-06-04 ソニー株式会社 半導体基板の製造方法
DE3829906A1 (de) * 1988-09-02 1990-03-15 Siemens Ag Verfahren zum herstellen von halbleiter-bauelementen
US4939101A (en) * 1988-09-06 1990-07-03 General Electric Company Method of making direct bonded wafers having a void free interface
US5383993A (en) * 1989-09-01 1995-01-24 Nippon Soken Inc. Method of bonding semiconductor substrates
JPH0719839B2 (ja) * 1989-10-18 1995-03-06 株式会社東芝 半導体基板の製造方法
JP3112106B2 (ja) * 1991-10-11 2000-11-27 キヤノン株式会社 半導体基材の作製方法
JP3191371B2 (ja) * 1991-12-11 2001-07-23 ソニー株式会社 半導体ウェハの張り合せ方法
JP2602597B2 (ja) * 1991-12-27 1997-04-23 信越半導体株式会社 薄膜ｓｏｉ基板の製造方法
US5427638A (en) * 1992-06-04 1995-06-27 Alliedsignal Inc. Low temperature reaction bonding
US5407506A (en) * 1992-06-04 1995-04-18 Alliedsignal Inc. Reaction bonding through activation by ion bombardment

Also Published As

Publication number Publication date
EP0584778B1 (en) 2003-11-05
EP0584778A3 (en) 1997-10-08
US5755914A (en) 1998-05-26
EP0584778A2 (en) 1994-03-02
DE69333282D1 (de) 2003-12-11
DE69333282T2 (de) 2004-08-26
JPH0677101A (ja) 1994-03-18

Similar Documents

Publication Publication Date Title
JP3192000B2 (ja) 半導体基板及びその作製方法
JP3237888B2 (ja) 半導体基体及びその作製方法
JP2608351B2 (ja) 半導体部材及び半導体部材の製造方法
US6489654B2 (en) Silicon-on-insulator (SOI) substrate
EP0706714B1 (en) Soi substrate fabrication
KR100668160B1 (ko) Ｓｏｉ웨이퍼의 제조방법 및 이 방법으로 제조된 ｓｏｉ웨이퍼
EP0536788B1 (en) Method of producing semiconductor substrate
JP3900741B2 (ja) Ｓｏｉウェーハの製造方法
JP2012004599A (ja) 電子工学、光学または光電子工学に使用される２つの基板を直接接合する方法
JP2002164520A (ja) 半導体ウェーハの製造方法
WO2003049189A1 (en) Pasted wafer and method for producing pasted wafer
JP2022542224A (ja) 多結晶炭化ケイ素で作られたキャリア基板上に単結晶炭化ケイ素の薄層を含む複合構造を製造するためのプロセス
US7972937B2 (en) Method for producing semiconductor substrate
WO2002050912A1 (en) Production method for soi wafer and soi wafer
KR20090042139A (ko) 반도체 기판의 제조 방법
JPH1174209A (ja) 半導体基板の製造方法
JPH113842A (ja) 半導体電子素子用基板およびその製造方法
JP3412449B2 (ja) Ｓｏｉ基板の製造方法
JPH11330438A (ja) Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
JPH01136328A (ja) 半導体基板の製造方法
JPH0964319A (ja) Ｓｏｉ基板およびその製造方法
EP1965413B1 (en) Method for manufacturing soi substrate
JPH11307471A (ja) Ｓｏｉ基板の製造方法
CN118322666B (zh) 一种复合薄膜及其制备方法
JP2004342858A (ja) Ｓｏｉウェーハおよびその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees