KR102353489B1 - 웨이퍼들의 영구적 결합을 위한 방법 - Google Patents

웨이퍼들의 영구적 결합을 위한 방법 Download PDF

Info

Publication number
KR102353489B1
KR102353489B1 KR1020217006520A KR20217006520A KR102353489B1 KR 102353489 B1 KR102353489 B1 KR 102353489B1 KR 1020217006520 A KR1020217006520 A KR 1020217006520A KR 20217006520 A KR20217006520 A KR 20217006520A KR 102353489 B1 KR102353489 B1 KR 102353489B1
Authority
KR
South Korea
Prior art keywords
reservoir
contact surface
layer
bond
extract
Prior art date
Application number
KR1020217006520A
Other languages
English (en)
Other versions
KR20210029286A (ko
Inventor
토마스 플라흐
쿠르트 힝얼
마르쿠스 빔프링어
크리스토프 플뢰트겐
Original Assignee
에베 그룹 에. 탈너 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에베 그룹 에. 탈너 게엠베하 filed Critical 에베 그룹 에. 탈너 게엠베하
Priority to KR1020227001508A priority Critical patent/KR102430673B1/ko
Publication of KR20210029286A publication Critical patent/KR20210029286A/ko
Application granted granted Critical
Publication of KR102353489B1 publication Critical patent/KR102353489B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80905—Combinations of bonding methods provided for in at least two different groups from H01L2224/808 - H01L2224/80904
    • H01L2224/80907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83905—Combinations of bonding methods provided for in at least two different groups from H01L2224/838 - H01L2224/83904
    • H01L2224/83907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01001—Hydrogen [H]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01008—Oxygen [O]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20102—Temperature range 0 C=<T<60 C, 273.15 K =<T< 333.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20103—Temperature range 60 C=<T<100 C, 333.15 K =< T< 373.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20104—Temperature range 100 C=<T<150 C, 373.15 K =< T < 423.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20105—Temperature range 150 C=<T<200 C, 423.15 K =< T < 473.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20106—Temperature range 200 C=<T<250 C, 473.15 K =<T < 523.15K

Abstract

본 발명은, 제 1 기질의 제 1 접촉 표면(3)을 하기 단계들 특히, 하기 시퀀스에 따라 제 2 기질(2)의 제 2 접촉 표면(4)에 결합시키기 위한 결합 방법에 관한 것이고,
- 상기 제 1 접촉 표면(3)상의 표면층(6)내에 리저버(5)를 형성하는 단계,
- 제 1 추출물 또는 제 1 그룹의 추출물로 상기 리저버(5)를 적어도 부분적으로 충진하는 단계,
- 예비결합 연결부를 형성하기 위하여 상기 제 2 접촉 표면(4)과 제 1 접촉 표면(3)이 접촉하는 단계,
- 상기 제 1 및 제 2 접촉 표면(3,4)들사이에 위치하고 상기 제 2 기질(2)의 반응층(7)내에 포함된 제 2 추출물과 제 1 추출물의 반응에 의해 강화되는 영구적인 결합을 형성하는 단계를 포함하는 것을 특징으로 한다.

Description

웨이퍼들의 영구적 결합을 위한 방법{METHOD FOR THE PERMANENT BONDING OF WAFERS}
본 발명은, 제 1항에 청구된 제 1 기질(substrate)의 제 1 접촉표면을 제 2 기질의 제 2 접촉 표면에 결합하기 위한 방법에 관한 것이다.
기질들을 영구적으로 결합하거나 되돌릴 수 없게(irreversible) 결합하는 목적은, 기질들의 두 접촉표면들사이에 강하고 특히 가능한 되돌릴 수 없어서 강한 결합력을 가지는 상호 결합부(interconnection)를 생산하는 것이다. 종래기술에 이러한 목적을 위한 다양한 시도 및 생산방법들이 있다.
오늘날까지 이어 온 종래기술의 생산 방법들과 시도는 종종, 재현될 수 없거나 불량하게 재현되며 특히 변경된 조건들에 적용될 수 없는 결과들을 만든다. 특히 현재 이용되는 생산방법들은 종종, 재현될 수 있는 결과들을 보장하기 위하여 특히 400℃보다 높은 온도를 이용한다.
기질상에 제공된 구조체들의 잠재적인 파괴 및 높은 에너지 소모와 같은 기술적 문제는, 오늘날 높은 결합력을 위해 필요한 부분적으로 300℃보다 높게 상회하는 고온으로부터 발생된다.
문헌 제 WO 01/61743호는 저온 결합을 위한 방법을 보여준다. 또 다른 결합 방법들이, 문헌 제 US 2003/0089950호, US 2002/0048900 A1호, US 2008/0006369 A1호, US 5 451 547 A, EP 0 584 778 A2, US 5 427 638 및 JP 5 166690 A에 공개된다.
다른 요건들은 다음과 같다.
- 라인의 전방 단부(front- end- of- line)가 가지는 호환성
이것은, 전기적으로 작동하는(electrically active) 부품들을 생산하는 동안 공정의 호환성(compatibility)으로서 정의된다. 그러므로, 상기 결합공정은, 이미 구조체를 가진 구조체 웨이퍼상에 제공되는 트랜지스터와 같은 능동 부품(active components)이, 공정이 수행되는 동안 파손되거나 역효과를 가지지 않도록 설계되어야 한다. 호환성 기준은, (주로 CMOS 구조체내부의) 화학적 요소들 및 주로 열응력에 의한 기계적 적재성능(loadability)을 포함한다.
- 적은 오염.
- 하중작용 없슴
결합력이 감소되어, 상기 구조체 웨이퍼는 더욱 주의 깊게 처리되고 직접적인 기계적 부하(loading)에 의한 고장 가능성이 감소된다.
그러므로, 본 발명의 목적은 가능한 큰 결합력으로 영구적인 결합(permanent bond)을 조심스럽게 형성하기 위한 방법을 제공하는 것이다.
상기 목적은, 제 1 항의 특징에 의해 달성된다. 본 발명의 유리한 실시예들이 종속항들에 주어진다. 명세서, 청구범위 및/또는 도면에 제공된 적어도 두 개의 특징들의 모든 조합들이 본 발명의 구성에 해당된다. 주어진 수치범위에서, 표시된 제한범위내의 값들은 또한, 경계값으로 공개되며 모든 조합으로 청구된다.
본 발명의 기본 사상은, 적어도 상기 기질들 중 한 개위에 제 1 유출물을 고정하기 위한 리저버(reservoir)를 제공하고, 다른 기질상에 존재하는 제 2 유출물과 기질들 사이에 일시적인 결합을 형성하거나 접촉을 형성한 후에 제 1 유출물에 반응하며, 따라서 기질들 사이에 영구적이거나 되돌릴 수 없는(irreversible) 결합을 형성하는 것이다. 제 1 접촉 표면상에서 한 개의 표면층내에 리저버를 형성하기 전 또는 후에, 일반적으로 상기 기질 또는 기질들을 특히 플러싱(flushing) 단계에 의해 클리닝(cleaning)한다. 상기 클리닝은 일반적으로, 결합되지 않은 부분들을 형성할 수 있는 입자들이 표면상에 없다는 것을 보장한다. 리저버와 리저버내에 수용된 추출물은, 일시적이거나 되돌릴 수 없는 결합을 발생시킨 후에 접촉표면상에서 직접 제어하며 결합속도를 증가시키고 영구적인 결합을 강화시키는 반응을 기술적으로 유도할 수 있고, 특히 상기 반응에 의해 접촉표면들 중 적어도 한 개, 선호적으로 상기 리저버와 마주보는 접촉면을 변형하여 상기 반응을 기술적으로 유도할 수 있다.
예비 결합 단계 동안, 기질들사이에 일시적이거나 되돌릴 수 없는 결합을 만들기 위하여 기질들의 접촉 표면들사이에 약한 상호작용(interaction)을 발생시키기 위한 다양한 가능성들이 존재한다. 예비 결합강도는 영구결합 강도보다, 적어도 2 내지 3, 특히 5, 선호적으로 15, 더욱 선호적으로 25의 계수만큼 작다. 지침서의 값으로서, 순수한 비활성(nonactivated)의 친수성 실리콘은 약 100 mJ/㎡의 예비결합강도를 가지고 순수한 플라즈마 활성의 친수성 실리콘은 약 200 내지 300 mJ/㎡의 예비결합강도를 가진다.
주로 서로 다른 영구 전기 쌍극자 모멘트를 가진 분자들사이의 반 데어 발스 상호작용에 의한 분자가 침투된(wetted) 기질들사이에 형성된 예비 결합이 웨이퍼들사이에서 예비결합을 형성할 수 있기에 적합하다. 본 발명을 제한하지 않는 예로서 하기 화합물들이 상호결합제로서 설명된다.
- 물,
- 티올(thiol),
- AP 3000,
- 실란(silanes) 및/또는
- 실라놀(silanol).
본 발명을 따르는 적합한 기질들의 재료는, 상대적으로 큰 몰 부피를 가진 생성물을 형성하기 위해 또 다른 추출물을 가진 추출물로서 반응할 수 있고, 그 결과 기질위에서 성장층이 형성된다. 하기 조합들이 특히 유리하며, 화살표의 좌측으로 추출물이 명명되고 화살표의 우측으로 생성물/생성물들이 명명되며 제공된 추출물 또는 추출물과 반응하는 부산물은 특별히 명명되지 않는다.
- Si → SiO2, Si3N4, SiNxOy
- Ge → GeO2, Ge3N4
- α-Sn → SnO2
- B → B2O3, BN
- Se → SeO2
- Te → TeO2, TeO3
- Mg → MgO, Mg3N2
- Al → Al2O3, AlN
- Ti → TiO2, TiN
- V → V2O5
- Mn → MnO, MnO2, Mn2O3, Mn2O7, Mn3O4
- Fe → FeO, Fe2O3, Fe3O4
- Co → CoO, Co3O4
- Ni → NiO, Ni2O3
- Cu → CuO, Cu2O, Cu3N
- Zn → ZnO
- Cr → CrN, Cr23C6, Cr3C, Cr7C3, Cr3C2
- Mo → Mo3C2
- Ti → TiC
- Nb → Nb4C3
- Ta → Ta4C3
- Zr → ZrC
- Hf → HfC
- V → V4C3, VC
- W → W2C, WC
- Fe → Fe3C, Fe7C3, Fe2C
기질로서 하기 혼합 형태들도 고려할 수 있다
- III-V : GaP, GaAs , InP, InSb, InAs, GaSb, GaN, AlN, InN, A1xGa1-xAs, InxGa1-xN
- IV-IV: SiC, SiGe,
- III-VI: InAlP,
- 비선형 광학(optics): LiNbO3, LiTaO3, KDP(KH2PO4)
- 태양 전지(solar cell): CdS, CdSe, CdTe, CuInSe2, CuInGaSe2, CuInS2, CuInGaS2
- 전도성 산화물: In2-xSnxO3-y
본 발명에서 청구된 것처럼, 적어도 한 개의 웨이퍼 및 각각의 접촉표면에 직접 리저버가 존재하고, 부피 팽창을 위한 제공된 추출물들 중 적어도 한 개의 일정량이 리저버내에 저장될 수 있다. 예를 들어, 추출물들이 O2, O3, H2O, N2, NH3 , H2O2 등일 수 있다. 시스템 에너지를 감소시키기 위해 반응 파트너(reaction partner)가 가지는 성향에 기초하고 특히 산화물 성장에 의해 명령받는 팽창에 의해, 접촉표면들사이에 가능한 간격들, 구멍들 및 공동(cavities)들이 최소화되고 이러한 영역에서 기질들 사이의 거리가 감소되어 결합력이 증가된다. 가장 양호한 경우에 있어서, 존재하는 간격들, 구멍들 및 공동들이 완전히 폐쇄되어, 전체 결합표면은 증가되고 따라서 본 발명에 의한 결합력은 증가한다.
접촉표면은 종래기술에 따라, 0.2nm의 2차 거칠기(quadratic roughness)(Rq)의 거칠기를 나타낸다. 이것은 1nm 범위에 있는 표면의 피크 대 피크(peak to peak) 값들에 해당한다. 이러한 경험치들은 원자력 현미경(AFM)에 의해 결정된다.
본 발명에 의한 반응은, 1 모노층(monolayer)(ML)의 물을 가지고 100 내지 300nm의 직경을 가진 원형 웨이퍼의 종래기술을 따르는 웨이퍼 표면에 대해 성장층이 0.1nm 내지 0.3nm 만큼 성장하는 것을 허용하기 위한 것이다.
본 발명에서 청구되는 것처럼, 특히 적어도 2ML, 선호적으로 적어도 5ML, 훨씬 더 선호적으로 10 ML 유체, 특히 물이 상기 리저버내에 저장된다.
또한, 플라즈마 노출에 의해 시너지 효과(synergy effects)로서 친수성 및 접촉표면의 매끄러운 특성이 형성되기 때문에, 플라즈마에 노출시켜서 리저버를 형성하는 것이 특히 선호된다. 상기 표면은, 주로 표면층의 재료가 점성 유동하여 플라즈마 작용에 의해 매끄러워진다. 특히 실리콘 하이드록실(silicon hydroxyl) 화합물들의 증가, 선호적으로 표면에 존재하는 Si- O 화합물을 분해하여 예를 들어, 특히 하기 반응에 따라 Si-O- Si로 분해하여 친수성이 증가된다.
Si-O-Si + H2O ↔ 2SiOH
특히 상기 효과에 따라 다른 부작용에 의하면, 예비 결합강도가 특히 2 내지 3의 인자만큼 개선된다.
제 1 기질의 제 1 접촉 표면에서 표면층내부의 리저버가 예를 들어, 열산화물로 코팅된 제 1 기질의 플라즈마 활성화에 의해 형성된다. 플라즈마 활성화는, 플라즈마를 위해 필요한 상태를 조정하도록 진공 챔버내부에서 수행된다. 본 발명에 의하면, 플라즈마 방전을 위해, 0 내지 2000 eV 범위의 이온 에너지를 가진 N2 가스, O2 가스 또는 아르곤 가스가 이용되어, 처리된 표면, 이 경우 제 1 접촉표면의 20nm 까지, 선호적으로 15nm까지, 더욱 선호적으로 10nm, 가장 선호적으로 5nm까지의 깊이를 가진 리저버가 형성된다. 본 발명에 의하면, 각각의 입자 형태, 리저버를 형성하기에 적합한 원자 및/또는 분자들이 이용될 수 있다. 상기 리저버는, 요구되는 특성들을 가지며 이용되는 상기 원자 및/또는 분자들을 발생시키는 것이 선호된다. 관련 특성들은 주로, 구멍 크기(pore size), 구멍 분포 및 구멍 밀도이다. 선택적으로 본 발명에 의하면, 예를 들어, 공기 또는 95% 아르곤과 5% 수소로 구성된 형성 가스와 같은 가스혼합물이 이용될 수 있다. 이용되는 가스에 따라, 플라즈마 처리과정 동안 리저버내에 우선 하기 이온들이 존재한다.:N+, N2+, O+, Ar+. 제 1 추출물이 빈 공간내에 수용될 수 있다.
상기 리저버가 하기 내용을 기초하여 형성된다. 구멍 크기는 10nm보다 작거나, 선호적으로 5nm보다 작거나, 더욱 선호적으로 1nm보다 작거나, 훨씬 더 선호적으로 0.5nm보다 작거나, 가장 선호적으로 0.2nm보다 작다.
구멍 밀도는, 타격(striking) 작용에 의해 구멍을 형성하는 입자들의 밀도에 정비례하거나 가장 선호적으로 타격 종(striking species)의 부분 압력에 의해 그리고 처리시간 및 특히 이용되는 플라즈마 시스템의 매개변수에 의존하여 변화될 수 있다.
구멍 분포는, 선호적으로 플래토(plateau) 형상의 영역속에 중첩되는 여러 개의 영역들에 관한 매개변수들을 변화시켜서 표면아래에서 가장 큰 구명 집중도(concentration)를 가진 적어도 한 개의 영역을 가진다( 도 7을 참고). 구멍 분포는 두께 증가에 따라 영을 향해 감소한다. 폭격(bombardment)이 이루어지는 동안 표면 근처의 영역은, 표면 근처에서 구멍밀도와 거의 동일한 구멍 밀도를 가진다. 플라즈마 처리가 종료된 후에, 표면위에서 구멍밀도는 응력이완 기구들에 의해 감소될 수 있다. 표면에 대한 두께 방향의 구멍 분포는 하나의 가파른 측면(steep flank)을 가지고 부피(bulk)와 관련하여 다소 더욱 납작하지만 연속적으로 감소하는 측면을 가진다(도 7을 참고).
구멍 크기, 구멍 분포 및 구멍 밀도를 위해, 유사한 고려가 플라즈마로 생산되지 않는 모든 방법들에 대해 적용된다.
상기 리저버는, 공정 매개변수들의 조합 및 제어 이용에 의해 설계될 수 있다. 도 7은, 실리콘 산화물 층속으로 침투깊이의 함수로서 플라즈마에 의해 주입된 질소원자들의 농도를 나타낸다. 물리적인 매개변수들의 변화에 의해 두 개의 프로파일들을 형성할 수 있다. 제 1 프로파일(11)은, 실리콘 산화물내부에 더욱 깊숙하게 상대적으로 더욱 가속된 원자들에 의해 발생되고, 반대로 프로파일(12)은 더 작은 밀도에서 공정 매개변수들을 변화시킨 후에 발생되었다. 두 개의 프로파일들의 중첩은, 리저버의 특성을 나타내는 합산 곡선(13)을 만들어낸다. 주입된 원자 및/또는 분자 종들의 농도사이의 관계는 명백하다. 더 높은 농도는 더 많은 결합 구조(defect structure)를 지정하고, 그러므로 나중에 추출물을 수용하기 위한 더 많은 공간을 지정한다. 플라즈마 활성화 동안 전용으로 제어되는 공정 매개변수들의 연속적인 변화에 의해, 깊이에 대해 추가된 이온들이 가능한 균일하게 분포된 리저버가 구해질 수 있다.
리저버로서, 플라즈마에 의해 형성된 리저버를 대체하여, 기질들 중 적어도 한 개, 적어도 제 1 기질위에 TEOs (테트라에틸오르토실리케이트(tetraethyl orthosilicate))- 산화물 층의 이용을 고려할 수 있다. 일반적으로 상기 산화물은 열산화물보다 밀도가 작아서, 본 발명에 의하면 압축(compaction)이 유리하다. 리저버의 정의된 구멍상태(porosity)를 위하여 상기 압축은 열처리에 의해 발생된다.
본 발명의 실시예에 의하면, 제 1 기질에 대해 코팅으로서 도포되고 상기 코팅이 이미 제 1 추출물을 둘러싸는 리저버에 의해 리저버가 형성될 때에 리저버가 충진되는 것이 특히 유리하다.
상기 리저버는, 나노미터 범위의 구멍을 가진 구멍 층으로 고려되거나 채널밀도(channel density)가 10nm보다 작거나 더욱 선호적으로 5nm보다 작거나 훨씬 더 선호적으로 2nm보다 작거나 가장 선호적으로 1nm보다 작거나 가장 선호적으로 0.5nm보다 작은 채널을 가진 층으로서 고려될 수 있다.
본 발명에 따라 제 1 추출물 또는 제 1그룹의 추출물들로 리저버를 충진하는 단계를 위해 하기 실시예들 및 이들의 조합이 고려될 수 있다.
- 리저버를 대기에 노출시키는 과정,
- 특별히 탈이온화된 물로 플러싱(flushing)하는 과정,
- 추출물을 포함하거나 추출물로 구성된 유체, 특히 H2O, H2O2, NH4OH로 플러싱하는 과정,
- 상기 리저버를, 모든 가스 대기, 특히 원자가스, 분자가스, 가스 혼합물에 노출시키는 과정,
- 상기 리저버를 수증기- 또는 과산화수소 증기- 포함 대기에 노출시키는 과정 및,
- 추출물로 이미 충진된 리저버를 표면층으로서 제 1 기질상에 증착(depositing)하는 과정.
하기 화합물들이 추출물로서 가능하다: O2, O3, N2, NH3, H2O, H2O2 및/또는 NO4OH.
물을 이용하는 것이외에 상기 과산화수소 증기를 이용하는 것이 선호되는 형태로서 간주된다. 또한, 과산화수소는 상대적으로 더 큰 산소 대 수소 비율을 가지는 장점을 가진다. 또한, 과산화수소는 특정 온도이상 및/또는 MHz 범위의 고주파를 이용하여 수소와 산소로 분해된다.
본 발명의 유리한 실시예에 의하면, 성장층의 형성 및 되돌릴 수 없는 결합의 강화가 반응층속으로 제 1 추출물을 확산시켜서 발생된다.
되돌릴 수 없는 결합의 형성은, 전형적으로 300℃보다 작거나 유리하게 200℃보다 작거나 더욱 선호적으로 150℃보다 작거나 훨씬 더 선호적으로 100℃보다 작은 온도이거나 가장 선호적으로 실온에서, 특히 최대 12일, 더욱 선호적으로 최대 1일, 훨씬 더 선호적으로 1시간, 가장 선호적으로 최대 15분동안 발생된다.
여기서 되돌릴 수 없는 결합은, 1.5J/m2보다 크거나 특히 2J/m2보다 크거나 더욱 선호적으로 2.5J/m2인 결합강도를 가지는 것이 특히 유리하다.
본 발명에 의하면 반응하는 동안 제 2 추출물의 몰 부피보다 큰 몰 부피를 가진 생성물이 반응층에서 형성된다는 점에서 상기 결합강도가 증가될 수 있는 것이 특히 유리하다. 이렇게 하여, 제 2 기질위에서 성장이 발생되어, 접촉 표면들사이의 간격은 본 발명에 따라 화학 반응에 의해 밀폐될 수 있다. 그 결과, 접촉 표면들사이의 거리, 그러므로 평균거리는 감소되고 이용되지 않는 공간(dead space)은 최소화된다.
10 내지 600kHz의 활성화 주파수 및/또는 0.075 내지 0.2 watt/cm2 및/또는 0.1 내지 0.6mbar의 압력으로 가압작용을 통해 플라즈마 활성화로부터 리저버가 형성될 정도로, 접촉 표면이 매끄러워지는 추가 효과 및/또는 접촉 표면의 친수성이 분명히 증가되는 추가효과가 구해진다.
선택적으로, 본 발명에 의하면 리저버는, 특히 제어된 상태로 어떤 구멍에 대해 압축된 테트라 에톡시 실란(Tetraethoxy silane)-산화물 층을 표면층으로서 이용하여 형성될 수 있다.
본 발명의 또 다른 유리한 실시예에 의하면, 표면층은 주로 특히 필수적이고 완전하게, 열 산화에 의해 형성된 특히 무정형이고 특히 실리콘 산화물로 구성되고, 상기 반응층은 특히 필수적으로 선호적이며 대개 완전하게 Si, Ge, InP, GaP 또는 GaN으로 구성된다. 존재하는 간격을 특히 효과적으로 밀폐시키고 특히 안정된 반응이 산화에 의해 가능해진다.
본 발명에 의하면, 특히 주로 자연 실리콘 산화물의 성장층이 제 2 접촉 표면과 반응층사이에 존재하는 것이 특히 유리하다. 성장층은 본 발명에 따라 반응에 의해 형성되는 성장을 가진다. 상기 성장은 전이 Si-SiO2로부터 진행하여, 특히 반응층의 인터페이스에서 그리고 특히 제 1 및 제 2 접촉 층사이에서 간격 영역에서 무정형 SiO2를 재성형하고 그로 인한 상기 성장층의 변형, 특히 팽창(bulging)에 의해 발생된다. 이것은 두 개의 접촉표면들사이에서 이용되지 않는 공간을 감소시키거나 거리를 감소시켜서 두 개의 기질들 사이의 강도가 감소된다. 200℃ 내지 400℃, 선호적으로 약 200℃ 내지 150℃, 더욱 선호적으로 150℃ 내지 100℃, 가장 선호적으로 100℃내지 실온의 온도가 특히 유리하다.
성장층은 되돌릴 수 없는 결합을 형성하기 전에 0.1nm 내지 5nm의 평균 두께(A)를 가지는 것이 특히 유리하다. 상기 성장층이 얇아질수록 성장층을 통해, 특히 제 1 추출물이 상기 성장층을 통해 반응층까지 확산되어 제 1 추출물과 제 2 추출물사이에서 더욱 신속하고 용이하게 반응이 일어난다.
본 발명의 실시예에 의하면, 리저버는 진공중에서 형성되는 것이 유리하다. 따라서 리저버가 불필요한 재료 또는 화합물과 오염되는 것이 방지될 수 있다.
본 발명의 또 다른 실시예에 의하면, 리저버의 충진 과정이 한 개이상의 하기 단계들에 의해 발생되는 것이 유리하다:
- 리저버를 대기의 습도 및/또는 공기속의 산소로 충진하기 위해 제 1 접촉표면을 대기에 노출시키는 단계,
- 특히 주로 선호적으로 거의 완전하게 특히 탈이온화된 H2O 및/또는 H2O2로 구성된 유체에 상기 제 1 접촉 표면을 노출시키는 단계,
- 특히 0 내지 2000 eV 범위의 이온 에너지를 가지고 특히 95%의 Ar 및 5%의 H2로 구성된 형성가스 및/또는 Ar 가스 및/또는 O2 가스 및/또는 N2 가스에 제 1 접촉 표면을 노출시키는 단계,
- 이미 언급된 추출물로 상기 리저버를 충진시키기 위한 증착(vapor deposition) 단계.
과정 시퀀스(sequence)를 위하여, 리저버는 선호적으로 0.1nm 내지 25nm, 더욱 선호적으로 0.1nm 내지 15nm, 훨씬 더 선호적으로 0.1nm 내지 10nm, 가장 선호적으로 0.1nm 내지 5nm의 두께(R)로 형성되는 것이 특히 효과적이다. 또한, 본 발명의 실시예에 의하면, 되돌릴 수 없는 결합이 형성되기 직전에 리저버와 반응층 사이의 평균거리(B)가 0.1nm 내지 15nm, 특히 0.5nm 내지 5nm, 선호적으로 0.5nm 내지 3nm인 것이 유리하다.
본 발명에 의하면, 상기 방법을 수행하기 위한 장치가 리저버를 형성하기 위한 챔버 및 상기 리저버를 충진하기 위해 특히 별도로 제공되고 상기 예비결합을 형성하기 위해 특히 별도로 제공된 챔버를 가지며, 상기 모든 챔버들이 진공시스템에 의해 서로 직접 연결된다.
또 다른 실시예에서, 리저버의 충진과정은 직접 대기에 의해, 그러므로 대기에 개방될 수 있는 챔버내부 또는 자켓팅(jacketing)을 가지지 않지만 반자동 및/또는 완전 자동으로 웨이퍼를 처리할 수 있는 구조체상에 간단하게 발생될 수 있다.
본 발명의 다른 장점들과 특징들 및 세부사항들은 도면을 통해 선호되는 실시예들에 관한 하기 설명으로부터 이해될 것이다.
도 1은, 제 1 기질이 제 2 기질과 접촉한 직후에 본 발명에서 청구되는 방법의 제 1 단계를 도시한 도면.
도 2a 및 도 2b는, 상대적으로 큰 결합 강도를 형성하기 위한 본 발명의 방법의 다른 단계들을 도시한 도면.
도 3은, 접촉상태에 있는 기질 접촉표면들을 가지고 도 1, 도 2a 및 도 2b에 도시된 단계들을 따르는 본 발명의 방법의 또 다른 단계를 도시한 도면.
도 4는, 상기 기질들사이에 되돌릴 수 없거나/영구적인 결합을 형성하기 위한 본 발명의 단계를 도시한 도면.
도 5는, 도 3과 도 4에 도시된 단계 동안 두 개의 접촉 표면들에서 진행되는 화학적/물리적 공정들을 확대한 도면.
도 6은 도 3과 도 4를 따르는 단계동안 두 개의 접촉 표면들사이의 인터페이스상에서 진행되는 화학적/물리적 공정들을 도시한 또 다른 확대도.
도 7은 본 발명을 따르는 리저버의 생산을 위한 다이아 그램.
동일한 부품들/특징들 및 동일한 작동을 가지는 부품들/특징들이 도면들에서 동일한 도면부호들로 표시된다.
도 1에 도시된 상태에서, 제 1 기질(1)의 제 1 접촉 표면(3)과 제 2 기질(2)의 제 2 접촉표면(4)사이에 형성되는 예비 결합(prebond) 단계가 이루어지는 동안 또는 상기 예비결합단계 직후에 진행되는 화학 반응의 일부가 도시된다. 상기 표면들은 극성 수산화기(polar OH group)로 최종처리되고 따라서 친수성을 가진다. 제 1 기질(1) 및 제 2 기질(2)은, 표면에 존재하는 수산화기와 물 분자(H2O molecules)사이에 형성된 물 브릿지(bridge) 및 오직 물 분자들사이에 형성된 물 브릿지가 가지는 인력에 의해 고정된다. 적어도 상기 제 1 접촉표면(3)이 가지는 친수성은, 이전 단계에서 제 1 접촉표면(3)의 플라즈마 처리에 의해 증가된다.
본 발명에 의하면, 열실리콘 산화층(thermal silicon oxide)으로 구성된 표면층(6)내부의 리저버(reservoir)(5)가 플라즈마 처리에 의해 형성된다. 0 내지 2000 eV범위의 이온 에너지를 가진 O2이온을 이용한 플라즈마 처리는, 약 15nm를 가진 리저버(5)의 평균 두께를 만들어내고, 상기 이온들은 상기 표면층(6)내부에 채널들 또는 구멍(pore)들을 형성한다.
유사하게 상기 리저버(5)는, 도 1에 도시된 단계이전 그리고 플라즈마 처리이후에 제 1 추출물로서 물(H2O)로 채워진다. 플라즈마 공정에 존재하는 감소된 이온 종(species)들, 특히 O2, N2, H2, Ar이 상기 리저버내에 위치한다.
그러므로, 상기 접촉표면(3,4)들은 아직까지, 특히 상기 접촉표면(3,4)들사이에 존재하는 물에 의해 영향을 받고 상대적으로 큰 간격을 가진다. 따라서, 존재하는 결합 강도는 상대적으로 작고 대략 100 mJ/㎠ 내지 300 mJ/㎠ 이며 특히 200 mJ/㎠ 보다 크다. 이와 관련하여, 특히 플라즈마- 작용이 이루어지는 제 1 접촉 표면(3)의 친수성이 증가되고 플라즈마 작용에 의해 매끄러워지는(smoothing) 효과가 발생되기 때문에, 종래기술의 플라즈마 작용은 결정적인 역할을 한다.
도 1에 도시되고 예비결합(prebond)이라고 하는 공정은, 대기 온도 또는 최대 50℃ 온도에서 수행될 수 있는 것이 선호된다. 도 2a 및 도 2b는 친수성 결합을 도시하고, Si- O- Si 브릿지가 수산화(-OH) 최총 처리 표면을 분할(splitting)하여 발생된다. 도 2a 및 도 2b에 도시된 공정은, 실온에서 약 300 시간(h)을 지속한다. 도 2b의 상태는, 표시된 온도에서 리저버를 발생시키지 않고 형성된다.
아직까지 빈 공간(free space)이 존재할 정도로 리저버(5)내에 추가로 충진하기 위한 물 분자들이 상기 접촉표면(3,4)들사이에서 형성된다. 다른 물분자들이 제거된다. 도 1에 도시된 단계에서, 수산화기 또는 물로 형성된 대략 3개 내지 5 개의 개별 층들이 제공되고, 물로 형성된 1개 내지 3개의 단일 층(monolayer)들이 도 1의 단계로부터 도 2a의 단계로 진행하면서 상기 리저버(5)내에 수용되거나 제거된다.
도 2a에 도시된 단계에서, 수소 브릿지 결합(hydrogen bridge bonds)들이 실록산기(siloxane group)들사이에 직접 형성되어, 상대적으로 큰 결합력이 발생된다. 그 결과 접촉 표면(3,4)들이 서로 더욱 강하게 끌어 당겨지고 상기 접촉 표면(3,4)들사이의 거리가 감소된다. 따라서, 수산화기로 형성된 단지 1개 내지 2개의 개별 층이 상기 접촉표면(1,2)들사이에 존재한다.
도 2b에 도시된 단계에서, 아래에 설명된 반응에 따라 물분자들이 분리될 때, 실록산기 형태의 공유결합이 접촉 표면(3,4)들사이에 형성되고 훨씬 더 큰 결합력을 형성하며 상대적으로 작은 공간을 요구하여, 서로 만나는 접촉 표면(3,4)들에 기초하여 도 3에 도시된 최소거리가 마지막으로 도달할 때까지 상기 접촉 표면(3,4)들사이의 거리는 추가로 감소된다:
Si-OH + HO-Si ↔ Si-O- Si + H2O
단계 3까지, 특히, 상기 리저버(5)가 형성되기 때문에, 리저버의 형성이 진행될 수 있도록 심지어 실온에서 온도를 과도하게 증가시키는 것은 불필요하다. 이에 따라 도 1 내지 도 3에 도시된 과정 단계들이 특히 조심스럽게 진행될 수 있다.
도 4에 도시된 방법 단계에서, 상기 온도는 제 1 접촉표면과 제 2 접촉표면 사이에 영구적이거나 되돌릴 수 없는 결합을 형성하기 위해, 최대 500℃까지 증가시키는 것이 선호되고 최대 300℃까지 증가시키는 것이 더욱 선호되며, 최대 200℃까지 증가시키는 것이 훨씬 더 선호되고 최대 100℃까지 증가시키는 것이 가장 선호되며 실온 아래로 증가시키는 것이 가장 선호된다. 상기 리저버(5)가 도 5 및 도 6에 도시된 반응을 위한 제 1 추출물을 둘러싸기 때문에, 종래기술과 비교하여 상대적으로 낮은 상기 온도들이 가능하다.
Si + 2H2O → SiO2 + 2H2
약간 증가된 상기 온도들에서, 물분자들은 리저버(5)로부터 반응층(7)까지 제 1 추출물로서 확산된다. 상기 확산작용은, 산화물 층으로서 형성된 표면층(6)과 성장층(8)의 직접적인 접촉 또는 산화물층들사이에 존재하는 간격 또는 간격(9)에 의해 발생될 수 있다. 거기서 실리콘 산화물 따라서 순수한 실리콘 보다 큰 몰부피(molar volume)를 가진 화합물이 상기 반응의 반응 생성물(10)로서 상기 반응층(7)으로부터 형성된다. 실리콘 산화물은, 성장층(8)을 가진 반응층(7)의 인터페이스위에서 성장하고 따라서 상기 간격(9)을 향해 자연 산화물로서 형성된 성장층(8)을 변형시킨다. 여기서 상기 리저버로부터 물 분자들이 필요하다.
나노미터(nanometer) 범위의 간격들이 존재하기 때문에, 자연 산화물 층(8)이 팽창될 수 있어서, 상기 접촉 표면(3,4)들위에서 응력은 감소될 수 있다. 이에 따라, 접촉 표면(3,4)들사이의 거리는 감소되어, 활성을 가진(active) 접촉 표면 및 따라서 결합강도가 추가로 증가된다.
부분적으로 용접되지 않는 종래기술의 제품들과 비교할 때, 상기 방법에 의해 형성되고 모든 구멍(pore)들을 폐쇄시키며 전체 웨이퍼위에 형성되는 용접 결합부는 기본적으로 결합력을 증가시킨다. 서로 용접되는 두 개의 무정형 실리콘 산화물 표면들사이에 형성되는 결합 형태는 공유(covalent)부분과 이온(ionic)부분의 혼합형태이다.
상기 제 1 추출물(H2O)과 제 2 추출물(Si)의 상기 반응은, 상기 제 1 접촉 표면(3)과 반응층(7)사이에 형성된 평균 거리(B)가 가능한 작게 그리고 가능한 낮은 온도에서 형성되거나 특히 신속하게 반응층내에서 형성된다.
그러므로, 제 1 기질(1)을 예비처리하고, 실리콘의 반응층(7)과 자연 산화물 층으로 가능한 얇게 구성된 제 2 기질(2)을 성장층(8)으로서 선택하는 것이 중요하다. 본 발명에 의하면, 두 가지 이유 때문에, 자연 산화물 층이 가능한 얇게 제공된다. 상기 성장층(8)은 매우 얇아서, 상기 반응층(7)상에 새로 형성된 반응물(10) 때문에 상기 성장층은 마주보는 기질(1)의 표면층(6)을 향해 불룩해질 수 있고, 상기 표면층은 주로 나노갭(9)의 영역들에서 산화물 층으로서 제조된다. 또한, 가능한 낮은 온도에서 가능한 신속하게 원하는 효과를 달성하기 위해 확산 경로는 가능한 짧은 것이 요구된다. 유사하게 제 1 기질(1)은, 리저버(5)가 적어도 부분적으로 또는 완전하게 형성되는 표면층(6)으로서, 실리콘 층 및 실리콘 층상에 형성된 산화물 층으로 구성된다.
본 발명에 의하면, 리저버(5)는 적어도 상기 나노갭(9)을 폐쇄하기 위해 필요한 제 1 추출물의 양으로 채워져서, 가능한 짧은 시간 및/또는 가능한 낮은 온도에서 상기 나노갭(9)을 폐쇄하기 위해 상기 성장층(8)이 최적으로 성장될 수 있다.
1....제 1 기질,
2....제 2 기질,
3....제 1 접촉표면,
4....제 2 접촉표면,
5....리저버,
6....표면층,
7....반응층,
8....성장층,
9....나노 갭,
10....반응물,
11....제 1 프로파일,
12....제 2 프로파일,
13 .... 누적 곡선,
A....평균 두께,
B....평균 거리,
C....평균 두께.

Claims (14)

  1. 제 1 기질(1)의 제 1 접촉 표면(3)을 제 2 기질(2)의 제 2 접촉 표면(4)에 결합시키기 위한 결합 방법에 있어서,
    - N2가스 또는 Ar가스, 또는 Ar 및 H2를 포함하는 형성가스에 제 1 접촉 표면(3)을 노출시킴으로써 제 1 접촉 표면(3)상의 표면층(6) 내에 리저버(5)를 형성하는 단계,
    - 제 1 추출물 또는 제 1 그룹의 추출물로 상기 리저버(5)를 충진하는 단계,
    - 예비결합 연결부를 형성하기 위하여 상기 제 2 접촉 표면(4)과 제 1 접촉 표면(3)을 접촉시키는 단계, 및
    - 상기 제 1 접촉 표면(3)과 제 2 접촉 표면(4) 사이에 영구적인 결합을 형성하는 단계를 포함하고, 상기 영구적인 결합은 상기 제 2 기질(2)의 반응층(7) 내에 포함된 제 2 추출물을 상기 제 1 추출물과 반응시켜서 부분적으로 강화되는 것을 특징으로 하는 결합 방법.
  2. 제 1항에 있어서, 상기 영구적인 결합의 형성 및 강화는 반응층(7)속으로 제 1 추출물을 확산시켜 발생하는 것을 특징으로 하는 결합 방법.
  3. 제 1항에 있어서, 상기 영구적인 결합의 형성은 최대 1시간 동안 실온과 200℃의 온도 사이의 온도에서 발생하는 것을 특징으로 하는 결합 방법.
  4. 제 1항에 있어서, 상기 영구적인 결합은 1.5J/m2보다 큰 결합강도를 가지는 되돌릴 수 없는 결합인 것을 특징으로 하는 결합 방법.
  5. 제 1항에 있어서, 반응하는 동안 제 2 추출물의 몰 부피보다 큰 몰 부피를 가진 반응 생성물(10)이 반응층(7)에서 형성되는 것을 특징으로 하는 결합 방법.
  6. 제 1항에 있어서, 상기 리저버(5)는 플라즈마 작용에 의해 형성되고, 플라즈마 처리과정 동안에 존재하는 감소된 이온 종들이 상기 리저버(5) 내에 위치하는 것을 특징으로 하는 결합 방법.
  7. 제 6항에 있어서, 상기 감소된 이온 종들은 O2-, N2-, H2-, Ar-이온들인 것을 특징으로 하는 결합 방법.
  8. 제 1항에 있어서, 상기 표면층(6)은 무정형 재료로 구성되고 상기 반응층(7)은 산화물로 구성되는 것을 특징으로 하는 결합 방법.
  9. 제 1항에 있어서, 상기 제 2 접촉 표면(4)과 반응층(7)사이에 순수한 실리콘 이산화물로 구성된 성장층(8)이 존재하는 것을 특징으로 하는 결합 방법.
  10. 제 9항에 있어서, 영구적인 결합의 형성 전에 상기 성장층(8)이 1Å과 1nm 사이의 평균 두께(A)를 가지는 것을 특징으로 하는 결합 방법.
  11. 제 1항에 있어서, 상기 리저버(5)가 진공으로 형성되는 것을 특징으로 하는 결합 방법.
  12. 제 1항에 있어서, 상기 리저버(5)가 1nm와 25nm 사이의 평균 두께(R)로 형성되는 것을 특징으로 하는 결합 방법.
  13. 제 1항에 있어서, 상기 영구 결합의 형성 바로 전에 리저버(5)와 반응층(7)사이의 평균 거리(B)가 0.1nm와 15nm 사이에 있는 것을 특징으로 하는 결합 방법.
  14. 제 1항에 있어서, 상기 영구 결합은 2 배의 예비 결합강도를 포함하는 결합강도를 가지는 되돌릴 수 없는 결합인 것을 특징으로 하는 결합 방법.
KR1020217006520A 2011-01-25 2011-01-25 웨이퍼들의 영구적 결합을 위한 방법 KR102353489B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020227001508A KR102430673B1 (ko) 2011-01-25 2011-01-25 웨이퍼들의 영구적 결합을 위한 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020207008326A KR102225764B1 (ko) 2011-01-25 2011-01-25 웨이퍼들의 영구적 결합을 위한 방법
PCT/EP2011/000299 WO2012100786A1 (de) 2011-01-25 2011-01-25 Verfahren zum permanenten bonden von wafern

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020207008326A Division KR102225764B1 (ko) 2011-01-25 2011-01-25 웨이퍼들의 영구적 결합을 위한 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020227001508A Division KR102430673B1 (ko) 2011-01-25 2011-01-25 웨이퍼들의 영구적 결합을 위한 방법

Publications (2)

Publication Number Publication Date
KR20210029286A KR20210029286A (ko) 2021-03-15
KR102353489B1 true KR102353489B1 (ko) 2022-01-19

Family

ID=44510564

Family Applications (6)

Application Number Title Priority Date Filing Date
KR1020137017302A KR101705937B1 (ko) 2011-01-25 2011-01-25 웨이퍼들의 영구적 결합을 위한 방법
KR1020217006520A KR102353489B1 (ko) 2011-01-25 2011-01-25 웨이퍼들의 영구적 결합을 위한 방법
KR1020227001508A KR102430673B1 (ko) 2011-01-25 2011-01-25 웨이퍼들의 영구적 결합을 위한 방법
KR1020207008326A KR102225764B1 (ko) 2011-01-25 2011-01-25 웨이퍼들의 영구적 결합을 위한 방법
KR1020177035566A KR102095095B1 (ko) 2011-01-25 2011-01-25 웨이퍼들의 영구적 결합을 위한 방법
KR1020157034723A KR101810310B1 (ko) 2011-01-25 2011-01-25 웨이퍼들의 영구적 결합을 위한 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020137017302A KR101705937B1 (ko) 2011-01-25 2011-01-25 웨이퍼들의 영구적 결합을 위한 방법

Family Applications After (4)

Application Number Title Priority Date Filing Date
KR1020227001508A KR102430673B1 (ko) 2011-01-25 2011-01-25 웨이퍼들의 영구적 결합을 위한 방법
KR1020207008326A KR102225764B1 (ko) 2011-01-25 2011-01-25 웨이퍼들의 영구적 결합을 위한 방법
KR1020177035566A KR102095095B1 (ko) 2011-01-25 2011-01-25 웨이퍼들의 영구적 결합을 위한 방법
KR1020157034723A KR101810310B1 (ko) 2011-01-25 2011-01-25 웨이퍼들의 영구적 결합을 위한 방법

Country Status (8)

Country Link
US (3) US9252042B2 (ko)
EP (4) EP2668661B1 (ko)
JP (1) JP5955866B2 (ko)
KR (6) KR101705937B1 (ko)
CN (3) CN103329247B (ko)
SG (1) SG192102A1 (ko)
TW (5) TWI681438B (ko)
WO (1) WO2012100786A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9252042B2 (en) 2011-01-25 2016-02-02 Ev Group E. Thallner Gmbh Method for permanent bonding of wafers
SG192180A1 (en) 2011-04-08 2013-08-30 Ev Group E Thallner Gmbh Method for permanent bonding of wafer
WO2013029656A1 (de) * 2011-08-30 2013-03-07 Ev Group E. Thallner Gmbh Verfahren zum permanenten bonden von wafern durch eine verbindungsschicht mittels festkörperdiffusion oder phasenumwandlung
FR3001225B1 (fr) * 2013-01-22 2016-01-22 Commissariat Energie Atomique Procede de fabrication d’une structure par collage direct
CN110310896B (zh) * 2013-07-05 2023-08-15 Ev 集团 E·索尔纳有限责任公司 用于接合基板的接触表面的方法
JP6379184B2 (ja) * 2013-09-25 2018-08-22 エーファウ・グループ・エー・タルナー・ゲーエムベーハー 基板をボンディングする装置および方法
DE102014112430A1 (de) 2014-08-29 2016-03-03 Ev Group E. Thallner Gmbh Verfahren zur Herstellung eines leitenden Mehrfachsubstratstapels
JP2016171307A (ja) * 2015-03-10 2016-09-23 株式会社デンソー 基板接合方法
JP6106239B2 (ja) * 2015-09-30 2017-03-29 エーファウ・グループ・エー・タルナー・ゲーエムベーハー ウェハを恒久的にボンディングするための方法
US10084090B2 (en) * 2015-11-09 2018-09-25 International Business Machines Corporation Method and structure of stacked FinFET
FR3045939B1 (fr) * 2015-12-22 2018-03-30 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de collage direct entre deux structures
US10373830B2 (en) * 2016-03-08 2019-08-06 Ostendo Technologies, Inc. Apparatus and methods to remove unbonded areas within bonded substrates using localized electromagnetic wave annealing
KR102624841B1 (ko) 2017-03-02 2024-01-15 에베 그룹 에. 탈너 게엠베하 칩들을 본딩하기 위한 방법 및 디바이스

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008513975A (ja) 2004-08-13 2008-05-01 ヒューレット−パッカード デベロップメント カンパニー エル．ピー． 低温プラズマ接合のためのシステムおよび方法

Family Cites Families (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US545154A (en) * 1895-08-27 colbuen
JPS62211390A (ja) * 1986-03-12 1987-09-17 Hitachi Ltd セラミツク被覆耐熱部材およびその製造方法
DE3942964A1 (de) 1989-12-23 1991-06-27 Leybold Ag Einrichtung fuer die erzeugung eines plasmas
US5451547A (en) 1991-08-26 1995-09-19 Nippondenso Co., Ltd. Method of manufacturing semiconductor substrate
JP3191371B2 (ja) 1991-12-11 2001-07-23 ソニー株式会社 半導体ウェハの張り合せ方法
US5427638A (en) 1992-06-04 1995-06-27 Alliedsignal Inc. Low temperature reaction bonding
JP3192000B2 (ja) 1992-08-25 2001-07-23 キヤノン株式会社 半導体基板及びその作製方法
EP1018153A1 (en) * 1997-08-29 2000-07-12 Sharon N. Farrens In situ plasma wafer bonding method
KR100311234B1 (ko) 1999-01-18 2001-11-02 학교법인 인하학원 고품위 유도결합 플라즈마 리액터
US20020048900A1 (en) 1999-11-23 2002-04-25 Nova Crystals, Inc. Method for joining wafers at a low temperature and low stress
US6902987B1 (en) * 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
JP2004515053A (ja) 2000-06-26 2004-05-20 アプライド　マテリアルズ　インコーポレイテッド ウェーハ洗浄方法及び装置
US6563133B1 (en) 2000-08-09 2003-05-13 Ziptronix, Inc. Method of epitaxial-like wafer bonding at low temperature and bonded structure
JP4759821B2 (ja) * 2001-03-08 2011-08-31 ソニー株式会社 半導体装置の製造方法
US6780759B2 (en) 2001-05-09 2004-08-24 Silicon Genesis Corporation Method for multi-frequency bonding
US6814833B2 (en) * 2001-10-26 2004-11-09 Corning Incorporated Direct bonding of articles containing silicon
US20030089950A1 (en) 2001-11-15 2003-05-15 Kuech Thomas F. Bonding of silicon and silicon-germanium to insulating substrates
JPWO2003046993A1 (ja) * 2001-11-29 2005-04-14 信越半導体株式会社 Ｓｏｉウェーハの製造方法
US6962835B2 (en) * 2003-02-07 2005-11-08 Ziptronix, Inc. Method for room temperature metal direct bonding
FR2851846A1 (fr) 2003-02-28 2004-09-03 Canon Kk Systeme de liaison et procede de fabrication d'un substrat semi-conducteur
US7109092B2 (en) * 2003-05-19 2006-09-19 Ziptronix, Inc. Method of room temperature covalent bonding
JP3980539B2 (ja) 2003-08-29 2007-09-26 唯知 須賀 基板接合方法、照射方法、および基板接合装置
JP4118774B2 (ja) * 2003-09-18 2008-07-16 株式会社東芝 薄膜積層体及びその製造方法
US7740737B2 (en) 2004-06-21 2010-06-22 Tokyo Electron Limited Plasma processing apparatus and method
EP1621565A1 (en) 2004-07-28 2006-02-01 Cytec Surface Specialties Austria GmbH Epoxy resins with improved elasticity
US7148122B2 (en) * 2004-08-24 2006-12-12 Intel Corporation Bonding of substrates
JP2006080314A (ja) 2004-09-09 2006-03-23 Canon Inc 結合基板の製造方法
EP1792337B1 (en) * 2004-09-21 2010-05-26 S.O.I.Tec Silicon on Insulator Technologies Transfer method with a treatment of a surface to be bonded
US8138061B2 (en) * 2005-01-07 2012-03-20 International Business Machines Corporation Quasi-hydrophobic Si-Si wafer bonding using hydrophilic Si surfaces and dissolution of interfacial bonding oxide
US7772088B2 (en) 2005-02-28 2010-08-10 Silicon Genesis Corporation Method for manufacturing devices on a multi-layered substrate utilizing a stiffening backing substrate
FR2884966B1 (fr) 2005-04-22 2007-08-17 Soitec Silicon On Insulator Procede de collage de deux tranches realisees dans des materiaux choisis parmi les materiaux semiconducteurs
JP5166690B2 (ja) 2005-06-02 2013-03-21 三菱重工業株式会社 固体高分子電解質形燃料電池
FR2888663B1 (fr) 2005-07-13 2008-04-18 Soitec Silicon On Insulator Procede de diminution de la rugosite d'une couche epaisse d'isolant
US7601271B2 (en) 2005-11-28 2009-10-13 S.O.I.Tec Silicon On Insulator Technologies Process and equipment for bonding by molecular adhesion
TWI261316B (en) * 2005-12-28 2006-09-01 Ind Tech Res Inst Wafer bonding method
US7923353B2 (en) * 2006-03-27 2011-04-12 Okmetic Oyj Gettering method and a wafer using the same
US7579654B2 (en) * 2006-05-31 2009-08-25 Corning Incorporated Semiconductor on insulator structure made using radiation annealing
JP2008005230A (ja) * 2006-06-22 2008-01-10 Sony Corp 映像信号処理回路、映像表示装置、及び映像信号処理方法
KR100748723B1 (ko) * 2006-07-10 2007-08-13 삼성전자주식회사 기판 접합 방법
US7745309B2 (en) 2006-08-09 2010-06-29 Applied Materials, Inc. Methods for surface activation by plasma immersion ion implantation process utilized in silicon-on-insulator structure
EP1928020B1 (en) * 2006-11-30 2020-04-22 Soitec Method of manufacturing a semiconductor heterostructure
US7939387B2 (en) 2007-03-19 2011-05-10 S.O.I.Tec Silicon On Insulator Technologies Patterned thin SOI
CN101652867B (zh) * 2007-04-06 2012-08-08 株式会社半导体能源研究所 光伏器件及其制造方法
JP5183969B2 (ja) * 2007-05-29 2013-04-17 信越半導体株式会社 Ｓｏｉウェーハのシリコン酸化膜形成方法
US20090061593A1 (en) * 2007-08-28 2009-03-05 Kishor Purushottam Gadkaree Semiconductor Wafer Re-Use in an Exfoliation Process Using Heat Treatment
JP5499428B2 (ja) 2007-09-07 2014-05-21 株式会社Ｓｕｍｃｏ 貼り合わせウェーハの製造方法
US8101501B2 (en) 2007-10-10 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
EP2075830A3 (en) * 2007-10-11 2011-01-19 Sumco Corporation Method for producing bonded wafer
FR2923079B1 (fr) 2007-10-26 2017-10-27 S O I Tec Silicon On Insulator Tech Substrats soi avec couche fine isolante enterree
JP5465830B2 (ja) * 2007-11-27 2014-04-09 信越化学工業株式会社 貼り合わせ基板の製造方法
US20090139963A1 (en) 2007-11-30 2009-06-04 Theodoros Panagopoulos Multiple frequency pulsing of multiple coil source to control plasma ion density radial distribution
KR101250057B1 (ko) * 2008-02-08 2013-04-03 도쿄엘렉트론가부시키가이샤 절연막의 플라즈마 개질 처리 방법 및 플라즈마 처리 장치
CN101261932A (zh) 2008-04-18 2008-09-10 华中科技大学 一种低温圆片键合方法
JP5552276B2 (ja) 2008-08-01 2014-07-16 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
GB0919830D0 (en) 2009-11-12 2009-12-30 Isis Innovation Preparation of silicon for fast generation of hydrogen through reaction with water
US9252042B2 (en) 2011-01-25 2016-02-02 Ev Group E. Thallner Gmbh Method for permanent bonding of wafers
US8975158B2 (en) 2011-04-08 2015-03-10 Ev Group E. Thallner Gmbh Method for permanently bonding wafers
SG192180A1 (en) 2011-04-08 2013-08-30 Ev Group E Thallner Gmbh Method for permanent bonding of wafer
WO2012136266A1 (de) 2011-04-08 2012-10-11 Ev Group E. Thallner Gmbh Verfahren zum permanenten bonden von wafern
EP2511694A1 (fr) 2011-04-15 2012-10-17 Aisapack Holding SA Dispositif et methode pour la detection et/ou la determination de la position d'une couche barriere comprise dans la paroi d'un emballage en forme de tube
FR2980916B1 (fr) 2011-10-03 2014-03-28 Soitec Silicon On Insulator Procede de fabrication d'une structure de type silicium sur isolant
US8748885B2 (en) 2012-02-10 2014-06-10 Taiwan Semiconductor Manufacturing Company, Ltd. Soft material wafer bonding and method of bonding
JP6099744B2 (ja) 2012-07-24 2017-03-22 エーファウ・グループ・エー・タルナー・ゲーエムベーハー ウェハを持続的に結合する方法及び装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008513975A (ja) 2004-08-13 2008-05-01 ヒューレット−パッカード デベロップメント カンパニー エル．ピー． 低温プラズマ接合のためのシステムおよび方法

Also Published As

Publication number Publication date
EP3024014A1 (de) 2016-05-25
KR20140039138A (ko) 2014-04-01
TW201933428A (zh) 2019-08-16
EP3447789B1 (de) 2021-04-14
KR20150142075A (ko) 2015-12-21
US20190006313A1 (en) 2019-01-03
EP3024014B9 (de) 2019-04-24
TWI681438B (zh) 2020-01-01
KR101810310B1 (ko) 2017-12-18
TWI594292B (zh) 2017-08-01
TWI660399B (zh) 2019-05-21
WO2012100786A1 (de) 2012-08-02
TW201250772A (en) 2012-12-16
CN103329247B (zh) 2018-07-31
TW201612949A (en) 2016-04-01
SG192102A1 (en) 2013-08-30
KR20210029286A (ko) 2021-03-15
CN108682623B (zh) 2022-09-27
KR102430673B1 (ko) 2022-08-08
KR20220011224A (ko) 2022-01-27
JP2014510391A (ja) 2014-04-24
TWI699820B (zh) 2020-07-21
EP3442006A3 (de) 2019-02-20
TW201931433A (zh) 2019-08-01
JP5955866B2 (ja) 2016-07-20
US10083933B2 (en) 2018-09-25
KR102095095B1 (ko) 2020-03-31
US20160111394A1 (en) 2016-04-21
US9252042B2 (en) 2016-02-02
CN108766873A (zh) 2018-11-06
US20130299080A1 (en) 2013-11-14
KR20170140428A (ko) 2017-12-20
CN108682623A (zh) 2018-10-19
KR101705937B1 (ko) 2017-02-10
KR102225764B1 (ko) 2021-03-10
CN108766873B (zh) 2023-04-07
KR20200034827A (ko) 2020-03-31
EP3442006A2 (de) 2019-02-13
EP2668661B1 (de) 2016-01-20
EP3447789A1 (de) 2019-02-27
CN103329247A (zh) 2013-09-25
EP3024014B1 (de) 2018-11-28
TW201832270A (zh) 2018-09-01
TWI697939B (zh) 2020-07-01
EP2668661A1 (de) 2013-12-04

Similar Documents

Publication Publication Date Title
KR102353489B1 (ko) 웨이퍼들의 영구적 결합을 위한 방법
US8975158B2 (en) Method for permanently bonding wafers
JP2014510418A5 (ko)
JP2014516470A (ja) ウェハを恒久的にボンディングするための方法
JP2014516470A5 (ko)
SG193407A1 (en) Method for permanent bonding of wafers
JP2020065090A (ja) ウエハの永久接合方法
JP7258992B2 (ja) ウエハの永久接合方法
JP6679666B2 (ja) ウエハの永久接合方法
JP2023076653A (ja) ウエハの永久接合方法
CN108470679B (zh) 用于永久接合晶片的方法
JP2016178340A (ja) ウエハの永久接合方法
JP2016027666A (ja) ウェハを恒久的にボンディングするための方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant