JP2014510391A - ウエハの永久接合方法 - Google Patents

ウエハの永久接合方法 Download PDF

Info

Publication number
JP2014510391A
JP2014510391A JP2013549719A JP2013549719A JP2014510391A JP 2014510391 A JP2014510391 A JP 2014510391A JP 2013549719 A JP2013549719 A JP 2013549719A JP 2013549719 A JP2013549719 A JP 2013549719A JP 2014510391 A JP2014510391 A JP 2014510391A
Authority
JP
Japan
Prior art keywords
reservoir
contact surface
layer
reaction
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013549719A
Other languages
English (en)
Other versions
JP5955866B2 (ja
Inventor
トマス・プラハ
クルト・ヒンゲル
マルクス・ウィンプリンガー
クリストフ・フルートゲン
Original Assignee
エーファウ・グループ・エー・タルナー・ゲーエムベーハー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エーファウ・グループ・エー・タルナー・ゲーエムベーハー filed Critical エーファウ・グループ・エー・タルナー・ゲーエムベーハー
Publication of JP2014510391A publication Critical patent/JP2014510391A/ja
Application granted granted Critical
Publication of JP5955866B2 publication Critical patent/JP5955866B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80905—Combinations of bonding methods provided for in at least two different groups from H01L2224/808 - H01L2224/80904
    • H01L2224/80907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83905—Combinations of bonding methods provided for in at least two different groups from H01L2224/838 - H01L2224/83904
    • H01L2224/83907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01001—Hydrogen [H]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01008—Oxygen [O]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20102—Temperature range 0 C=<T<60 C, 273.15 K =<T< 333.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20103—Temperature range 60 C=<T<100 C, 333.15 K =< T< 373.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20104—Temperature range 100 C=<T<150 C, 373.15 K =< T < 423.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20105—Temperature range 150 C=<T<200 C, 423.15 K =< T < 473.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20106—Temperature range 200 C=<T<250 C, 473.15 K =<T < 523.15K

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Lining Or Joining Of Plastics Or The Like (AREA)

Abstract

本発明は、第1の基板(1)の第1の接触領域(3)を、第2の基板(2)の第2の接触領域(4)に接合する方法に関し、この方法は、第1の接触領域(3)上の表面層(6)中に貯留部(5)を形成するステップと、貯留部(5)に第1の反応物質または第1の反応物質群を少なくとも部分的に充填するステップと、仮接合連結を形成するために、第1の接触領域(3)と第2の接触領域(4)とを接触させるステップと、第1の接触領域(3)と第2の接触領域(4)との間で、第1の反応物質を、第2の基板の反応層(7)中に含まれた第2の反応物質と反応させることによって、少なくとも部分的に強化された永久接合を形成するステップとを、特に上記の順序で含む。

Description

本発明は、請求項1に記載の、第1の基板の第1の接触面を、第2の基板の第2の接触面に接合する方法に関する。
基板の永久、または不可逆的な接合における目的は、基板の2つの接触面間のできる限り強固で、かつ特に不可逆的な相互連結、したがって高い接合力を生じさせることである。従来技術において、こうした接合のための様々な手法および製造方法がある。
今日まで行われてきた既知の製造方法および手法では、再現が不可能であったり、または十分に再現することが不可能であったりすることが多く、特に条件が変わると、ほとんど応用することができない。現在使用されている特定の製造方法では、再現可能な結果を確保するために、特に400℃を超える高温が使用されることが多い。
エネルギー消費量が高い、および基板上に存在する構造体が破壊する恐れがある、などの技術的問題は、今日まで高い接合力に必要とされてきている、部分的には300℃をはるかに超える高温の結果、生じるものである。
他の要求には、以下のものがある。
- ライン前工程(front-end-of-line)の相互適合性
これは、電気的に能動の構成要素の製造中の、工程の相互適合性として定義される。したがって、接合工程は、構造体ウエハ上に既に存在するトランジスタなどの能動構成要素が、処理中に悪影響を受けることなく、また損傷を被ることもないように設計しなければならない。相互適合性の判定基準には、(主にCMOS構造体では)主に化学元素の純度、および主に熱応力による機械的耐荷力が含まれる。
- 低汚染
- 力の不印加
接合力が低下すると、構造体ウエハをより慎重に取り扱う必要が生じ、したがって直接的な機械的荷重による破損確率が低減する。
国際公開第０１／６１７４３号パンフレット 米国特許出願公開第２００３／００８９９５０号明細書 米国特許出願公開第２００２／００４８９００号明細書 米国特許出願公開第２００８／０００６３６９号明細書 米国特許第５４５１５４７号明細書 欧州特許出願公開第０５８４７７８号明細書 米国特許第５４２７６３８号明細書 特開平５‐１６６６９０号公報
したがって、本発明の目的は、できる限り高い接合力を有する永久接合を慎重に提供する方法を考え出すことである。
この目的は、請求項1に記載の特徴によって達成される。本発明の有利な発展形態が、従属請求項に記載されている。本明細書、特許請求の範囲、および図面のうちの少なくとも１つに記載の特徴の少なくとも2つのあらゆる組合せもやはり、本発明の枠組みの範囲内に含まれる。所与の値範囲において、指示された限定範囲内にある値はまた、境界値として開示されるものであり、いかなる組合せでも特許請求されるものである。
本発明の基礎となる着想は、少なくとも基板の一方の上に、第1の遊離体を保持するための貯留部を考え出すことであり、その第1の遊離体を、他方の基板中に存在する第2の遊離体を有する基板間で接触させた後に、または仮接合させた後に反応させ、それによって基板間で不可逆的な接合、または永久接合を形成することである。第1の接触面上の一表面層中に貯留部を形成する前、または後に、概して基板の洗浄が、特にフラッシングステップによって行われる。この洗浄は、概して、表面上に粒子が確実に存在しないようにするものでなければならず、こうした粒子が存在すると、接合されない箇所が生じることになる。貯留部、および貯留部内に含まれる遊離体によって、仮接合または可逆接合を形成した後に、永久接合を接触面上で直接強化し、かつ接合速度を制御した形で増大させる反応が、特に接触面の少なくとも一方、好ましくは貯留部に対向した接触面を変形させることによって誘発されるという技術的可能性が得られる。
基板間で仮接合または可逆接合を形成するための仮接合ステップとして、基板の接触面間で弱い相互作用を生じる目的で、様々な可能性がある。仮接合の強度は、永久接合の強度よりも低く、少なくとも1/2から1/3、特に1/5、好ましくは1/15、さらに好ましくは1/25の低さである。指針値として、純粋な非活性親水性化シリコンの仮接合強度は約100mJ/m2、純粋なプラズマ活性親水性化シリコンの仮接合強度は約200〜300mJ/m2である。分子濡れ(molecule-wetted)基板間の、主に永久双極子モーメントが異なる分子間でのファンデルワールス相互作用による仮接合が、ウエハ間の仮接合を可能とするのに適している。以下の化学化合物を相互連結剤として例によって挙げるが、それだけに限られるものではない。
- 水
- チオール
- AP3000
- シラン、および/または
- シラノール
本発明に係る適切な基板は、その材料が、遊離体として、別に供給された遊離体と反応して、より高いモル体積を有する生成物を形成することが可能であり、その結果基板上に成長層が形成される基板である。以下の組合せが特に有利であり、矢印の左側は遊離体の名前であり、矢印の右側は供給された遊離体は示さないが、その生成物、または名前を挙げた遊離体と反応する副生成物である。
- Si→SiO2、Si3N4、SiNxOy
- Ge→GeO2、Ge3N4
- α-Sn→SnO2
- B→B2O3、BN
- Se→SeO2
- Te→TeO2、TeO3
- Mg→MgO、Mg3N2
- Al→Al2O3、AlN
- Ti→TiO2、TiN
- V→V2O5
- Mn→MnO、MnO2、Mn2O3、Mn2O7、Mn3O4
- Fe→FeO、Fe2O3、Fe3O4
- Co→CoO、Co3O4
- Ni→NiO、Ni2O3
- Cu→CuO、Cu2O、Cu3N
- Zn→ZnO
- Cr→CrN、Cr23C6、Cr3C、Cr7C3、Cr3C2
- Mo→Mo3C2
- Ti→TiC
- Nb→Nb4C3
- Ta→Ta4C3
- Zr→ZrC
- Hf→HfC
- V→V4C3、VC
- W→W2C、WC
- Fe→Fe3C、Fe7C3、Fe2C
基板として、以下の半導体の混合形式もやはり考えられる。
- III-V:GaP、GaAs、InP、InSb、InAs、GaSb、GaN、AlN、InN、AlxGa1-xAs、InxGa1-xN
- IV-IV:SiC、SiGe
- III-IV:InAlP
- 非線形光学系:LiNbO3、LiTaO3、KDP(KH2PO4)
- 太陽電池:CdS、CdSe、CdTe、CuInSe2、CuInGaSe2、CuInS2、CuInGaS2
- 導電酸化物:In2-xSnxO3-y
本発明で特許請求するように、ウエハの少なくとも一方の上、かつそれぞれの接触面上に直接、体積膨張反応のために供給される遊離体の少なくとも1つをある量で貯留することができる貯留部がある。したがって、遊離体は、例えばO2、O3、H2O、N2、NH3、H2O2などでよい。特に酸化物成長によって生じる膨張のため、システムエネルギーを低減させる反応パートナの傾向に基づいて、接触面間の考えられ得る間隙、孔、およびキャビティが最小化され、したがってこれらの領域における基板間の距離が狭くなることによって、接合力が増大する。考えられ得る最良のケースでは、既存の間隙、孔、およびキャビティは完全に閉じ、その結果、全体的な接合表面が増大し、それに応じて接合力が本発明で特許請求するように高まる。
接触面は通常、2次粗さ(Rq)0.2nmの粗さを示す。これは、1nmの範囲の表面のピーク対ピーク値に対応する。これらの経験的値は、原子力顕微鏡検査(AFM)を用いて求められた。
本発明で特許請求する反応は、直径が200から300mmの、水の単分子層(ML)を1層有する従来の円形ウエハのウエハ表面で、成長層を0.1から0.3nmまでだけ成長させることを可能とするのに適している。
したがって、本発明で特許請求するように、特に、少なくとも2ML、好ましくは少なくとも5ML、さらに好ましくは10MLの流体、特に水が、貯留部内に貯留される。
プラズマ曝露によって貯留部を形成することが特に好ましく、その理由は、プラズマ曝露によって、相乗効果として、接触面の平滑化、および親水性化がさらに生じるからである。表面は、プラズマ活性化により、主に表面層の材料の粘性流動によって平滑化される。親水性の増大は、特にシリコン水酸基化合物の増大、好ましくは表面上に存在するSi-O化合物、Si-O-Siなどが、特に下記の化学式（１）に示す反応に従って分解することによって、シリコン水酸基化合物が増大することによって生じる。
特に上述の作用の結果として得られる別の副次的作用は、仮接合強度が特に2から3倍だけ向上することにある。
第1の基板の第1の接触面上の表面層中の貯留部は、例えば熱酸化物でコーティングされた第1の基板のプラズマ活性化によって形成される。プラズマ活性化は、プラズマに必要となる条件を調節することができるように、真空チャンバ内で実行される。本発明で特許請求するように、プラズマ放電として、N2ガス、O2ガス、またはアルゴンガスが、イオンエネルギーが0から2000eVの範囲で使用され、その結果、貯留部が、処理表面、この場合は第1の接触面の深さ20nmまで、好ましくは15nmまで、より好ましくは10nmまで、最も好ましくは5nmまでに形成される。本発明で特許請求するように、貯留部を形成するのに適したそれぞれの粒子タイプ、原子、および分子のうちの少なくとも１つを使用することができる。好ましくは、貯留部が必要な特性を備えるように形成することができる原子若しくは分子、又はその両方が使用される。関連する特性には、主に孔径、孔分布、および孔密度がある。あるいは、本発明で特許請求するように、例えば空気、または95%のArと5%のH2とからなるフォーミングガス等のような混合ガスを使用することができる。使用されるガスに依存して、プラズマ処理中の貯留部内にはとりわけN+、N2+、O+、O2+、Ar+のイオンが存在する。第1の遊離体は、占有されていないフリースペースに収容することができる。
貯留部は、以下の考慮事項に基づいて形成される。孔径は、10nm未満、好ましくは5nm未満、より好ましくは1nm未満、さらに好ましくは0.5nm未満、最も好ましくは0.2nm未満である。
孔密度は、好ましくは衝突作用によって孔を生じる粒子の密度に正比例し、最も好ましくは、衝突種の部分圧力によって、また、処理時間、および特に使用されるプラズマシステムのパラメータに依存して変動させることもできる。
孔分布は、好ましくは表面下で最も高い孔密度の少なくとも一領域を有し、いくつかのかかる領域のパラメータを変動させることによって、かかる領域は、好ましくはプラトー形の領域(図7参照)に重畳される。孔分布は、厚さが増すにつれてゼロへと低減していく。衝撃中の表面付近の領域は、表面付近の孔密度とほぼ同一の孔密度を有する。プラズマ処理の完了後、表面上の孔密度は、応力緩和機構の結果、低減し得る。表面に対する厚さ方向の孔分布は、ある急勾配のフランクを有し、バルクに対してはむしろより平坦であるが、フランクは、連続的に低減している(図7参照)。
孔径、孔分布、および孔密度に関しては、プラズマを用いて実施されないあらゆる方法にも同様の考慮事項があてはまる。
貯留部は、工程パラメータを制御して使用し、かつ組み合わせることによって設計することができる。図7は、プラズマによって注入された窒素原子の濃度を、シリコン酸化物層中への浸透深さの関数として表示している。物理的パラメータを変動させることによって、2つのプロファイルを得ることが可能であった。第1のプロファイル11は、より高速に加速した原子が酸化物シリコン内により深く入り込んだことによって形成され、これに対してプロファイル12は、工程パラメータをより低い密度に変更した後に形成されたものである。2つのプロファイルを重ね合わせると、総曲線13が得られ、この曲線が貯留部の特性となる。注入された原子種若しくは分子種、又はその両方の濃度間の関係は、明白である。より高い濃度は、より欠陥の多い構造体の領域を示し、したがって後続の遊離体を収容する空間がより多くある。プラズマ活性化中、工程パラメータを専用の形で制御することによって、連続して変更することによって、加えたイオンが深さにわたってできる限り一様に分布した貯留部を実現することが可能となる。
貯留部として、あるいはプラズマによって形成される貯留部の代わりに、基板の少なくとも一方、少なくとも第1の基板上に、TEOS(テトラエチルオルソシリケート)酸化物層を使用することが考えられる。この酸化物は一般に熱酸化物ほど密ではなく、この理由で、本発明で特許請求するように圧縮するのに有利である。圧縮は、貯留部の規定された多孔率を設定する目的で、熱処理によって行われる。
本発明の一実施形態によれば、貯留部の充填は、特に有利には、第1の基板に対するコーティングとして貯留部を塗布することによって、貯留部の形成と同時に行うことができ、そのコーティングには第1の遊離体が既に含まれている。
貯留部は、ナノメートル範囲の多孔率を有する多孔性層として、または10nm未満、より好ましくは5nm未満、さらに好ましくは2nm未満、最も好ましくは1nm未満、全ての中で最も好ましくは0.5nm未満のチャネル密度のチャネルを有する層として考えられる。
貯留部に第1の遊離体、または第1の遊離体群を充填するステップに関して、本発明で特許請求するように、以下の実施形態、またその組合せが考えられる。
- 貯留部を周囲雰囲気に露出させるステップ
- 特に脱イオン化水でフラッシングするステップ
- 遊離体、特にH2O、H2O2、NH4OHを含有する流体、またはそれらの遊離体からなる流体でフラッシングするステップ
- 貯留部を任意のガス雰囲気、特に原子ガス、分子ガス、混合ガスに露出させるステップ
- 貯留部を水蒸気、または過酸化水素蒸気を含有する雰囲気に露出させるステップ、および
- 遊離体が既に充填された貯留部を、表面層として第1の基板上に配設するステップ
化合物O2、O3、N2、NH3、H2O、H2O2、およびNH4OHのうちの少なくとも１つが、遊離体として考えられ得る。
上記で述べた過酸化水素蒸気の使用は、水の使用に加えた好ましいバージョンとみなされる。過酸化水素は、より高い酸素対水素比率を有するという利点をさらに有する。さらに、過酸化水素は、ある温度を上回り、かつ/またはMHz範囲の高周波電磁界を使用すると、水素と酸素に解離する。
本発明の有利な一実施形態によれば、成長層の形成、および不可逆的な接合の強化は、第1の遊離体が反応層に拡散することによって行われる。
本発明の別の有利な実施形態によれば、不可逆的な接合の形成は、典型的には300℃未満、有利には200℃未満、より好ましくは150℃未満、さらに好ましくは100℃未満、最も好ましくは室温で、特に最大12日、より好ましくは最大1日、さらに好ましくは最大1時間、最も好ましくは最大15分間行われる。
本明細書では、不可逆的な接合が1.5J/m2超、特に2J/m2超、好ましくは2.5J/m2超の接合強度を有すると特に有利である。
接合強度は、特に有利には反応中に増大させることができ、本発明で特許請求するように、第2の遊離体のモル体積よりも大きいモル体積を有する生成物が、反応層中に形成される。このようにして、第2の基板上で成長が遂行され、その結果、本発明で特許請求するように、接触表面間の間隙を化学反応によって閉じることができる。その結果、接触面間の距離、ししたがって平均距離が低減し、デッドスペースが最小限に抑えられる。
貯留部の形成が、プラズマ活性化によって、特に10から600kHzの間の活性化周波数、かつ/または0.075から0.2ワット/cm2の間の出力密度、かつ/または0.1から0.6mbarの間の圧力による加圧で行われる限り、接触面の平滑化、さらには接触面の親水性の明らかな増大などの追加の効果が得られる。
あるいはその代わりに、本発明で特許請求する貯留部の形成は、テトラエトキシシラン酸化物層を表面層として用い、特に制御された形である多孔率まで圧縮することによって行うこともできる。
本発明の別の有利な実施形態によれば、表面層は、主に、特に本質的に完全に、特にアモルファス、特に熱酸化によって生成されたシリコン酸化物からなり、反応層は、酸化可能材料、特に主に、好ましくは本質的に完全に、Si、Ge、InP、GaP、またはGaNからなる。特に効果的に既存の間隙を閉じる特に安定した反応は、酸化によって可能となる。
本明細書では、本発明で特許請求するように、第2の接触面と反応層との間に、特に主に自然二酸化シリコンの成長層があると、特に有利である。この成長層は、本発明で特許請求する反応によって生じる成長を受ける。この成長は、遷移Si-SiO2(7)から、アモルファスSiO2の再形成によって進行し、それによって成長層が、特に反応層との境界面上で、かつ特に第1の接触面と第2の接触面との間の間隙領域で変形、特に膨れることによって生じる。このため、2つの接触面間の距離が低減し、またはデッドスペースが低減し、その結果、2つの基板間の接合強度が増大する。200から400℃の間の温度、好ましくは約200℃から150℃、より好ましくは150℃から100℃の間の温度、最も好ましくは100℃から室温の間の温度が特に有利である。
本明細書では、不可逆的な接合を形成する前に、成長層が0.1nmから5nmの間の平均厚さAを有すると特に有利である。成長層が薄いほど、成長層を介した第1の遊離体と第2の遊離体との間の反応が、特に第1の遊離体が成長層を介して反応層に拡散することによって、より迅速かつ容易に生じる。
本発明の一実施形態によれば、貯留部の形成は、真空中で実行されると有利である。したがって、望ましくない材料または化合物によって貯留部が汚染されるのを回避することができる。
本発明の別の実施形態では、貯留部の充填は、
- 雰囲気中の湿気若しくは空気、又はその両方の中に含まれる酸素を貯留部に充填するために、第1の接触面を雰囲気に露出させるステップ、
- 第1の接触面を、特に主に、好ましくはほぼ完全に、特に脱イオン化H2O若しくはH2O2、又はその両方からなる流体に露出させるステップ、
- 第1の接触面を、N2ガス、O2ガス、Arガス、およびフォーミングガス、特に95%のArと5%のH2とからなるフォーミングガスのうちの少なくとも１つに、特にイオンエネルギーが0から2000eVの範囲で露出させるステップ、
- 貯留部を充填するために、先に名前を挙げたいずれかの遊離体を気相成長させるステップ
のうちの1つまたは複数によって行われる。
貯留部は、好ましくは0.1nmから25nmの間、より好ましくは0.1nmから15nmの間、さらには好ましくは0.1nmから10nmの間、最も好ましくは0.1nmから5nm間の厚さRで形成すると、特に工程順序のために有効である。さらに、本発明の一実施形態によれば、不可逆的な接合を形成する直前の貯留部と反応層との間の平均距離Bが、0.1nmから15nmの間、特に0.5nmから5nmの間、好ましくは0.5nmから3nmの間であると、有利である。
本発明で特許請求する本方法を実施するための装置は、貯留部を形成するためのチャンバ、貯留部を充填するために特に別途設けられたチャンバ、および仮接合を形成するために特に別途設けられたチャンバで形成され、これらのチャンバは全て、真空システムを介して互いに直接連結されている。
別の実施形態では、貯留部の充填はまた、雰囲気によって直接行うこともでき、したがって雰囲気に開放することができるチャンバ内で行うことも、または外被を有しないが、半自動的、かつ/または完全に自動的にウエハを扱うことができる構造体上で簡単に行うこともできる。
本発明の他の利点、特徴、および詳細は、例示的な好ましい実施形態の以下の説明、および図面を用いることによって明白となるであろう。
第1の基板を第2の基板と接触させた直後の、本発明で特許請求する方法の第1のステップを示す図である。 より高い接合強度を形成するための、本発明で特許請求する方法の他のステップを示す図である。 より高い接合強度を形成するための、本発明で特許請求する方法の他のステップを示す図である。 図1、図2aおよび図2bに記載のステップに続く、基板接触面が接触している、本発明で特許請求する方法の別のステップを示す図である。 基板間で不可逆的な接合/永久接合を形成するための、本発明で特許請求するステップを示す図である。 図3および図4に記載のステップ中に、2つの接触面上で進行している化学/物理的工程の拡大図である。 図3および図4に記載のステップ中に、2つの接触面の間の境界面上で進行している化学/物理的工程の別の拡大図である。 本発明で特許請求する貯留部の製造を示すグラフである。
図中、同じ構成要素/機構、および同じ作用を有する構成要素/機構は、同じ参照番号で識別する。
図1に示す状況では、仮接合ステップ中、またはその直後に、第1の基板1の第1の接触面3と、第2の基板2の第2の接触面4との間で進行する化学反応の一部のみを示す。この表面は、終端が極性OH基であり、したがって親水性である。第1の基板1と、第2の基板2とは、表面上に存在するOH基と、H2O分子との間の水架橋による引力、およびH2O分子単独間での水架橋による引力によって保持されている。少なくとも第1の接触面3の親水性は、先行するステップにおける第1の接触面3のプラズマ処理によって増大している。
熱二酸化シリコンからなる表面層6中の貯留部5が、本発明で特許請求するようにプラズマ処理によって形成されている。O2イオンを用い、イオンエネルギーが0から2000eVの間の範囲でプラズマ処理することによって、貯留部5の平均厚さRが約15nmとなり、イオンによって、表面層6中にチャネルまたは孔が形成される。
同様に、図1に示すステップの前、かつプラズマ処理の後に、貯留部5に、H2Oが第1の遊離体として充填される。プラズマ工程中に存在するイオンの還元種、特にO2、N2、H2、Arはまた、貯留部内にも位置することができる。
したがって、接触面3、4はなおも、比較的広い間隙を有し、この間隙は特に接触面3と4との間に存在する水によって占められている。したがって、既存の接合強度は比較的小さく、約100mJ/cm2から300mJ/cm2の間、特に200mJ/cm2超である。この点について、従来のプラズマ活性化は、特にプラズマ活性化によって第1の接触面3の親水性が増大し、プラズマ活性化によって平滑化効果が得られるため、決定的な役割を果たしている。
図1に示す、仮接合と呼ばれる工程は、好ましくは周囲温度で、または最大50℃で進行させることができる。図2aおよび図2bは、親水性結合を示し、ここでは-OH終端表面によって水が分裂した結果、Si-O-Si架橋が生じている。図2aおよび図2bの工程は、室温で約300時間持続する。50℃では約60時間持続する。図2bの状態は、指示された温度では、貯留部なしで生じる。
接触面3と4との間でH2O分子が形成され、フリースペースがなおも存在する限り、貯留部5をさらに充填するように少なくとも一部が供給される。他のH2O分子は、除去される。図1に記載のステップでは、約3から5層の個々のOH基層またはH2O層が存在し、図1に記載のステップから図2aに記載のステップでは、1から3層のH2O単分子層が除去されるか、または貯留部5内に収容される。
図2aに示すステップでは、水素架橋結合がシロキサン基間で直接形成されており、その結果より高い接合力が生じている。この接合力によって、接触面3、4は互いにより強く引きつけられ、接触面3と4との間の距離が低減している。したがって、接触面3と4との間には、個々のOH基層が1から2層しか存在しない。
図2bに示すステップでは、下記の化学式（２）に示す反応に従ったH2O分子の分離によって、接触面3と4との間でシラノール基の形の共有結合が形成され、それによってはるかに強固な接合力が生じ、かつ必要となる空間がより少なくなり、したがって接触面3と4との間の距離がさらに低減し、最終的には図3に示す、接触面3と4とが互いに接する最小距離にまで達する。
ステップ3までは、特に貯留部5が形成されているため、温度を過度に増大させる必要はなく、むしろ室温で進行させることが可能である。このようにすると、図1から図3に記載の工程ステップを特に慎重に進行させることが可能である。
図4に示す方法ステップでは、第1の接触面と第2の接触面との間で不可逆的な接合または永久接合を形成するために、好ましくは最大500℃、より好ましくは最大300℃、さらに好ましくは最大200℃、最も好ましくは最大100℃、全ての中で最も好ましくは室温を超えない温度まで温度を上昇させる。これらの温度は、従来技術とは異なり比較的低く、貯留部5が、図5および図6に示す、下記の化学式（３）に示す反応のための第1の遊離体を収容している場合のみ可能である。
上述の僅かな温度上昇によって、H2O分子が、第1の遊離体として貯留部5から反応層7へと拡散する。この拡散は、酸化物層として形成された表面層6と成長層との直接接触によって、または間隙9を介して、または酸化物層間に存在する間隙から行うことができる。したがって、シリコン酸化物、すなわち純粋なシリコンよりも大きいモル体積を有する化学化合物が、反応層7から、上述の反応による反応生成物10として形成される。この二酸化シリコンは、反応層7と成長層8との境界面で成長し、したがって自然酸化物として形成された成長層8の層を、間隙9の方向に変形させる。ここでもやはり、貯留部からのH2O分子が必要となる。
ナノメートル範囲の間隙が存在するため、自然酸化物層8が膨らむ可能性があり、その結果、接触面3、4に対する応力を低減させることができる。このようにすると、接触面3と4との間の距離が低減し、その結果有効な接触面、したがって接合強度がさらに増大する。このようにして行われる溶接連結では、部分的に溶接されない従来技術の製品とは異なり、全ての孔が閉じ、ウエハ全体にわたって溶接連結が形成され、したがって基本的に接合力の増大に寄与する。互いに溶接される2つのアモルファスシリコン酸化物表面間の接合のタイプは、共有結合とイオン部分との混合形式である。
第1の遊離体(H2O)と第2の遊離体(Si)との上述の反応は、第1の接触面3と反応層7との間の平均距離Bができる限り小さくなると、反応層中で特に迅速に、またはできる限り低い温度で生じる。
したがって、第1の基板1の前処理、およびシリコンの反応層7からなる第2の基板2の選択、および成長層8としての自然酸化物層をできる限り薄くすることが決め手となる。本発明で特許請求する、自然酸化物層をできる限り薄くすることは、以下の2つの理由で行われる。反応層7上で新たに形成される反応生成物10のため、成長層8が対向する基板1の、酸化物層として主にナノ間隙9の領域内に形成されている表面層6の方に膨らむことができるように成長層8は非常に薄い。さらに、所望の効果をできる限り迅速に、かつできる限り低い温度で達成するために、できる限り短い拡散経路が望ましい。第1の基板1も同様に、シリコン層と、その上に表面層6として形成された酸化物層とからなり、この表面層6中に貯留部5が少なくとも部分的に、または完全に形成される。
したがって、本発明で特許請求する貯留部5は、少なくともナノ間隙9を閉じるのに必要な量の第1の遊離体が充填され、したがって成長層8を、できる限り短時間で、かつ/またはできる限り低い温度でナノ間隙9を閉じるように最適に成長させることができる。
1 第1の基板
2 第2の基板
3 第1の接触面
4 第2の接触面
5 貯留部
6 表面層
7 反応層
8 成長層
9 ナノ間隙
10 反応生成物
11 第1のプロファイル
12 第2のプロファイル
13 総曲線
A 平均厚さ
B 平均距離
R 平均厚さ
本発明は、請求項1に記載の、第1の基板の第1の接触面を、第2の基板の第2の接触面に接合する方法に関する。
基板の永久、または不可逆的な接合における目的は、基板の2つの接触面間のできる限り強固で、かつ特に不可逆的な相互連結、したがって高い接合力を生じさせることである。従来技術において、こうした接合のための様々な手法および製造方法がある。
今日まで行われてきた既知の製造方法および手法では、再現が不可能であったり、または十分に再現することが不可能であったりすることが多く、特に条件が変わると、ほとんど応用することができない。現在使用されている特定の製造方法では、再現可能な結果を確保するために、特に400℃を超える高温が使用されることが多い。
エネルギー消費量が高い、および基板上に存在する構造体が破壊する恐れがある、などの技術的問題は、今日まで高い接合力に必要とされてきている、部分的には300℃をはるかに超える高温の結果、生じるものである。下記の特許文献１には低温接合する方法が示されている。さらなる接合方法は、下記の特許文献１−８に示されている。
他の要求には、以下のものがある。
- ライン前工程(front-end-of-line)の相互適合性
これは、電気的に能動の構成要素の製造中の、工程の相互適合性として定義される。したがって、接合工程は、構造体ウエハ上に既に存在するトランジスタなどの能動構成要素が、処理中に悪影響を受けることなく、また損傷を被ることもないように設計しなければならない。相互適合性の判定基準には、(主にCMOS構造体では)主に化学元素の純度、および主に熱応力による機械的耐荷力が含まれる。
- 低汚染
- 力の不印加
接合力が低下すると、構造体ウエハをより慎重に取り扱う必要が生じ、したがって直接的な機械的荷重による破損確率が低減する。
国際公開第０１／６１７４３号パンフレット 米国特許出願公開第２００３／００８９９５０号明細書 米国特許出願公開第２００２／００４８９００号明細書 米国特許出願公開第２００８／０００６３６９号明細書 米国特許第５４５１５４７号明細書 欧州特許出願公開第０５８４７７８号明細書 米国特許第５４２７６３８号明細書 特開平５‐１６６６９０号公報
したがって、本発明の目的は、できる限り高い接合力を有する永久接合を慎重に提供する方法を考え出すことである。
この目的は、請求項1に記載の特徴によって達成される。本発明の有利な発展形態が、従属請求項に記載されている。本明細書、特許請求の範囲、および図面のうちの少なくとも１つに記載の特徴の少なくとも2つのあらゆる組合せもやはり、本発明の枠組みの範囲内に含まれる。所与の値範囲において、指示された限定範囲内にある値はまた、境界値として開示されるものであり、いかなる組合せでも特許請求されるものである。
本発明の基礎となる着想は、少なくとも基板の一方の上に、第1の原料を保持するための貯留部を考え出すことであり、その第1の原料を、他方の基板中に存在する第2の原料を有する基板間で接触させた後に、または仮接合させた後に反応させ、それによって基板間で不可逆的な接合、または永久接合を形成することである。第1の接触面上の一表面層中に貯留部を形成する前、または後に、概して基板の洗浄が、特にフラッシングステップによって行われる。この洗浄は、概して、表面上に粒子が確実に存在しないようにするものでなければならず、こうした粒子が存在すると、接合されない箇所が生じることになる。貯留部、および貯留部内に含まれる原料によって、仮接合または可逆接合を形成した後に、永久接合を接触面上で直接強化し、かつ接合速度を制御した形で増大させる反応が、特に接触面の少なくとも一方、好ましくは貯留部に対向した接触面を変形させることによって誘発されるという技術的可能性が得られる。
基板間で仮接合または可逆接合を形成するための仮接合ステップとして、基板の接触面間で弱い相互作用を生じる目的で、様々な可能性がある。仮接合の強度は、永久接合の強度よりも低く、少なくとも1/2から1/3、特に1/5、好ましくは1/15、さらに好ましくは1/25の低さである。指針値として、純粋な非活性親水性化シリコンの仮接合強度は約100mJ/m2、純粋なプラズマ活性親水性化シリコンの仮接合強度は約200〜300mJ/m2である。分子濡れ(molecule−wetted)基板間の、主に永久双極子モーメントが異なる分子間でのファンデルワールス相互作用による仮接合が、ウエハ間の仮接合を可能とするのに適している。以下の化学化合物を相互連結剤として例によって挙げるが、それだけに限られるものではない。
- 水
- チオール
- AP3000
- シラン、および/または
- シラノール
本発明に係る適切な基板は、その材料が、原料として、別に供給された原料と反応して、より高いモル体積を有する生成物を形成することが可能であり、その結果基板上に成長層が形成される基板である。以下の組合せが特に有利であり、矢印の左側は原料の名前であり、矢印の右側は供給された原料は示さないが、その生成物、または名前を挙げた原料と反応する副生成物である。
- Si→SiO2、Si3N4、SiNxOy
- Ge→GeO2、Ge3N4
- α−Sn→SnO2
- B→B2O3、BN
- Se→SeO2
- Te→TeO2、TeO3
- Mg→MgO、Mg3N2
- Al→Al2O3、AlN
- Ti→TiO2、TiN
- V→V2O5
- Mn→MnO、MnO2、Mn2O3、Mn2O7、Mn3O4
- Fe→FeO、Fe2O3、Fe3O4
- Co→CoO、Co3O4
- Ni→NiO、Ni2O3
- Cu→CuO、Cu2O、Cu3N
- Zn→ZnO
- Cr→CrN、Cr23C6、Cr3C、Cr7C3、Cr3C2
- Mo→Mo3C2
- Ti→TiC
- Nb→Nb4C3
- Ta→Ta4C3
- Zr→ZrC
- Hf→HfC
- V→V4C3、VC
- W→W2C、WC
- Fe→Fe3C、Fe7C3、Fe2C
基板として、以下の半導体の混合形式もやはり考えられる。
- III-V:GaP、GaAs、InP、InSb、InAs、GaSb、GaN、AlN、InN、AlxGa1-xAs、InxGa1-xN
- IV-IV:SiC、SiGe
- III-IV:InAlP
- 非線形光学系:LiNbO3、LiTaO3、KDP(KH2PO4)
- 太陽電池:CdS、CdSe、CdTe、CuInSe2、CuInGaSe2、CuInS2、CuInGaS2
- 導電酸化物:In2-xSnxO3-y
本発明で特許請求するように、ウエハの少なくとも一方の上、かつそれぞれの接触面上に直接、体積膨張反応のために供給される原料の少なくとも1つをある量で貯留することができる貯留部がある。したがって、原料は、例えばO2、O3、H2O、N2、NH3、H2O2などでよい。特に酸化物成長によって生じる膨張のため、系のエネルギーを低減させる反応パートナの傾向に基づいて、接触面間の考えられ得る間隙、孔、およびキャビティが最小化され、したがってこれらの領域における基板間の距離が狭くなることによって、接合力が増大する。考えられ得る最良のケースでは、既存の間隙、孔、およびキャビティは完全に閉じ、その結果、全体的な接合表面が増大し、それに応じて接合力が本発明で特許請求するように高まる。
接触面は通常、2次粗さ(Rq)0.2nmの粗さを示す。これは、1nmの範囲の表面のピーク対ピーク値に対応する。これらの経験的値は、原子力顕微鏡検査(AFM)を用いて求められた。
本発明で特許請求する反応は、直径が200から300mmの、水の単分子層(ML)を1層有する従来の円形ウエハのウエハ表面で、成長層を0.1から0.3nmまでだけ成長させることを可能とするのに適している。
したがって、本発明で特許請求するように、特に、少なくとも2ML、好ましくは少なくとも5ML、さらに好ましくは10MLの流体、特に水が、貯留部内に貯留される。
プラズマ曝露によって貯留部を形成することが特に好ましく、その理由は、プラズマ曝露によって、相乗効果として、接触面の平滑化、および親水性化がさらに生じるからである。表面は、プラズマ活性化により、主に表面層の材料の粘性流動によって平滑化される。親水性の増大は、特にシリコン水酸基化合物の増大、好ましくは表面上に存在するSi-O化合物、Si-O-Siなどが、特に下記の化学式（１）に示す反応に従って分解することによって、シリコン水酸基化合物が増大することによって生じる。
特に上述の作用の結果として得られる別の副次的作用は、仮接合強度が特に2から3倍だけ向上することにある。
第1の基板の第1の接触面上の表面層中の貯留部は、例えば熱酸化物でコーティングされた第1の基板のプラズマ活性化によって形成される。プラズマ活性化は、プラズマに必要となる条件を調節することができるように、真空チャンバ内で実行される。本発明で特許請求するように、プラズマ放電として、N2ガス、O2ガス、またはアルゴンガスが、イオンエネルギーが0から2000eVの範囲で使用され、その結果、貯留部が、処理表面、この場合は第1の接触面の深さ20nmまで、好ましくは15nmまで、より好ましくは10nmまで、最も好ましくは5nmまでに形成される。本発明で特許請求するように、貯留部を形成するのに適したそれぞれの粒子タイプ、原子、および分子のうちの少なくとも１つを使用することができる。好ましくは、貯留部が必要な特性を備えるように形成することができる原子若しくは分子、又はその両方が使用される。関連する特性には、主に孔径、孔分布、および孔密度がある。あるいは、本発明で特許請求するように、例えば空気、または95%のArと5%のH2とからなるフォーミングガス等のような混合ガスを使用することができる。使用されるガスに依存して、プラズマ処理中の貯留部内にはとりわけN+、N2 +、O+、O2 +、Ar+のイオンが存在する。第1の原料は、占有されていないフリースペースに収容することができる。
貯留部は、以下の考慮事項に基づいて形成される。孔径は、10nm未満、好ましくは5nm未満、より好ましくは1nm未満、さらに好ましくは0.5nm未満、最も好ましくは0.2nm未満である。
孔密度は、好ましくは衝突作用によって孔を生じる粒子の密度に正比例し、最も好ましくは、衝突種の部分圧力によって、また、処理時間、および特に使用されるプラズマシステムのパラメータに依存して変動させることもできる。
孔分布は、好ましくは表面下で最も高い孔密度の少なくとも一領域を有し、いくつかのかかる領域のパラメータを変動させることによって、かかる領域は、好ましくは平坦な形の領域(図7参照)に重畳される。孔分布は、厚さが増すにつれてゼロへと低減していく。衝撃中の表面付近の領域は、表面付近の孔密度とほぼ同一の孔密度を有する。プラズマ処理の完了後、表面上の孔密度は、応力緩和機構の結果、低減し得る。表面に対する厚さ方向の孔分布は、ある急勾配のフランクを有し、バルクに対してはむしろより平坦であるが、フランクは、連続的に低減している(図7参照)。
孔径、孔分布、および孔密度に関しては、プラズマを用いて実施されないあらゆる方法にも同様の考慮事項があてはまる。
貯留部は、工程パラメータを制御して使用し、かつ組み合わせることによって設計することができる。図7は、プラズマによって注入された窒素原子の濃度を、シリコン酸化物層中への浸透深さの関数として表示している。物理的パラメータを変動させることによって、2つのプロファイルを得ることが可能であった。第1のプロファイル11は、より高速に加速した原子が酸化物シリコン内により深く入り込んだことによって形成され、これに対してプロファイル12は、工程パラメータをより低い密度に変更した後に形成されたものである。2つのプロファイルを重ね合わせると、総曲線13が得られ、この曲線が貯留部の特性となる。注入された原子種若しくは分子種、又はその両方の濃度間の関係は、明白である。より高い濃度は、より欠陥の多い構造体の領域を示し、したがって後続の原料を収容する空間がより多くある。プラズマ活性化中、工程パラメータを専用の形で制御することによって、連続して変更することによって、加えたイオンが深さにわたってできる限り一様に分布した貯留部を実現することが可能となる。
貯留部として、あるいはプラズマによって形成される貯留部の代わりに、基板の少なくとも一方、少なくとも第1の基板上に、TEOS(テトラエチルオルソシリケート)酸化物層を使用することが考えられる。この酸化物は一般に熱酸化物ほど密ではなく、この理由で、本発明で特許請求するように圧縮するのに有利である。圧縮は、貯留部の規定された多孔率を設定する目的で、熱処理によって行われる。
本発明の一実施形態によれば、貯留部の充填は、特に有利には、第1の基板に対するコーティングとして貯留部を塗布することによって、貯留部の形成と同時に行うことができ、そのコーティングには第1の原料が既に含まれている。
貯留部は、ナノメートル範囲の多孔率を有する多孔性層として、または10nm未満、より好ましくは5nm未満、さらに好ましくは2nm未満、最も好ましくは1nm未満、全ての中で最も好ましくは0.5nm未満のチャネル密度のチャネルを有する層として考えられる。
貯留部に第1の原料、または第1の原料群を充填するステップに関して、本発明で特許請求するように、以下の実施形態、またその組合せが考えられる。
- 貯留部を周囲雰囲気にさらすステップ
- 特に脱イオン化水でフラッシングするステップ
- 原料、特にH2O、H2O2、NH4OHを含有する流体、またはそれらの原料からなる流体でフラッシングするステップ
- 貯留部を任意のガス雰囲気、特に原子ガス、分子ガス、混合ガスにさらすステップ
- 貯留部を水蒸気、または過酸化水素蒸気を含有する雰囲気にさらすステップ、および
- 原料が既に充填された貯留部を、表面層として第1の基板上に配設するステップ
化合物O2、O3、N2、NH3、H2O、H2O2、およびNH4OHのうちの少なくとも１つが、原料として考えられ得る。
上記で述べた過酸化水素蒸気の使用は、水の使用に加えた好ましいバージョンとみなされる。過酸化水素は、より高い酸素対水素比率を有するという利点をさらに有する。さらに、過酸化水素は、ある温度を上回り、かつ/またはMHz範囲の高周波電磁界を使用すると、水素と酸素に解離する。
本発明の有利な一実施形態によれば、成長層の形成、および不可逆的な接合の強化は、第1の原料が反応層に拡散することによって行われる。
本発明の別の有利な実施形態によれば、不可逆的な接合の形成は、典型的には300℃未満、有利には200℃未満、より好ましくは150℃未満、さらに好ましくは100℃未満、最も好ましくは室温で、特に最大12日、より好ましくは最大1日、さらに好ましくは最大1時間、最も好ましくは最大15分間行われる。
本明細書では、不可逆的な接合が1.5J/m2超、特に2J/m2超、好ましくは2.5J/m2超の接合強度を有すると特に有利である。
接合強度は、特に有利には反応中に増大させることができ、本発明で特許請求するように、第2の原料のモル体積よりも大きいモル体積を有する生成物が、反応層中に形成される。このようにして、第2の基板上で成長が遂行され、その結果、本発明で特許請求するように、接触表面間の間隙を化学反応によって閉じることができる。その結果、接触面間の距離、したがって平均距離が低減し、デッドスペースが最小限に抑えられる。
貯留部の形成が、プラズマ活性化によって、特に10から600kHzの間の活性化周波数、かつ/または0.075から0.2ワット/cm2の間の出力密度、かつ/または0.1から0.6mbarの間の圧力による加圧で行われる限り、接触面の平滑化、さらには接触面の親水性の明らかな増大などの追加の効果が得られる。
あるいはその代わりに、本発明で特許請求する貯留部の形成は、テトラエトキシシラン酸化物層を表面層として用い、特に制御された形である多孔率まで圧縮することによって行うこともできる。
本発明の別の有利な実施形態によれば、表面層は、主に、特に本質的に完全に、特にアモルファス、特に熱酸化によって生成されたシリコン二酸化物からなり、反応層は、酸化可能材料、特に主に、好ましくは本質的に完全に、Si、Ge、InP、GaP、またはGaNからなる。特に効果的に既存の間隙を閉じる特に安定した反応は、酸化によって可能となる。
本明細書では、本発明で特許請求するように、第2の接触面と反応層との間に、特に主に自然二酸化シリコンの成長層があると、特に有利である。この成長層は、本発明で特許請求する反応によって生じる成長を受ける。この成長は、遷移Si-SiO2(7)から、アモルファスSiO2の再形成によって進行し、それによって成長層が、特に反応層との境界面上で、かつ特に第1の接触面と第2の接触面との間の間隙領域で変形、特に膨れることによって生じる。このため、2つの接触面間の距離が低減し、またはデッドスペースが低減し、その結果、2つの基板間の接合強度が増大する。200から400℃の間の温度、好ましくは約200℃から150℃、より好ましくは150℃から100℃の間の温度、最も好ましくは100℃から室温の間の温度が特に有利である。
本明細書では、不可逆的な接合を形成する前に、成長層が0.1nmから5nmの間の平均厚さAを有すると特に有利である。成長層が薄いほど、成長層を介した第1の原料と第2の原料との間の反応が、特に第1の原料が成長層を介して反応層に拡散することによって、より迅速かつ容易に生じる。
本発明の一実施形態によれば、貯留部の形成は、真空中で実行されると有利である。したがって、望ましくない材料または化合物によって貯留部が汚染されるのを回避することができる。
本発明の別の実施形態では、貯留部の充填は、
- 雰囲気中の湿気若しくは空気、又はその両方の中に含まれる酸素を貯留部に充填するために、第1の接触面を雰囲気にさらすステップ、
- 第1の接触面を、特に主に、好ましくはほぼ完全に、特に脱イオン化H2O若しくはH2O2、又はその両方からなる流体にあてるステップ、
- 第1の接触面を、N2ガス、O2ガス、Arガス、およびフォーミングガス、特に95%のArと5%のH2とからなるフォーミングガスのうちの少なくとも１つに、特にイオンエネルギーが0から2000eVの範囲であてるステップ、
- 貯留部を充填するために、先に名前を挙げたいずれかの原料を気相成長させるステップ
のうちの1つまたは複数によって行われる。
貯留部は、好ましくは0.1nmから25nmの間、より好ましくは0.1nmから15nmの間、さらには好ましくは0.1nmから10nmの間、最も好ましくは0.1nmから5nm間の厚さRで形成すると、特に工程順序のために有効である。さらに、本発明の一実施形態によれば、不可逆的な接合を形成する直前の貯留部と反応層との間の平均距離Bが、0.1nmから15nmの間、特に0.5nmから5nmの間、好ましくは0.5nmから3nmの間であると、有利である。
本発明で特許請求する本方法を実施するための装置は、貯留部を形成するためのチャンバ、貯留部を充填するために特に別途設けられたチャンバ、および仮接合を形成するために特に別途設けられたチャンバで形成され、これらのチャンバは全て、真空システムを介して互いに直接連結されている。
別の実施形態では、貯留部の充填はまた、雰囲気によって直接行うこともでき、したがって雰囲気に開放することができるチャンバ内で行うことも、または外被を有しないが、半自動的、かつ/または完全に自動的にウエハを扱うことができる構造体上で簡単に行うこともできる。
本発明の他の利点、特徴、および詳細は、例示的な好ましい実施形態の以下の説明、および図面を用いることによって明白となるであろう。
第1の基板を第2の基板と接触させた直後の、本発明で特許請求する方法の第1のステップを示す図である。 より高い接合強度を形成するための、本発明で特許請求する方法の他のステップを示す図である。 より高い接合強度を形成するための、本発明で特許請求する方法の他のステップを示す図である。 図1、図2aおよび図2bに記載のステップに続く、基板接触面が接触している、本発明で特許請求する方法の別のステップを示す図である。 基板間で不可逆的な接合/永久接合を形成するための、本発明で特許請求するステップを示す図である。 図3および図4に記載のステップ中に、2つの接触面上で進行している化学/物理的工程の拡大図である。 図3および図4に記載のステップ中に、2つの接触面の間の境界面上で進行している化学/物理的工程の別の拡大図である。 本発明で特許請求する貯留部の製造を示すグラフである。
図中、同じ構成要素/機構、および同じ作用を有する構成要素/機構は、同じ参照番号で識別する。
図1に示す状況では、仮接合ステップ中、またはその直後に、第1の基板1の第1の接触面3と、第2の基板2の第2の接触面4との間で進行する化学反応の一部のみを示す。この表面は、終端が極性OH基であり、したがって親水性である。第1の基板1と、第2の基板2とは、表面上に存在するOH基と、H2O分子との間の水架橋による引力、およびH2O分子単独間での水架橋による引力によって保持されている。少なくとも第1の接触面3の親水性は、先行するステップにおける第1の接触面3のプラズマ処理によって増大している。
熱二酸化シリコンからなる表面層6中の貯留部5が、本発明で特許請求するようにプラズマ処理によって形成されている。O2イオンを用い、イオンエネルギーが0から2000eVの間の範囲でプラズマ処理することによって、貯留部5の平均厚さRが約15nmとなり、イオンによって、表面層6中にチャネルまたは孔が形成される。
同様に、図1に示すステップの前、かつプラズマ処理の後に、貯留部5に、H2Oが第1の原料として充填される。プラズマ工程中に存在するイオンの還元種、特にO2、N2、H2、Arはまた、貯留部内にも位置することができる。
したがって、接触面3、4はなおも、比較的広い間隙を有し、この間隙は特に接触面3と4との間に存在する水によって占められている。したがって、既存の接合強度は比較的小さく、約100mJ/cm2から300mJ/cm2の間、特に200mJ/cm2超である。この点について、従来のプラズマ活性化は、特にプラズマ活性化によって第1の接触面3の親水性が増大し、プラズマ活性化によって平滑化効果が得られるため、決定的な役割を果たしている。
図1に示す、仮接合と呼ばれる工程は、好ましくは周囲温度で、または最大50℃で進行させることができる。図2aおよび図2bは、親水性結合を示し、ここでは-OH終端表面によって水が分裂した結果、Si-O-Si架橋が生じている。図2aおよび図2bの工程は、室温で約300時間持続する。50℃では約60時間持続する。図2bの状態は、指示された温度では、貯留部なしで生じる。
接触面3と4との間でH2O分子が形成され、フリースペースがなおも存在する限り、貯留部5をさらに充填するように少なくとも一部が供給される。他のH2O分子は、除去される。図1に記載のステップでは、約3から5層の個々のOH基層またはH2O層が存在し、図1に記載のステップから図2aに記載のステップでは、1から3層のH2O単分子層が除去されるか、または貯留部5内に収容される。
図2aに示すステップでは、水素架橋結合がシロキサン基間で直接形成されており、その結果より高い接合力が生じている。この接合力によって、接触面3、4は互いにより強く引きつけられ、接触面3と4との間の距離が低減している。したがって、接触面3と4との間には、個々のOH基層が1から2層しか存在しない。
図2bに示すステップでは、下記の化学式（２）に示す反応に従ったH2O分子の分離によって、接触面3と4との間でシラノール基の形の共有結合が形成され、それによってはるかに強固な接合力が生じ、かつ必要となる空間がより少なくなり、したがって接触面3と4との間の距離がさらに低減し、最終的には図3に示す、接触面3と4とが互いに接する最小距離にまで達する。
ステップ3までは、特に貯留部5が形成されているため、温度を過度に増大させる必要はなく、むしろ室温で進行させることが可能である。このようにすると、図1から図3に記載の工程ステップを特に慎重に進行させることが可能である。
図4に示す方法ステップでは、第1の接触面と第2の接触面との間で不可逆的な接合または永久接合を形成するために、好ましくは最大500℃、より好ましくは最大300℃、さらに好ましくは最大200℃、最も好ましくは最大100℃、全ての中で最も好ましくは室温を超えない温度まで温度を上昇させる。これらの温度は、従来技術とは異なり比較的低く、貯留部5が、図5および図6に示す、下記の化学式（３）に示す反応のための第1の原料を収容している場合のみ可能である。
上述の僅かな温度上昇によって、H2O分子が、第1の原料として貯留部5から反応層7へと拡散する。この拡散は、酸化物層として形成された表面層6と成長層との直接接触によって、または間隙9を介して、または酸化物層間に存在する間隙から行うことができる。したがって、シリコン二酸化物、すなわち純粋なシリコンよりも大きいモル体積を有する化学化合物が、反応層7から、上述の反応による反応生成物10として形成される。この二酸化シリコンは、反応層7と成長層8との境界面で成長し、したがって自然酸化物として形成された成長層8の層を、間隙9の方向に変形させる。ここでもやはり、貯留部からのH2O分子が必要となる。
ナノメートル範囲の間隙が存在するため、自然酸化物層8が膨らむ可能性があり、その結果、接触面3、4に対する応力を低減させることができる。このようにすると、接触面3と4との間の距離が低減し、その結果有効な接触面、したがって接合強度がさらに増大する。このようにして行われる溶接連結では、部分的に溶接されない従来技術の製品とは異なり、全ての孔が閉じ、ウエハ全体にわたって溶接連結が形成され、したがって基本的に接合力の増大に寄与する。互いに溶接される2つのアモルファスシリコン酸化物表面間の接合のタイプは、共有結合とイオン部分との混合形式である。
第1の原料(H2O)と第2の原料(Si)との上述の反応は、第1の接触面3と反応層7との間の平均距離Bができる限り小さくなると、反応層中で特に迅速に、またはできる限り低い温度で生じる。
したがって、第1の基板1の前処理、およびシリコンの反応層7からなる第2の基板2の選択、および成長層8としての自然酸化物層をできる限り薄くすることが決め手となる。本発明で特許請求する、自然酸化物層をできる限り薄くすることは、以下の2つの理由で行われる。反応層7上で新たに形成される反応生成物10のため、成長層8が対向する基板1の、酸化物層として主にナノ間隙9の領域内に形成されている表面層6の方に膨らむことができるように成長層8は非常に薄い。さらに、所望の効果をできる限り迅速に、かつできる限り低い温度で達成するために、できる限り短い拡散経路が望ましい。第1の基板1も同様に、シリコン層と、その上に表面層6として形成された酸化物層とからなり、この表面層6中に貯留部5が少なくとも部分的に、または完全に形成される。
したがって、本発明で特許請求する貯留部5は、少なくともナノ間隙9を閉じるのに必要な量の第1の原料が充填され、したがって成長層8を、できる限り短時間で、かつ/またはできる限り低い温度でナノ間隙9を閉じるように最適に成長させることができる。
1 第1の基板
2 第2の基板
3 第1の接触面
4 第2の接触面
5 貯留部
6 表面層
7 反応層
8 成長層
9 ナノ間隙
10 反応生成物
11 第1のプロファイル
12 第2のプロファイル
13 総曲線
A 平均厚さ
B 平均距離
R 平均厚さ
エネルギー消費量が高い、および基板上に存在する構造体が破壊する恐れがある、などの技術的問題は、今日まで高い接合力に必要とされてきている、部分的には300℃をはるかに超える高温の結果、生じるものである。下記の特許文献１には低温接合する方法が示されている。さらなる接合方法は、下記の特許文献１−８に示されている。

Claims (15)

  1. 第1の基板(1)の第1の接触面(3)を、第2の基板(2)の第2の接触面(4)に接合する方法であって、
    前記第1の接触面(3)上の表面層(6)中に貯留部(5)を形成するステップと、
    前記貯留部(5)に第1の遊離体、または第1の遊離体群を少なくとも部分的に充填するステップと、
    仮接合連結を形成するために、前記第1の接触面(3)を前記第2の接触面(4)と接触させるステップと、
    前記第1の接触面(3)と前記第2の接触面(4)との間の永久接合を形成するステップであって、前記第1の遊離体を、前記第2の基板(2)の反応層(7)中に含まれた第2の遊離体と反応させることによって少なくとも部分的に強化された永久接合を形成するステップと、
    を特に上記の順序で含む、方法。
  2. 前記永久接合の形成若しくは強化、又はその両方が、前記第1の遊離体が前記反応層(7)に拡散することによって行われる、請求項1に記載の方法。
  3. 前記永久接合の形成が、室温から200℃の間の温度で、特に最大12日、より好ましくは最大1日、さらに好ましくは最大1時間、最も好ましくは最大15分間行われる、請求項1または2に記載の方法。
  4. 不可逆的な前記接合が、1.5J/m2より大きい、特に2J/m2より大きい、好ましくは2.5J/m2より大きい接合強度を有する、請求項1から3のいずれか一項に記載の方法。
  5. 前記反応中に、前記第2の遊離体のモル体積よりも大きいモル体積を有する反応生成物(10)が、前記反応層(7)中に形成される、請求項1から4のいずれか一項に記載の方法。
  6. 前記貯留部(5)が、プラズマ活性化によって形成される、請求項1から5のいずれか一項に記載の方法。
  7. 前記貯留部(5)の前記形成が、特に圧縮されたテトラエトキシシラン酸化物層を前記表面層(6)として用いて行われる、請求項1から6のいずれか一項に記載の方法。
  8. 前記表面層(6)が、主に、特に本質的に完全に、特にアモルファス、特に熱酸化によって生成されたシリコン酸化物からなり、前記反応層(7)が、酸化可能材料、特に主に、好ましくは本質的に完全にSi、Ge、InP、GaP、またはGaNからなる、請求項1から7のいずれか一項に記載の方法。
  9. 前記第2の接触面(4)と前記反応層(7)との間に、特に主に自然二酸化シリコンの成長層(8)がある、請求項1から8のいずれか一項に記載の方法。
  10. 永久接合を形成する前に、前記成長層(8)が、1オングストロームから10nmの間の平均厚さAを有する、請求項9に記載の方法。
  11. 前記貯留部が真空中で形成される、請求項1から10のいずれか一項に記載の方法。
  12. 前記貯留部が、
    前記第1の接触面(3)を、特に酸素若しくは水、又はその両方の含有量が高い雰囲気に露出させるステップ、
    前記第1の接触面(3)を、特に主に、好ましくはほぼ完全に、特に脱イオン化H2O若しくはH2O2、又はその両方からなる流体に露出させるステップ、
    前記第1の接触面(3)をN2ガス、O2ガス、Arガス、およびフォーミングガス、特に95%のArと5%のH2とからなるフォーミングガスのうちの少なくとも１つに、特にイオンエネルギーが0から2000eVの範囲で露出させるステップ、
    のうちの1つまたは複数によって充填される、請求項1から11のいずれか一項に記載の方法。
  13. 前記貯留部(5)が、0.1nmから25nmの間、特に0.1nmから20nmの間の平均厚さ(R)で形成される、請求項1から12のいずれか一項に記載の方法。
  14. 前記永久接合を形成する直前の前記貯留部(5)と前記反応層(7)との間の平均距離(B)が、0.1nmから15nmの間、特に0.5nmから5nmの間、好ましくは0.5nmから3nmの間である、請求項1から13のいずれか一項に記載の方法。
  15. 前記不可逆的な接合が、前記仮接合の強度の2倍、好ましくは4倍、より好ましくは10倍、最も好ましくは25倍の接合強度を有する、請求項1から14のいずれか一項に記載の方法。
JP2013549719A 2011-01-25 2011-01-25 ウエハの永久接合方法 Active JP5955866B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2011/000299 WO2012100786A1 (de) 2011-01-25 2011-01-25 Verfahren zum permanenten bonden von wafern

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016118866A Division JP2016178340A (ja) 2016-06-15 2016-06-15 ウエハの永久接合方法

Publications (2)

Publication Number Publication Date
JP2014510391A true JP2014510391A (ja) 2014-04-24
JP5955866B2 JP5955866B2 (ja) 2016-07-20

Family

ID=44510564

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013549719A Active JP5955866B2 (ja) 2011-01-25 2011-01-25 ウエハの永久接合方法

Country Status (8)

Country Link
US (3) US9252042B2 (ja)
EP (4) EP3442006A3 (ja)
JP (1) JP5955866B2 (ja)
KR (6) KR102225764B1 (ja)
CN (3) CN108766873B (ja)
SG (1) SG192102A1 (ja)
TW (5) TWI697939B (ja)
WO (1) WO2012100786A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016027666A (ja) * 2015-09-30 2016-02-18 エーファウ・グループ・エー・タルナー・ゲーエムベーハー ウェハを恒久的にボンディングするための方法
JP2016171307A (ja) * 2015-03-10 2016-09-23 株式会社デンソー 基板接合方法
US10825793B2 (en) 2011-04-08 2020-11-03 Ev Group E. Thallner Gmbh Method for permanently bonding wafers

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3442006A3 (de) 2011-01-25 2019-02-20 EV Group E. Thallner GmbH Verfahren zum permanenten bonden von wafern
JP5889411B2 (ja) * 2011-08-30 2016-03-22 エーファウ・グループ・エー・タルナー・ゲーエムベーハー 固相拡散または相変態を用いた接続層による恒久的なウエハ結合方法
FR3001225B1 (fr) * 2013-01-22 2016-01-22 Commissariat Energie Atomique Procede de fabrication d’une structure par collage direct
WO2015000527A1 (de) * 2013-07-05 2015-01-08 Ev Group E. Thallner Gmbh Verfahren zum bonden von metallischen kontaktflächen unter lösen einer auf einer der kontaktflächen aufgebrachten opferschicht in mindestens einer der kontaktflächen
EP3796365A3 (de) 2013-09-25 2021-08-18 EV Group E. Thallner GmbH Vorrichtung und verfahren zum bonden von substraten
DE102014112430A1 (de) 2014-08-29 2016-03-03 Ev Group E. Thallner Gmbh Verfahren zur Herstellung eines leitenden Mehrfachsubstratstapels
US10084090B2 (en) * 2015-11-09 2018-09-25 International Business Machines Corporation Method and structure of stacked FinFET
FR3045939B1 (fr) * 2015-12-22 2018-03-30 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de collage direct entre deux structures
US10373830B2 (en) * 2016-03-08 2019-08-06 Ostendo Technologies, Inc. Apparatus and methods to remove unbonded areas within bonded substrates using localized electromagnetic wave annealing
KR20190119031A (ko) 2017-03-02 2019-10-21 에베 그룹 에. 탈너 게엠베하 칩들을 본딩하기 위한 방법 및 디바이스

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008513975A (ja) * 2004-08-13 2008-05-01 ヒューレット−パッカード デベロップメント カンパニー エル．ピー． 低温プラズマ接合のためのシステムおよび方法
JP2008535230A (ja) * 2005-04-22 2008-08-28 エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ 半導体材料から選択された材料で作られた２つのウェハを貼り合わせる方法

Family Cites Families (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US545154A (en) * 1895-08-27 colbuen
JPS62211390A (ja) * 1986-03-12 1987-09-17 Hitachi Ltd セラミツク被覆耐熱部材およびその製造方法
DE3942964A1 (de) 1989-12-23 1991-06-27 Leybold Ag Einrichtung fuer die erzeugung eines plasmas
US5451547A (en) 1991-08-26 1995-09-19 Nippondenso Co., Ltd. Method of manufacturing semiconductor substrate
JP3191371B2 (ja) 1991-12-11 2001-07-23 ソニー株式会社 半導体ウェハの張り合せ方法
US5427638A (en) 1992-06-04 1995-06-27 Alliedsignal Inc. Low temperature reaction bonding
JP3192000B2 (ja) 1992-08-25 2001-07-23 キヤノン株式会社 半導体基板及びその作製方法
US6180496B1 (en) * 1997-08-29 2001-01-30 Silicon Genesis Corporation In situ plasma wafer bonding method
KR100311234B1 (ko) 1999-01-18 2001-11-02 학교법인 인하학원 고품위 유도결합 플라즈마 리액터
US20020048900A1 (en) 1999-11-23 2002-04-25 Nova Crystals, Inc. Method for joining wafers at a low temperature and low stress
US6902987B1 (en) * 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
EP1295314A2 (en) 2000-06-26 2003-03-26 Applied Materials, Inc. Method and apparatus for wafer cleaning
US6563133B1 (en) 2000-08-09 2003-05-13 Ziptronix, Inc. Method of epitaxial-like wafer bonding at low temperature and bonded structure
JP4759821B2 (ja) * 2001-03-08 2011-08-31 ソニー株式会社 半導体装置の製造方法
US6780759B2 (en) 2001-05-09 2004-08-24 Silicon Genesis Corporation Method for multi-frequency bonding
US6814833B2 (en) * 2001-10-26 2004-11-09 Corning Incorporated Direct bonding of articles containing silicon
US20030089950A1 (en) 2001-11-15 2003-05-15 Kuech Thomas F. Bonding of silicon and silicon-germanium to insulating substrates
WO2003046993A1 (fr) * 2001-11-29 2003-06-05 Shin-Etsu Handotai Co.,Ltd. Procede de production de plaquettes soi
US6962835B2 (en) * 2003-02-07 2005-11-08 Ziptronix, Inc. Method for room temperature metal direct bonding
FR2851846A1 (fr) 2003-02-28 2004-09-03 Canon Kk Systeme de liaison et procede de fabrication d'un substrat semi-conducteur
US7109092B2 (en) * 2003-05-19 2006-09-19 Ziptronix, Inc. Method of room temperature covalent bonding
JP3980539B2 (ja) * 2003-08-29 2007-09-26 唯知 須賀 基板接合方法、照射方法、および基板接合装置
JP4118774B2 (ja) * 2003-09-18 2008-07-16 株式会社東芝 薄膜積層体及びその製造方法
US7740737B2 (en) 2004-06-21 2010-06-22 Tokyo Electron Limited Plasma processing apparatus and method
EP1621565A1 (en) 2004-07-28 2006-02-01 Cytec Surface Specialties Austria GmbH Epoxy resins with improved elasticity
US7148122B2 (en) * 2004-08-24 2006-12-12 Intel Corporation Bonding of substrates
JP2006080314A (ja) 2004-09-09 2006-03-23 Canon Inc 結合基板の製造方法
EP1792337B1 (en) * 2004-09-21 2010-05-26 S.O.I.Tec Silicon on Insulator Technologies Transfer method with a treatment of a surface to be bonded
US8138061B2 (en) * 2005-01-07 2012-03-20 International Business Machines Corporation Quasi-hydrophobic Si-Si wafer bonding using hydrophilic Si surfaces and dissolution of interfacial bonding oxide
JP2008532317A (ja) 2005-02-28 2008-08-14 シリコン・ジェネシス・コーポレーション レイヤ転送プロセス用の基板強化方法および結果のデバイス
JP5166690B2 (ja) 2005-06-02 2013-03-21 三菱重工業株式会社 固体高分子電解質形燃料電池
FR2888663B1 (fr) 2005-07-13 2008-04-18 Soitec Silicon On Insulator Procede de diminution de la rugosite d'une couche epaisse d'isolant
US7601271B2 (en) * 2005-11-28 2009-10-13 S.O.I.Tec Silicon On Insulator Technologies Process and equipment for bonding by molecular adhesion
TWI261316B (en) * 2005-12-28 2006-09-01 Ind Tech Res Inst Wafer bonding method
US7923353B2 (en) * 2006-03-27 2011-04-12 Okmetic Oyj Gettering method and a wafer using the same
US7579654B2 (en) * 2006-05-31 2009-08-25 Corning Incorporated Semiconductor on insulator structure made using radiation annealing
JP2008005230A (ja) * 2006-06-22 2008-01-10 Sony Corp 映像信号処理回路、映像表示装置、及び映像信号処理方法
KR100748723B1 (ko) 2006-07-10 2007-08-13 삼성전자주식회사 기판 접합 방법
US7745309B2 (en) 2006-08-09 2010-06-29 Applied Materials, Inc. Methods for surface activation by plasma immersion ion implantation process utilized in silicon-on-insulator structure
EP1928020B1 (en) * 2006-11-30 2020-04-22 Soitec Method of manufacturing a semiconductor heterostructure
US7939387B2 (en) 2007-03-19 2011-05-10 S.O.I.Tec Silicon On Insulator Technologies Patterned thin SOI
EP2135295A4 (en) * 2007-04-06 2014-05-21 Semiconductor Energy Lab Photovoltaic module and method for its production
JP5183969B2 (ja) 2007-05-29 2013-04-17 信越半導体株式会社 Ｓｏｉウェーハのシリコン酸化膜形成方法
US20090061593A1 (en) * 2007-08-28 2009-03-05 Kishor Purushottam Gadkaree Semiconductor Wafer Re-Use in an Exfoliation Process Using Heat Treatment
JP5499428B2 (ja) 2007-09-07 2014-05-21 株式会社Ｓｕｍｃｏ 貼り合わせウェーハの製造方法
US8101501B2 (en) 2007-10-10 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
EP2075830A3 (en) * 2007-10-11 2011-01-19 Sumco Corporation Method for producing bonded wafer
FR2923079B1 (fr) 2007-10-26 2017-10-27 S O I Tec Silicon On Insulator Tech Substrats soi avec couche fine isolante enterree
JP5465830B2 (ja) * 2007-11-27 2014-04-09 信越化学工業株式会社 貼り合わせ基板の製造方法
US20090139963A1 (en) 2007-11-30 2009-06-04 Theodoros Panagopoulos Multiple frequency pulsing of multiple coil source to control plasma ion density radial distribution
JPWO2009099252A1 (ja) * 2008-02-08 2011-06-02 東京エレクトロン株式会社 絶縁膜のプラズマ改質処理方法
CN101261932A (zh) 2008-04-18 2008-09-10 华中科技大学 一种低温圆片键合方法
JP5552276B2 (ja) 2008-08-01 2014-07-16 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
GB0919830D0 (en) 2009-11-12 2009-12-30 Isis Innovation Preparation of silicon for fast generation of hydrogen through reaction with water
EP3442006A3 (de) * 2011-01-25 2019-02-20 EV Group E. Thallner GmbH Verfahren zum permanenten bonden von wafern
EP2695181B1 (de) 2011-04-08 2015-06-24 Ev Group E. Thallner GmbH Verfahren zum permanenten bonden von wafern
CN103460342B (zh) 2011-04-08 2016-12-07 Ev 集团 E·索尔纳有限责任公司 晶片的永久粘合方法
JP2014516470A (ja) 2011-04-08 2014-07-10 エーファウ・グループ・エー・タルナー・ゲーエムベーハー ウェハを恒久的にボンディングするための方法
EP2511694A1 (fr) 2011-04-15 2012-10-17 Aisapack Holding SA Dispositif et methode pour la detection et/ou la determination de la position d'une couche barriere comprise dans la paroi d'un emballage en forme de tube
FR2980916B1 (fr) 2011-10-03 2014-03-28 Soitec Silicon On Insulator Procede de fabrication d'une structure de type silicium sur isolant
US8748885B2 (en) 2012-02-10 2014-06-10 Taiwan Semiconductor Manufacturing Company, Ltd. Soft material wafer bonding and method of bonding
SG2014009930A (en) 2012-07-24 2014-05-29 Ev Group E Thallner Gmbh Method and device for permanent bonding of wafers

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008513975A (ja) * 2004-08-13 2008-05-01 ヒューレット−パッカード デベロップメント カンパニー エル．ピー． 低温プラズマ接合のためのシステムおよび方法
JP2008535230A (ja) * 2005-04-22 2008-08-28 エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ 半導体材料から選択された材料で作られた２つのウェハを貼り合わせる方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10825793B2 (en) 2011-04-08 2020-11-03 Ev Group E. Thallner Gmbh Method for permanently bonding wafers
JP2016171307A (ja) * 2015-03-10 2016-09-23 株式会社デンソー 基板接合方法
JP2016027666A (ja) * 2015-09-30 2016-02-18 エーファウ・グループ・エー・タルナー・ゲーエムベーハー ウェハを恒久的にボンディングするための方法

Also Published As

Publication number Publication date
CN103329247A (zh) 2013-09-25
KR102430673B1 (ko) 2022-08-08
WO2012100786A1 (de) 2012-08-02
TWI681438B (zh) 2020-01-01
EP3442006A3 (de) 2019-02-20
US10083933B2 (en) 2018-09-25
TW201250772A (en) 2012-12-16
CN108682623B (zh) 2022-09-27
TW201931433A (zh) 2019-08-01
KR20140039138A (ko) 2014-04-01
EP2668661B1 (de) 2016-01-20
KR101705937B1 (ko) 2017-02-10
TWI699820B (zh) 2020-07-21
EP3024014A1 (de) 2016-05-25
EP3442006A2 (de) 2019-02-13
KR20200034827A (ko) 2020-03-31
EP2668661A1 (de) 2013-12-04
CN103329247B (zh) 2018-07-31
US20190006313A1 (en) 2019-01-03
TWI697939B (zh) 2020-07-01
CN108682623A (zh) 2018-10-19
KR101810310B1 (ko) 2017-12-18
EP3447789B1 (de) 2021-04-14
TWI594292B (zh) 2017-08-01
TW201832270A (zh) 2018-09-01
KR20170140428A (ko) 2017-12-20
KR102225764B1 (ko) 2021-03-10
KR102095095B1 (ko) 2020-03-31
TW201612949A (en) 2016-04-01
US9252042B2 (en) 2016-02-02
US20130299080A1 (en) 2013-11-14
KR20150142075A (ko) 2015-12-21
KR20210029286A (ko) 2021-03-15
TW201933428A (zh) 2019-08-16
US20160111394A1 (en) 2016-04-21
EP3024014B1 (de) 2018-11-28
CN108766873B (zh) 2023-04-07
SG192102A1 (en) 2013-08-30
KR20220011224A (ko) 2022-01-27
TWI660399B (zh) 2019-05-21
KR102353489B1 (ko) 2022-01-19
EP3024014B9 (de) 2019-04-24
JP5955866B2 (ja) 2016-07-20
CN108766873A (zh) 2018-11-06
EP3447789A1 (de) 2019-02-27

Similar Documents

Publication Publication Date Title
JP5955866B2 (ja) ウエハの永久接合方法
KR101680932B1 (ko) 웨이퍼를 영구 접합하기 위한 방법
US10825793B2 (en) Method for permanently bonding wafers
JP2014510418A5 (ja)
JP2014516470A5 (ja)
TWI536431B (zh) 永久接合晶圓的方法
JP2014516469A5 (ja)
JP6986105B2 (ja) ウエハの永久接合方法
JP6679666B2 (ja) ウエハの永久接合方法
JP2016178340A (ja) ウエハの永久接合方法
JP7258992B2 (ja) ウエハの永久接合方法
CN108470679B (zh) 用于永久接合晶片的方法
JP6106239B2 (ja) ウェハを恒久的にボンディングするための方法
JP2023076653A (ja) ウエハの永久接合方法

Legal Events

Date Code Title Description
A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20140123

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140123

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140203

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160516

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160615

R150 Certificate of patent or registration of utility model

Ref document number: 5955866

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250