TWI594292B - 永久接合晶圓的方法 - Google Patents

永久接合晶圓的方法 Download PDF

Info

Publication number
TWI594292B
TWI594292B TW101102642A TW101102642A TWI594292B TW I594292 B TWI594292 B TW I594292B TW 101102642 A TW101102642 A TW 101102642A TW 101102642 A TW101102642 A TW 101102642A TW I594292 B TWI594292 B TW I594292B
Authority
TW
Taiwan
Prior art keywords
layer
educt
contact surface
sump
reaction
Prior art date
Application number
TW101102642A
Other languages
English (en)
Other versions
TW201250772A (en
Inventor
湯瑪斯 普拉格
克特 亨格爾
馬克斯 威普林格
克里斯多夫 伏洛傑恩
Original Assignee
Ｅｖ集團Ｅ塔那有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ｅｖ集團Ｅ塔那有限公司 filed Critical Ｅｖ集團Ｅ塔那有限公司
Publication of TW201250772A publication Critical patent/TW201250772A/zh
Application granted granted Critical
Publication of TWI594292B publication Critical patent/TWI594292B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80905—Combinations of bonding methods provided for in at least two different groups from H01L2224/808 - H01L2224/80904
    • H01L2224/80907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83905—Combinations of bonding methods provided for in at least two different groups from H01L2224/838 - H01L2224/83904
    • H01L2224/83907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01001—Hydrogen [H]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01008—Oxygen [O]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20102—Temperature range 0 C=<T<60 C, 273.15 K =<T< 333.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20103—Temperature range 60 C=<T<100 C, 333.15 K =< T< 373.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20104—Temperature range 100 C=<T<150 C, 373.15 K =< T < 423.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20105—Temperature range 150 C=<T<200 C, 423.15 K =< T < 473.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20106—Temperature range 200 C=<T<250 C, 473.15 K =<T < 523.15K

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Lining Or Joining Of Plastics Or The Like (AREA)

Description

永久接合晶圓的方法
本發明係關於一種如請求項1表述之用於將一第一基板之一第一接觸表面接合至一第二基板之一第二接觸表面之方法。
基板之永久或不可逆接合之目標是產生盡可能牢固尤其係不可逆的一互連部分，因此於該等基板之兩個接觸表面之間產生一高接合力。先前技術中存在各種針對此之途徑及生產方法。
延續至今之已知生產方法及途徑通常導致不能重複生產或不能良好地重複生產以及尤其係幾乎不能應用於變更之大氣壓之結果。在目前所使用之特定生產方法中通常使用較高溫度(尤其係>400℃)以確保可重複生產之結果。
技術問題(諸如高能量消耗以及基板上可能存在之結構損壞)係源於至今針對一高接合力所需之部分遠高於300℃之高溫。
其他需求如下：-前段製程之相容性。
此被定義為在生產電主動組件期間處理之相容性。因此，接合處理必須經設計使得已存在於結構晶圓上之主動組件(諸如電晶體)在處理期間既不會受到不利影響亦不會損壞。相容性標準主要包含化學元素之純度(主要於CMOS結構中)以及機械承載能力(主要由熱應力引起)。
-低污染。
-不施加力。
接合力之變小導致結構晶圓之更謹慎處理且由此導致由直接機械負載引起之故障概率之減小。
因此，本發明之目的係設計出一種謹慎地生產具有一盡可能高接合力之一永久接合之方法。
此目的係利用技術方案1之特徵而獲得。附屬技術方案中給出本發明之有利發展。說明書、技術方案及/或圖式中給出之至少兩個特徵之全部組合亦落入本發明之框架內。在給定數值範圍內，指定極限內之數值亦將揭示為邊界值且將於任何組合中申明。
本發明之基本理念係設計出一種用於將一第一離析物固定於基板之至少一者上之貯液槽以使該第一離析物在與存在於另一基板中之一第二離析物接觸或與該第二離析物在該等基板之間產生一短暫接合之後與該第二離析物發生反應且由此於該等基板之間形成一不可逆或永久接合。在於該第一接觸表面上之一表面層中形成貯液槽之前或之後，通常尤其係藉由一沖洗步驟對該基板或該等基板進行清洗。此清洗通常應可確保該等表面不存在會導致未接合部位之微粒。該貯液槽及該貯液槽中含有之離析物形成一技術可能性以在產生短暫或不可逆接合之後直接於該等接觸表面上以一受控方式誘發強化該永久接合及加快接合速度之一反應，尤其係藉由該反應變形該等接觸表面之至少一 者(較佳與該貯液槽相對之接觸表面)。
就預接合步驟而言，為與基板之間產生一短暫或可逆接合，於該等基板之接觸表面之間為產生一弱交互作用之目標存在各種可能性。預接合強度低於永久接合強度至少2至3之一因數(低2至3倍)，尤其5之一因數，較佳15之一因數，更佳25之一因數。將具有大致100 mJ/m2之非活化親水純矽及具有大致200至300 mJ/m2之電漿活化親水純矽之預接合強度作為指引值。分子潤濕基板之間之預接合(主要由於不同永久偶極矩之分子之間之凡得瓦(van-der-Waals)交互作用)適用於實現晶圓之間之預接合。舉例而非限制性地將以下化合物作為互聯劑-水-硫醇類-AP3000-矽烷類及/或-矽烷醇。
本發明之適用基板為其材料能作為一離析物而與另一供應之離析物反應以形成具有一更高摩耳體積之一產物並由此於該基板上形成一成長層之基板。以下組合尤其有利，箭頭左邊為指定之離析物，箭頭右邊則為該/該等產物，供應之離析物或副產物不特定與指定之離析物反應：-Si→SiO2、Si3N4、SiNxOy-Ge→GeO2、Ge3N4-α-Sn→SnO2 -B→B2O3、BN-Se→SeO2-Te→TeO2、TeO3-Mg→MgO、Mg3N2-Al→Al2O3、AlN-Ti→TiO2、TiN-V→V2O5-Mn→MnO、MnO2、Mn2O3、Mn2O7、Mn3O4-Fe→FeO、Fe2O3、Fe3O4-Co→CoO、Co3O4-Ni→NiO、Ni2O3-Cu→CuO、Cu2O、Cu3N-Zn→ZnO-Cr→CrN、Cr23C6、Cr3C、Cr7C3、Cr3C2-Mo→Mo3C2-Ti→TiC-Nb→Nb4C3-Ta→Ta4C3-Zr→ZrC-Hf→HfC-V→V4C3、VC-W→W2C、WC-Fe→Fe3C、Fe7C3、Fe2C。
亦可想到將以下混合形式之半導體作為基板： -III-V：GaP、GaAs、InP、InSb、InAs、GaSb、GaN、AlN、InN、AlxGa1-xAs、InxGa1-xN-IV-IV：SiC、SiGe-III-IV：InAlP-非線性光學器件：LiNbO3、LiTaO3、KDP(KH2PO4)-太陽能單元：CdS、CdSe、CdTe、CuInSe2、CuInGaSe2、CuInS2、CuInGaS2-導電氧化物：In2-xSnxO3-y。
如本發明中所主張，晶圓之至少一者上及直接於各自接觸表面上存在一貯液槽，用於體積膨脹反應之某一量之供應離析物之至少一者可儲存於其中。因此，離析物可為(例如)O2、O3、H2O、N2、NH3、H2O2等等。由於膨脹(尤其由氧化物成長支配)基於反應搭配物減小系統能量之趨勢，最小化接觸表面之間之可能間隙、細孔及空腔並藉由使此等區域中之該等基板之間之距離變窄而相應地增加接合力。在最可能之情況下，現有間隙、細孔及空腔完全閉合使得整個接合表面增加並由此相應地增加如本發明之接合力。
接觸表面習知顯示具有0.2奈米之二次粗糙度(Rq)之一粗糙度。此對應於處於1奈米之範圍內之表面峰至峰(peak-to-peak)值。此等經驗值係利用原子力顯微鏡(AFM)判定。
如本發明之反應適用於針對具有200至300毫米之一直徑之一圓形晶圓之一習知晶圓表面利用1單分子層(ML)之水以允許成長層成長0.1至0.3奈米。
因此，如本發明中所主張，將特定係至少2 ML(較佳至少5 ML、甚至更佳10 ML)之流體(尤其係水)儲存於貯液槽中。
藉由暴露於電漿中形成貯液槽係尤其較佳的，這是由於電漿暴露另外引起接觸表面平滑以及協同作用造成之親水化。藉由主要由該表面層之材料之一黏性流電漿活化而使該表面平滑。親水性之增強尤其根據以下反應尤其藉由矽羥基化合物之增加(較佳藉由裂化存在於該表面上諸如Si-O-Si之Si-O化合物)而發生： 另一副作用(尤其由於上述效應)在於預接合強度尤其增強2至3之一因數。
該第一基板之第一接觸表面上之該表面層中之貯液槽係例如藉由電漿活化已塗覆一熱氧化物之第一基板而形成。該電漿活化於一真空腔中實行以能調整該電漿所需之條件。如本發明中所主張，對於電漿釋放N2氣，使用離子能量介於0至2000 eV之範圍內之O2氣或氬氣，由此產生一貯液槽且該處理表面(在此情況中，該第一接觸表面)之深度高達20奈米、較佳高達15奈米、更佳高達10奈米、最佳高達5奈米。如本發明中所主張，可使用適用於產生該貯液槽之各微粒類型(原子及/或分子)。較佳地，該貯液槽產生之所使用之此等原子及/或分子具有所需之性質。相關性質主要為細孔尺寸、細孔分佈及細孔密度。或者，如本發明中所主張，可使用氣體混合物，諸如(例如)空氣或由 95% Ar及5% H2組成之成形氣體。根據所使用之氣體，在電漿處理期間於該貯液槽中尤其存在以下離子：N+、N2+、O+、O2+、Ar+。該第一離析物可容納於該空閒自由空間中。
該貯液槽係基於以下考慮而形成：細孔尺寸小於10奈米，較佳小於5奈米、更佳小於1奈米、甚至更佳小於0.5奈米、最佳小於0.2奈米。
細孔密度較佳與藉由撞擊作用產生細孔之微粒之密度成正比，最佳甚至可隨撞擊物種之部分壓力而變化並尤其取決於所使用之電漿系統之處理時間及參數。
較佳地，藉由變化重疊於一較佳平頂狀區域(見圖7)中之若干此等區域之參數，細孔分佈於該表面下方具有至少一個最大細孔集中區域。該細孔分佈隨厚度的增加而減小趨於零。在撞擊期間，該表面附近之區域具有幾乎等於該表面附近之細孔密度之一細孔密度。在電漿處理結束之後，該表面上之細孔密度可由於應力鬆弛機構而減小。沿厚度方向相對於該表面之細孔分佈具有一陡峭側面及相對於整體具有一相當平坦但持續下降的側面(見圖7)。
針對細孔尺寸、細孔分佈及細孔密度，類似之考慮適用於非利用電漿產生之全部方法。
該貯液槽可藉由受控使用及接合處理參數而設計。圖7顯示藉由電漿注入氮原子之濃度與穿透進入一氧化矽層之深度呈函數關係之一示圖。藉由變化實體參數可產生兩個曲線。第一曲線11係藉由更高加速之原子更深入氧化矽中 而產生，相反地，曲線12係更改處理參數至一較低密度之後而產生。兩個曲線之疊加產生呈現貯液槽之特性曲線之一總曲線13。注入原子及/或分子物種之濃度之間之關係顯而易見。較高濃度指示具有較高缺陷結構之區域，由此存在容納隨後離析物之更多空間。在電漿活化期間以一專用方式控制之處理參數之一持續改變能獲得添加離子於深度上具有盡可能均勻之一分佈之一貯液槽。
作為一貯液槽(替代由電漿產生之一貯液槽)，可想到於該等基板之至少一者(至少該第一基板)上使用一TEOS(原矽酸四乙酯)氧化物層。此氧化物通常密度小於熱氧化物，為此如本發明中所主張壓縮係有利的。此壓縮藉由熱處理而發生以設定該貯液槽之一界定孔隙率。
根據本發明之一實施例，填充該貯液槽與藉由該貯液槽以一塗層之形式被塗敷至該第一基板形成該貯液槽同時發生尤其有利，該塗層已包含該第一離析物。
可想到貯液槽為具有處於奈米範圍內之一孔隙率之一多孔層或者作為具有一通道密度小於10奈米、更佳小於5奈米、甚至更佳小於2奈米、最佳小於1奈米、整體最佳小於0.5奈米之通道之一層。
對於利用一第一離析物或一第一離析物組填充該貯液槽之步驟，如本發明中所主張，可想到以下實施例以及其等之組合：-將該貯液槽暴露於周圍大氣壓中，-尤其用去離子水沖洗， -用含有離析物或由離析物組成之一流體沖洗，尤其係H2O、H2O2、NH4OH，-將該貯液槽暴露於任何氣體大氣壓中，尤其係原子氣體、分子氣體、氣體混合物，-將該貯液槽暴露於含有一水蒸汽或過氧化氫蒸汽之大氣壓中，及-沈積已填充離析物之一貯液槽作為該第一基板之一表面層。
以下化合物可為離析物：O2、O3、N2、NH3、H2O、H2O2及/或NH4OH。
使用以上列舉之過氧化氫蒸汽係被視為除使用水之外之較佳版本。過氧化氫進一步擁有一項優點，即其氧對氫之比例較高。此外，過氧化氫在高於特定溫度下及/或經由使用處於MHz範圍內之高頻場會分離成氫氣及氧氣。
根據本發明之一有利實施例，成長層之形成及不可逆接合之強化藉由將該第一離析物擴散至該反應層中而發生。
根據本發明之另一有利實施例，不可逆接合之形成於通常小於300℃、有利地小於200℃、更佳小於150℃、甚至更佳小於100℃、最佳室溫之一溫度下尤其在最大12天、更佳最大1天、甚至更佳最大1小時、最佳最大15分鐘期間發生。
此處，若該不可逆接合具有大於1.5 J/m2、尤其大於2 J/m2、較佳大於2.5 J/m2之一接合強度，則其尤其有利。
接合強度可得到尤其有利地增強，這是由於在反應期間 (如本發明中所主張)具有大於第二離析物之摩耳體積之一摩耳體積之一產物形成於該反應層中。以此方式實現該第二基板上之成長，由此可藉由如本發明中所主張之化學反應閉合該等接觸表面之間之間隙。由此，減小該等接觸表面之間之距離並因此減小平均距離以及最小化無效空間。
在一定程度上，貯液槽之形成藉由電漿活化而發生，尤其利用介於10與600 kHz之間之一活化頻率及/或介於0.075與0.2 watt/cm2之間之一功率密度及/或利用介於0.1與0.6毫巴之間之一壓力之加壓，附加效應(諸如該接觸表面之平滑化以及該接觸表面之親水性顯著增強)得以實現。
或者，如本發明中所主張之貯液槽之形成可藉由使用一四乙氧基矽烷氧化物層作為表面層並以一受控方式將其尤其壓縮至某一孔隙率而發生。
根據本發明之另一有利實施例，表面層絕大部分尤其基本完全由藉由熱氧化作用產生之一尤其非晶態、尤其氧化矽組成，且反應層尤其絕大部分較佳基本完全由Si、Ge、InP、GaP或GaN之一可氧化材料組成。尤其有效地閉合現有間隙之一尤其穩定反應係藉由氧化作用實現。
此處，若第二接觸表面與反應層之間存在一成長層(尤其係自然二氧化矽佔絕大部分)，則如本發明中所主張其尤其有利。成長層經受如本發明中所主張之反應導致之成長。藉由非晶態SiO2之再形成及藉此導致之該成長層之變形(尤其係隆起)(尤其係在至該反應層之界面上及尤其在該第一及該第二接觸表面之間之間隙之區域中)，該成長由 過渡Si-SiO2(7)發生。此導致該兩個接觸表面之間之距離減小或無效空間減小，由此增加該兩個基板之間之接合強度。介於200℃與400℃之間、較佳大致介於200℃與150℃之間、更佳介於150℃與100℃之間之一溫度、最佳介於100℃與室溫之間之一溫度尤其有利。
此處，若成長層在形成不可逆接合之前具有介於1奈米與5奈米之間之一平均厚度A，則其尤其有利。成長層越薄該第一與該第二離析物之間通過該成長層發生之反應越快且越容易，尤其係藉由該第一離析物通過該成長層擴散至該反應層。
根據本發明之一實施例，於一真空中實行貯液槽之形成較有利。由此，可避免污染具有不需要材料或化合物之貯液槽。
在本發明之另一實施例中，貯液槽之填充係藉由下面列舉之步驟之一或多者而發生較有利：-將該第一接觸表面暴露於大氣壓中以利用大氣壓濕度及/或空氣中含有之氧氣填充該貯液槽，-將該第一接觸表面暴露於尤其佔絕大部分較佳幾乎完全由尤其去離子化之H2O及/或H2O2組成之一流體下，-將該第一接觸表面暴露於N2氣及/或O2氣及/或Ar及/或成形氣體下，尤其由95% Ar及5% H2組成、尤其具有介於0至200 eV範圍內之一離子能量，-蒸汽沈積以利用任何已指定離析物填充該貯液槽。
若貯液槽以較佳介於0.1奈米與25奈米之間、更佳介於 0.1奈米與15奈米之間、甚至更佳介於0.1奈米與10奈米之間、最佳介於0.1奈米與5奈米之間之一厚度R形成，則處理順序尤其有效。此外，根據本發明之一實施例，若緊接在形成該不可逆接合之前該貯液槽與該反應層之間之一平均距離B介於0.1奈米與15奈米之間、尤其係介於0.5奈米與5奈米之間，較佳係介於0.5奈米與3奈米之間較有利。
一種用於執行該方法之裝置正如本發明中所主張形成有用於形成該貯液槽之一腔室及用於填充該貯液槽之尤其分離設置腔室及用於形成預接合之一尤其分離設置腔室，所有該等腔室係經由一真空系統彼此直接連接。
在另一實施例中，貯液槽之填充亦可直接經由可開向大氣壓之一腔室中或僅於不具有外殼但可半自動及/或完全自動地固持晶圓之一結構上之大氣壓發生。
從以下較佳例示性實施例之描述且利用圖式將明白本發明之其他優點、特徵及細節。
圖中相同組件/特徵及具有相同動作之組件/特徵係利用相同參考數字標示。
在圖1中所示之情形中僅顯示在一第一基板1之一第一接觸表面3與該第二基板2之一第二接觸表面4之間之預接合步驟期間或緊接其後處理化學反應之一區段。該等表面具有終端極性OH基因此親水。該第一基板1及該第二基板2由存在於該表面上之OH基與H2O分子之間及唯有H2O分子之間之水橋鍵之吸引力固持。在一先前步驟中藉由該第一 接觸表面3之電漿處理增強至少該第一接觸表面3之親水性。
一表面層6中由熱二氧化矽組成之一貯液槽5已如本發明中所主張由電漿處理形成。利用離子能量介於0與2000 eV之間之範圍內之O2離子進行電漿處理所生產之貯液槽5之一平均厚度R大致為15奈米，該等離子於該表面層6中形成孔道或細孔。
同樣地，在圖1中所示之步驟之前及電漿處理之後使用H2O作為第一離析物填充該貯液槽5。電漿處理中存在之離子之還原性物種亦可位於該貯液槽中，尤其係O2、N2、H2、Ar。
因此，接觸表面3、4仍具有一相對寬的間隙(尤其取決於該等接觸表面3、4之間存在之水)。因此，現有接合強度相對較小且大致介於100 mJ/cm2與300 mJ/cm2之間，尤其係大於200 mJ/cm2。在此連接中，先前之電漿活化起決定性作用，尤其係由於經電漿活化之第一接觸表面3之親水性得到增強以及由該電漿活化導致之一平滑效應。
圖1中所示且被稱為預接合之處理較佳可於一大氣壓溫度或一最大50℃下進行。圖2a及圖2b顯示一親水接合，Si-O-Si橋鍵係由水分離出-OH端面而形成。圖2a及圖2b中之處理在室溫下持續大致300小時，在50℃下大致60小時。圖2b中之狀態發生於指示溫度下且不產生該貯液槽。
在該等接觸表面3、4之間形成H2O分子且至少部分地提供H2O分子以進一步填充該貯液槽5至仍存在自由空間之程 度。另外之H2O分子被移除。在根據圖1之步驟中，大致存在3個至5個獨立OH基或H2O層且自根據圖1之步驟至根據圖2a之步驟移除1個至3個單層H2O或將其容納於該貯液槽5中。
在圖2a中所示之步驟中，氫橋鍵現直接形成於矽氧烷基之間，由此形成一更大的接合力。此使接觸表面3、4彼此更強地吸引且減小該等接觸表面3、4之間之距離。由此，該等接觸表面1、2之間僅存在1個至2個獨立的OH基層。
在圖2b中所示之步驟中，依次根據下文已插入之反應分離H2O分子，呈矽烷醇基形式之共價鍵形成於該等接觸表面3、4之間以導致一更強的接合力且要求更小的空間使得該等接觸表面3、4之間之距離進一步減小直到基於該等接觸表面3、4彼此配合而最後達到圖3中所示之最小距離： 直至階段3之前，尤其係由於該貯液槽5的形成，無需過度地增加溫度，相反地即使在室溫下亦可容許其進行。以此方式，可相當謹慎地進行如圖1至圖3之處理步驟。
在圖4中所示之方法步驟中，溫度較佳增加至最大500℃、更佳最大300℃、甚至更佳最大200℃、最佳最大100℃，最佳非以上室溫以於該等第一及第二接觸表面之間形成一不可逆或永久接合。此等溫度(相比先前技術相對較低)係唯一可能的，因為該貯液槽5包含用於圖5及圖6中所示之反應之第一離析物：Si+2H2O → SiO2+2H2 在前述略微增加之溫度下，H2O分子作為該第一離析物從該貯液槽5擴散至該反應層7。此擴散可經由直接接觸該表面層6與成長層8(其等形成為氧化層)或者經由一間隙9或由該等氧化層之間存在之一間隙而發生。因此，氧化矽(具有大於純矽之一摩耳體積之一化合物)形成於自該反應層7之上述反應之一反應產物10。該二氧化矽於該反應層7與該成長層8之界面上成長且由此使形成為自然氧化物之成長層8之層沿間隙9之方向變形。此處，亦需要來自貯液槽之H2O分子。
由於存在處於奈米範圍內之間隙，所以存在自然氧化物層8隆起之可能性，因此可減小該等接觸表面3、4上之應力。以此方式減小該等接觸表面3、4之間之距離，由此進一步增強主動接觸表面並由此該結合強度。以此方式形成、閉合所有細孔及形成於整個晶圓上方之熔接連接相比於先前技術中部分未熔接之產品可根本上促進結合力之增強。彼此熔接之兩個非晶態之氧化矽表面之間之接合類型為共價及離子部分之一混合形式。
該第一離析物(H2O)與該第二離析物(Si)之前述反應尤其快速或在盡可能低的溫度下於該反應層中發生至該第一接觸表面3與該反應層7之間之一平均距離B盡可能小之程度。
因此，該第一基板1之預處理及該第二基板2(由一矽反應層7與盡可能薄之作為一成長層8之一自然氧化層組成)之選擇係決定性的。本發明主張所提供之一自然氧化物層 盡可能薄出於兩個原因。該成長層8極薄使得其可隆起，這是由於朝向相反基板1之表面層6(該表面層被製造作為一氧化物層)於該反應層7上最新形成之反應產物10佔奈米間隙9之絕大部分區域。此外，期望擴散路徑盡可能短以盡可能快且在盡可能低之一溫度下獲得所需效應。同樣地，該第一基板1由一矽層及形成於其上作為一表面層6(一貯液槽5至少部分或完全形成於其中)之一氧化物層組成。
如本發明中所主張之貯液槽5相應地至少填充所需閉合該奈米間隙9之第一離析物之量使得該成長層8可發生一最佳成長以於盡可能短之一時間內或於盡可能低之一溫度下閉合該奈米間隙9。
1‧‧‧第一基板
2‧‧‧第二基板
3‧‧‧第一接觸表面
4‧‧‧第二接觸表面
5‧‧‧貯液槽
6‧‧‧表面層
7‧‧‧反應層
8‧‧‧成長層
9‧‧‧奈米間隙
10‧‧‧反應產物
11‧‧‧第一曲線
12‧‧‧第二曲線
13‧‧‧總曲線
A‧‧‧平均厚度
B‧‧‧平均距離
R‧‧‧平均厚度
圖1顯示緊接在使該第一基板與該第二基板接觸之後之如本發明之方法之一第一步驟，圖2a及圖2b顯示用於形成一更高接合強度之如本發明之發明之其他步驟，圖3顯示在根據圖1、圖2a及圖2b之步驟之後如本發明之方法之另外步驟，其中基板接觸表面互相接觸，圖4顯示用於於該等基板之間形成一不可逆/永久接合之如本發明之一步驟，圖5顯示在根據圖3及圖4之步驟期間於兩個接觸表面上進行之化學/物理處理之一放大圖，圖6顯示在根據圖3及圖4之步驟期間於兩個接觸表面之 間之界面上進行之化學/物理處理之另一放大圖，及圖7顯示如本發明之該貯液槽之一生產圖。
1‧‧‧第一基板
2‧‧‧第二基板
3‧‧‧第一接觸表面
4‧‧‧第二接觸表面
5‧‧‧貯液槽
6‧‧‧表面層
7‧‧‧反應層
8‧‧‧成長層
9‧‧‧奈米間隙
10‧‧‧反應產物
R‧‧‧平均厚度

Claims (31)

  1. 一種將一第一基板之一第一接觸表面接合至一第二基板之一第二接觸表面之方法，該第二基板具一反應層，該反應層含有一第二離析物(educt)或一第二組離析物，該方法包含以下步驟：於該第一接觸表面之一表面層中形成一貯液槽(reservoir)，在該貯液槽形成後，利用一第一離析物或一第一組離析物至少部分填充該貯液槽，在利用該第一離析物或該第一組離析物填充該貯液槽後，藉由使該第一接觸表面與該第二接觸表面彼此接觸以形成一預接合(prebond)連接，且於該第一接觸表面及該第二接觸表面之間形成一永久接合，藉由該第一離析物或該第一組離析物與該第二基板之該反應層含有之該第二離析物或該第二組離析物之間的一反應以及藉由該第一離析物或該第一組離析物與該第二離析物或該第二組離析物之間的該反應所致的該等接觸表面之至少一者之變形(deforming)來至少部分強化該永久接合。
  2. 如請求項1之方法，其中該永久接合之形成及/或至少部分強化包括將該第一離析物或該第一組離析物擴散至該反應層中。
  3. 如請求項1之方法，其中該永久接合之形成係發生在介於室溫與200℃之間之一溫度下且在最大限為12天之期 間。
  4. 如請求項1之方法，其中該永久接合具有大於1.5J/m2的一接合強度。
  5. 如請求項1之方法，其中該貯液槽係由電漿活化作用而形成。
  6. 如請求項1之方法，其中該貯液槽之形成包括將一緊密的四乙氧基矽烷氧化物層用作該表面層。
  7. 如請求項1之方法，其中該表面層係包含(is comprised of)一非晶態材料且該反應層係包含一可氧化材料。
  8. 如請求項7之方法，其中該表面層係包含藉由熱氧化作用產生之氧化矽，且該反應層係包含Si、Ge、InP、GaP或GaN。
  9. 如請求項1之方法，其中該一成長層形成於該第二接觸表面與該反應層之間，且其中該成長層係包含自然(native)二氧化矽。
  10. 如請求項9之方法，其中在形成該永久接合之前，該成長層具有介於1埃與10奈米之間之一平均厚度「A」。
  11. 如請求項1之方法，其中該貯液槽係於真空下形成。
  12. 如請求項1之方法，其中該貯液槽係藉由以下步驟之一或多者填充：將該第一接觸表面暴露於具有一高氧及/或水含量之一大氣壓中，將該第一接觸表面暴露於包含去離子化之H2O及/或H2O2之一流體下，且 將該第一接觸表面暴露於N2氣及/或O2氣及/或Ar氣及/或一成形氣體下，包含95% Ar及5% H2，具有介於0至200eV範圍內之一離子能量。
  13. 如請求項1之方法，其中該貯液槽具有介於0.1奈米與25奈米之間之一平均厚度。
  14. 如請求項1之方法，其中緊接在形成該永久接合之前該貯液槽與該反應層之間之平均距離介於0.1奈米與15奈米之間。
  15. 如請求項1之方法，其中該永久接合具有一接合強度，其係該預接合之接合強度的至少2倍。
  16. 如請求項1之方法，其中該貯液槽具有處於奈米範圍內之一孔隙率之一多孔層，或作為具有一通道直徑小於10奈米之通道之一層。
  17. 一種將一第一基板之一第一接觸表面接合至一第二基板之一第二接觸表面之方法，該第二基板具一反應層，該反應層含有一第二離析物或一第二組離析物，該方法包含以下步驟：於該第一接觸表面之一表面層中形成一貯液槽，在該貯液槽形成後，利用一第一離析物或一第一組離析物至少部分填充該貯液槽，在利用該第一離析物或該第一組離析物填充該貯液槽後，藉由使該第一接觸表面與該第二接觸表面彼此接觸以形成一預接合連接，且於該第一接觸表面及該第二接觸表面之間形成一永久 接合，藉由該第一離析物或該第一組離析物與該第二基板之該反應層含有之該第二離析物或該第二組離析物之間的一反應來至少部分強化該永久接合，其中在該第一離析物或該第一組離析物與該第二離析物或該第二組離析物之間的該反應的過程中一反應產物形成於該反應層中，該反應產物具有大於該第二離析物或該第二組離析物之摩耳體積之一摩耳體積。
  18. 如請求項17之方法，其中該永久接合之形成及/或至少部分強化包括將該第一離析物或該第一組離析物擴散至該反應層中。
  19. 如請求項17之方法，其中該永久接合之形成係發生在介於室溫與200℃之間之一溫度下且在最大限為12天之期間。
  20. 如請求項17之方法，其中該永久接合具有大於1.5J/m2的一接合強度。
  21. 如請求項17之方法，其中該貯液槽係由電漿活化作用而形成。
  22. 如請求項17之方法，其中該貯液槽之形成包括將一緊密的四乙氧基矽烷氧化物層用作該表面層。
  23. 如請求項17之方法，其中該表面層係包含一非晶態材料且該反應層係包含一可氧化材料。
  24. 如請求項23之方法，其中該表面層係包含藉由熱氧化作用產生之氧化矽，且該反應層係包含Si、Ge、InP、GaP或GaN。
  25. 如請求項17之方法，其中該一成長層形成於該第二接觸表面與該反應層之間，且其中該成長層係包含自然二氧化矽。
  26. 如請求項25之方法，其中在形成該永久接合之前，該成長層具有介於1埃與10奈米之間之一平均厚度「A」。
  27. 如請求項17之方法，其中該貯液槽係於真空下形成。
  28. 如請求項17之方法，其中該貯液槽係藉由以下步驟之一或多者填充：將該第一接觸表面暴露於具有一高氧及/或水含量之一大氣壓中，將該第一接觸表面暴露於包含去離子化之H2O及/或H2O2之一流體下，且將該第一接觸表面暴露於N2氣及/或O2氣及/或Ar氣及/或一成形氣體下，包含95% Ar及5% H2，具有介於0至200eV範圍內之一離子能量。
  29. 如請求項17之方法，其中該貯液槽具有介於0.1奈米與25奈米之間之一平均厚度。
  30. 如請求項17之方法，其中緊接在形成該永久接合之前該貯液槽與該反應層之間之平均距離介於0.1奈米與15奈米之間。
  31. 如請求項17之方法，其中該永久接合具有一接合強度，其係該預接合之接合強度的至少2倍。
TW101102642A 2011-01-25 2012-01-20 永久接合晶圓的方法 TWI594292B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2011/000299 WO2012100786A1 (de) 2011-01-25 2011-01-25 Verfahren zum permanenten bonden von wafern

Publications (2)

Publication Number Publication Date
TW201250772A TW201250772A (en) 2012-12-16
TWI594292B true TWI594292B (zh) 2017-08-01

Family

ID=44510564

Family Applications (5)

Application Number Title Priority Date Filing Date
TW108112375A TWI697939B (zh) 2011-01-25 2012-01-20 永久接合晶圓的方法
TW101102642A TWI594292B (zh) 2011-01-25 2012-01-20 永久接合晶圓的方法
TW107119559A TWI660399B (zh) 2011-01-25 2012-01-20 永久接合晶圓的方法
TW108112376A TWI699820B (zh) 2011-01-25 2012-01-20 永久接合晶圓的方法
TW104143011A TWI681438B (zh) 2011-01-25 2012-01-20 永久接合晶圓的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW108112375A TWI697939B (zh) 2011-01-25 2012-01-20 永久接合晶圓的方法

Family Applications After (3)

Application Number Title Priority Date Filing Date
TW107119559A TWI660399B (zh) 2011-01-25 2012-01-20 永久接合晶圓的方法
TW108112376A TWI699820B (zh) 2011-01-25 2012-01-20 永久接合晶圓的方法
TW104143011A TWI681438B (zh) 2011-01-25 2012-01-20 永久接合晶圓的方法

Country Status (8)

Country Link
US (3) US9252042B2 (zh)
EP (4) EP3447789B1 (zh)
JP (1) JP5955866B2 (zh)
KR (6) KR102430673B1 (zh)
CN (3) CN108682623B (zh)
SG (1) SG192102A1 (zh)
TW (5) TWI697939B (zh)
WO (1) WO2012100786A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102430673B1 (ko) 2011-01-25 2022-08-08 에베 그룹 에. 탈너 게엠베하 웨이퍼들의 영구적 결합을 위한 방법
US10825793B2 (en) 2011-04-08 2020-11-03 Ev Group E. Thallner Gmbh Method for permanently bonding wafers
KR101927559B1 (ko) * 2011-08-30 2018-12-10 에베 그룹 에. 탈너 게엠베하 고체 상태 확산 또는 상 변환에 의해 연결 층에 의한 웨이퍼의 영구 접착을 위한 방법
FR3001225B1 (fr) 2013-01-22 2016-01-22 Commissariat Energie Atomique Procede de fabrication d’une structure par collage direct
US9640510B2 (en) * 2013-07-05 2017-05-02 Ev Group E. Thallner Gmbh Method for bonding metallic contact areas with solution of a sacrificial layer applied on one of the contact areas
US9899223B2 (en) 2013-09-25 2018-02-20 Ev Group E. Thallner Gmbh Apparatus and method for bonding substrates including changing a stoichiometry of oxide layers formed on the substrates
DE102014112430A1 (de) 2014-08-29 2016-03-03 Ev Group E. Thallner Gmbh Verfahren zur Herstellung eines leitenden Mehrfachsubstratstapels
JP2016171307A (ja) * 2015-03-10 2016-09-23 株式会社デンソー 基板接合方法
JP6106239B2 (ja) * 2015-09-30 2017-03-29 エーファウ・グループ・エー・タルナー・ゲーエムベーハー ウェハを恒久的にボンディングするための方法
US10084090B2 (en) * 2015-11-09 2018-09-25 International Business Machines Corporation Method and structure of stacked FinFET
FR3045939B1 (fr) * 2015-12-22 2018-03-30 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de collage direct entre deux structures
US10373830B2 (en) * 2016-03-08 2019-08-06 Ostendo Technologies, Inc. Apparatus and methods to remove unbonded areas within bonded substrates using localized electromagnetic wave annealing
CN110214369A (zh) 2017-03-02 2019-09-06 Ev 集团 E·索尔纳有限责任公司 用于键合芯片的方法和装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030211705A1 (en) * 2000-02-16 2003-11-13 Ziptronix, Inc. Method for low temperature bonding and bonded structure
US20060240642A1 (en) * 2005-04-22 2006-10-26 Sebastien Kerdiles Method of bonding two wafers of semiconductor materials

Family Cites Families (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US545154A (en) * 1895-08-27 colbuen
JPS62211390A (ja) * 1986-03-12 1987-09-17 Hitachi Ltd セラミツク被覆耐熱部材およびその製造方法
DE3942964A1 (de) 1989-12-23 1991-06-27 Leybold Ag Einrichtung fuer die erzeugung eines plasmas
US5451547A (en) 1991-08-26 1995-09-19 Nippondenso Co., Ltd. Method of manufacturing semiconductor substrate
JP3191371B2 (ja) 1991-12-11 2001-07-23 ソニー株式会社 半導体ウェハの張り合せ方法
US5427638A (en) 1992-06-04 1995-06-27 Alliedsignal Inc. Low temperature reaction bonding
JP3192000B2 (ja) 1992-08-25 2001-07-23 キヤノン株式会社 半導体基板及びその作製方法
WO1999010927A1 (en) * 1997-08-29 1999-03-04 Farrens Sharon N In situ plasma wafer bonding method
KR100311234B1 (ko) 1999-01-18 2001-11-02 학교법인 인하학원 고품위 유도결합 플라즈마 리액터
US20020048900A1 (en) 1999-11-23 2002-04-25 Nova Crystals, Inc. Method for joining wafers at a low temperature and low stress
JP2004515053A (ja) 2000-06-26 2004-05-20 アプライド　マテリアルズ　インコーポレイテッド ウェーハ洗浄方法及び装置
US6563133B1 (en) * 2000-08-09 2003-05-13 Ziptronix, Inc. Method of epitaxial-like wafer bonding at low temperature and bonded structure
JP4759821B2 (ja) * 2001-03-08 2011-08-31 ソニー株式会社 半導体装置の製造方法
US6780759B2 (en) 2001-05-09 2004-08-24 Silicon Genesis Corporation Method for multi-frequency bonding
US6814833B2 (en) 2001-10-26 2004-11-09 Corning Incorporated Direct bonding of articles containing silicon
US20030089950A1 (en) 2001-11-15 2003-05-15 Kuech Thomas F. Bonding of silicon and silicon-germanium to insulating substrates
JPWO2003046993A1 (ja) * 2001-11-29 2005-04-14 信越半導体株式会社 Ｓｏｉウェーハの製造方法
US6962835B2 (en) * 2003-02-07 2005-11-08 Ziptronix, Inc. Method for room temperature metal direct bonding
FR2851846A1 (fr) 2003-02-28 2004-09-03 Canon Kk Systeme de liaison et procede de fabrication d'un substrat semi-conducteur
US7109092B2 (en) * 2003-05-19 2006-09-19 Ziptronix, Inc. Method of room temperature covalent bonding
JP3980539B2 (ja) * 2003-08-29 2007-09-26 唯知 須賀 基板接合方法、照射方法、および基板接合装置
JP4118774B2 (ja) * 2003-09-18 2008-07-16 株式会社東芝 薄膜積層体及びその製造方法
US7740737B2 (en) 2004-06-21 2010-06-22 Tokyo Electron Limited Plasma processing apparatus and method
EP1621565A1 (en) 2004-07-28 2006-02-01 Cytec Surface Specialties Austria GmbH Epoxy resins with improved elasticity
US7261793B2 (en) * 2004-08-13 2007-08-28 Hewlett-Packard Development Company, L.P. System and method for low temperature plasma-enhanced bonding
US7148122B2 (en) 2004-08-24 2006-12-12 Intel Corporation Bonding of substrates
JP2006080314A (ja) 2004-09-09 2006-03-23 Canon Inc 結合基板の製造方法
WO2006032946A1 (en) * 2004-09-21 2006-03-30 S.O.I.Tec Silicon On Insulator Technologies Transfer method with a treatment of a surface to be bonded
US8138061B2 (en) * 2005-01-07 2012-03-20 International Business Machines Corporation Quasi-hydrophobic Si-Si wafer bonding using hydrophilic Si surfaces and dissolution of interfacial bonding oxide
US7772088B2 (en) 2005-02-28 2010-08-10 Silicon Genesis Corporation Method for manufacturing devices on a multi-layered substrate utilizing a stiffening backing substrate
JP5166690B2 (ja) 2005-06-02 2013-03-21 三菱重工業株式会社 固体高分子電解質形燃料電池
FR2888663B1 (fr) 2005-07-13 2008-04-18 Soitec Silicon On Insulator Procede de diminution de la rugosite d'une couche epaisse d'isolant
US7601271B2 (en) 2005-11-28 2009-10-13 S.O.I.Tec Silicon On Insulator Technologies Process and equipment for bonding by molecular adhesion
TWI261316B (en) * 2005-12-28 2006-09-01 Ind Tech Res Inst Wafer bonding method
US7923353B2 (en) * 2006-03-27 2011-04-12 Okmetic Oyj Gettering method and a wafer using the same
US7579654B2 (en) * 2006-05-31 2009-08-25 Corning Incorporated Semiconductor on insulator structure made using radiation annealing
JP2008005230A (ja) * 2006-06-22 2008-01-10 Sony Corp 映像信号処理回路、映像表示装置、及び映像信号処理方法
KR100748723B1 (ko) 2006-07-10 2007-08-13 삼성전자주식회사 기판 접합 방법
US7745309B2 (en) 2006-08-09 2010-06-29 Applied Materials, Inc. Methods for surface activation by plasma immersion ion implantation process utilized in silicon-on-insulator structure
EP1928020B1 (en) * 2006-11-30 2020-04-22 Soitec Method of manufacturing a semiconductor heterostructure
WO2008114099A1 (en) 2007-03-19 2008-09-25 S.O.I.Tec Silicon On Insulator Technologies Patterned thin soi
EP2135295A4 (en) * 2007-04-06 2014-05-21 Semiconductor Energy Lab Photovoltaic module and method for its production
JP5183969B2 (ja) 2007-05-29 2013-04-17 信越半導体株式会社 Ｓｏｉウェーハのシリコン酸化膜形成方法
US20090061593A1 (en) * 2007-08-28 2009-03-05 Kishor Purushottam Gadkaree Semiconductor Wafer Re-Use in an Exfoliation Process Using Heat Treatment
JP5499428B2 (ja) 2007-09-07 2014-05-21 株式会社Ｓｕｍｃｏ 貼り合わせウェーハの製造方法
US8101501B2 (en) 2007-10-10 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
EP2075830A3 (en) * 2007-10-11 2011-01-19 Sumco Corporation Method for producing bonded wafer
FR2923079B1 (fr) 2007-10-26 2017-10-27 S O I Tec Silicon On Insulator Tech Substrats soi avec couche fine isolante enterree
JP5465830B2 (ja) * 2007-11-27 2014-04-09 信越化学工業株式会社 貼り合わせ基板の製造方法
US20090139963A1 (en) 2007-11-30 2009-06-04 Theodoros Panagopoulos Multiple frequency pulsing of multiple coil source to control plasma ion density radial distribution
WO2009099252A1 (ja) * 2008-02-08 2009-08-13 Tokyo Electron Limited 絶縁膜のプラズマ改質処理方法
CN101261932A (zh) 2008-04-18 2008-09-10 华中科技大学 一种低温圆片键合方法
JP5552276B2 (ja) 2008-08-01 2014-07-16 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
GB0919830D0 (en) 2009-11-12 2009-12-30 Isis Innovation Preparation of silicon for fast generation of hydrogen through reaction with water
KR102430673B1 (ko) 2011-01-25 2022-08-08 에베 그룹 에. 탈너 게엠베하 웨이퍼들의 영구적 결합을 위한 방법
SG193903A1 (en) 2011-04-08 2013-11-29 Ev Group E Thallner Gmbh Method for permanent bonding of wafers
US10825793B2 (en) 2011-04-08 2020-11-03 Ev Group E. Thallner Gmbh Method for permanently bonding wafers
SG193407A1 (en) 2011-04-08 2013-10-30 Ev Group E Thallner Gmbh Method for permanent bonding of wafers
EP2511694A1 (fr) 2011-04-15 2012-10-17 Aisapack Holding SA Dispositif et methode pour la detection et/ou la determination de la position d'une couche barriere comprise dans la paroi d'un emballage en forme de tube
FR2980916B1 (fr) 2011-10-03 2014-03-28 Soitec Silicon On Insulator Procede de fabrication d'une structure de type silicium sur isolant
US8748885B2 (en) 2012-02-10 2014-06-10 Taiwan Semiconductor Manufacturing Company, Ltd. Soft material wafer bonding and method of bonding
EP3035370A1 (de) 2012-07-24 2016-06-22 EV Group E. Thallner GmbH Vorrichtung zum permanenten bonden von wafern

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030211705A1 (en) * 2000-02-16 2003-11-13 Ziptronix, Inc. Method for low temperature bonding and bonded structure
US20060240642A1 (en) * 2005-04-22 2006-10-26 Sebastien Kerdiles Method of bonding two wafers of semiconductor materials

Also Published As

Publication number Publication date
US20160111394A1 (en) 2016-04-21
JP2014510391A (ja) 2014-04-24
CN108682623A (zh) 2018-10-19
EP2668661B1 (de) 2016-01-20
TW201612949A (en) 2016-04-01
EP3024014B9 (de) 2019-04-24
EP3442006A3 (de) 2019-02-20
CN108766873A (zh) 2018-11-06
KR20220011224A (ko) 2022-01-27
TWI660399B (zh) 2019-05-21
TW201250772A (en) 2012-12-16
US20190006313A1 (en) 2019-01-03
KR101810310B1 (ko) 2017-12-18
TWI699820B (zh) 2020-07-21
KR20210029286A (ko) 2021-03-15
CN108682623B (zh) 2022-09-27
KR102095095B1 (ko) 2020-03-31
CN108766873B (zh) 2023-04-07
CN103329247A (zh) 2013-09-25
KR101705937B1 (ko) 2017-02-10
TW201832270A (zh) 2018-09-01
KR20200034827A (ko) 2020-03-31
KR102430673B1 (ko) 2022-08-08
EP3447789B1 (de) 2021-04-14
EP2668661A1 (de) 2013-12-04
KR20140039138A (ko) 2014-04-01
KR20170140428A (ko) 2017-12-20
TWI697939B (zh) 2020-07-01
EP3024014A1 (de) 2016-05-25
KR102225764B1 (ko) 2021-03-10
KR102353489B1 (ko) 2022-01-19
TW201933428A (zh) 2019-08-16
CN103329247B (zh) 2018-07-31
US10083933B2 (en) 2018-09-25
US20130299080A1 (en) 2013-11-14
JP5955866B2 (ja) 2016-07-20
EP3442006A2 (de) 2019-02-13
TW201931433A (zh) 2019-08-01
KR20150142075A (ko) 2015-12-21
TWI681438B (zh) 2020-01-01
SG192102A1 (en) 2013-08-30
US9252042B2 (en) 2016-02-02
EP3024014B1 (de) 2018-11-28
EP3447789A1 (de) 2019-02-27
WO2012100786A1 (de) 2012-08-02

Similar Documents

Publication Publication Date Title
TWI594292B (zh) 永久接合晶圓的方法
TWI530985B (zh) 永久接合晶圓的方法
US10825793B2 (en) Method for permanently bonding wafers
JP2014516470A5 (zh)
JP2015530734A (ja) ウェハを持続的に結合する方法及び装置
TWI536431B (zh) 永久接合晶圓的方法
JP2020065090A (ja) ウエハの永久接合方法
JP6679666B2 (ja) ウエハの永久接合方法
CN108470679B (zh) 用于永久接合晶片的方法
JP6106239B2 (ja) ウェハを恒久的にボンディングするための方法
JP2022016648A (ja) ウエハの永久接合方法
JP2016178340A (ja) ウエハの永久接合方法