JPH113842A - 半導体電子素子用基板およびその製造方法 - Google Patents
半導体電子素子用基板およびその製造方法Info
- Publication number
- JPH113842A JPH113842A JP9153420A JP15342097A JPH113842A JP H113842 A JPH113842 A JP H113842A JP 9153420 A JP9153420 A JP 9153420A JP 15342097 A JP15342097 A JP 15342097A JP H113842 A JPH113842 A JP H113842A
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- substrate
- sic single
- crystal wafer
- base substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Element Separation (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【課題】 ＳｉＣ単結晶ウエハを結晶品質の悪化などの
ない状態で容易に、かつ均一な厚みに超薄膜化すること
ができ、低コストで、電気的特性に非常に優れた半導体
電子素子用基板が得られるようにする。 【解決手段】 ＳｉＣ単結晶ウエハ１およびベース基板
部２の表面に酸化層１ａ，２ａを形成し、ＳｉＣ単結晶
ウエハ１中に水素イオンを注入した後、ＳｉＣ単結晶ウ
エハ１とベース基板部２とを酸化層１ａ，２ａを介して
室温で接合一体化し、その後、ＳｉＣ単結晶ウエハ１お
よびベース基板部２を５００℃以上に加熱処理すること
によりＳｉＣ単結晶ウエハ１の平均水素イオン注入深さ
で該ＳｉＣ単結晶ウエハ１を２分割し、厚さの薄いＳｉ
Ｃ単結晶ウエハ部分１Ａをベース基板部２側に残存させ
て半導体電子素子用基板３を作製している。
ない状態で容易に、かつ均一な厚みに超薄膜化すること
ができ、低コストで、電気的特性に非常に優れた半導体
電子素子用基板が得られるようにする。 【解決手段】 ＳｉＣ単結晶ウエハ１およびベース基板
部２の表面に酸化層１ａ，２ａを形成し、ＳｉＣ単結晶
ウエハ１中に水素イオンを注入した後、ＳｉＣ単結晶ウ
エハ１とベース基板部２とを酸化層１ａ，２ａを介して
室温で接合一体化し、その後、ＳｉＣ単結晶ウエハ１お
よびベース基板部２を５００℃以上に加熱処理すること
によりＳｉＣ単結晶ウエハ１の平均水素イオン注入深さ
で該ＳｉＣ単結晶ウエハ１を２分割し、厚さの薄いＳｉ
Ｃ単結晶ウエハ部分１Ａをベース基板部２側に残存させ
て半導体電子素子用基板３を作製している。
Description
【０００１】
【発明の属する技術分野】本発明は、ＳｉＣ単結晶を加
工して製作される半導体電子素子用基板およびその製造
方法に関するもので、詳しくは、ＵＬＳＩ（ウルトラ・
ラージスケール・インテグレッド・サーキット）、整流
素子、スイッチング素子、増幅素子、発光素子、光セン
サー等の半導体電子素子の製作に際して、単結晶ＳｉＣ
からなるボンドウエハをＳｉなどのベース基板部に貼り
合わせ接合（ボンディング）してなるＳＣＯＩ（ＳｉＣ
−ｏｎ−ｉｎｓｕｌａｔｏｒ）構造の半導体電子素子用
基板およびおよびその製造方法に関するものである。
工して製作される半導体電子素子用基板およびその製造
方法に関するもので、詳しくは、ＵＬＳＩ（ウルトラ・
ラージスケール・インテグレッド・サーキット）、整流
素子、スイッチング素子、増幅素子、発光素子、光セン
サー等の半導体電子素子の製作に際して、単結晶ＳｉＣ
からなるボンドウエハをＳｉなどのベース基板部に貼り
合わせ接合（ボンディング）してなるＳＣＯＩ（ＳｉＣ
−ｏｎ−ｉｎｓｕｌａｔｏｒ）構造の半導体電子素子用
基板およびおよびその製造方法に関するものである。
【０００２】
【従来の技術】ＳｉＣ（炭化珪素）単結晶は、Ｓｉ（シ
リコン）などの既存の半導体材料に比べて、耐熱性およ
び機械的強度に優れているだけでなく、高温特性（因み
に、Ｓｉの動作温度が２００℃以下であるのに対して４
００℃位まで使用可能）および高周波特性にも優れてお
り、さらに、放熱の限界を抑える高集積化が可能で、例
えば整流素子やスイッチング素子のように、大電力を消
費する半導体電子素子として有効に適用でき、次世代の
パワーデバイス用半導体材料として注目され、かつ期待
されている。
リコン）などの既存の半導体材料に比べて、耐熱性およ
び機械的強度に優れているだけでなく、高温特性（因み
に、Ｓｉの動作温度が２００℃以下であるのに対して４
００℃位まで使用可能）および高周波特性にも優れてお
り、さらに、放熱の限界を抑える高集積化が可能で、例
えば整流素子やスイッチング素子のように、大電力を消
費する半導体電子素子として有効に適用でき、次世代の
パワーデバイス用半導体材料として注目され、かつ期待
されている。
【０００３】ところで、ボンドウエハをベース基板部に
ボンディングして形成される半導体電子素子用基板とし
て、従来では、ボンドウエハにＳｉウエハを用いたＳＯ
Ｉ（ｓｉｌｉｃｏｎ−ｏｎ−ｉｎｓｕｌａｔｏｒ）構造
のものが主流である。そして、このＳｉウエハボンディ
ングとエッチバックに基づいてＳＯＩ構造の半導体電子
素子用基板を製造するに当たっては、Ｓｉウェハの薄膜
化が必要であり、その薄膜化の手段としてダイヤモンド
カッターなどの機械的カッティング手段が採用されてい
た。
ボンディングして形成される半導体電子素子用基板とし
て、従来では、ボンドウエハにＳｉウエハを用いたＳＯ
Ｉ（ｓｉｌｉｃｏｎ−ｏｎ−ｉｎｓｕｌａｔｏｒ）構造
のものが主流である。そして、このＳｉウエハボンディ
ングとエッチバックに基づいてＳＯＩ構造の半導体電子
素子用基板を製造するに当たっては、Ｓｉウェハの薄膜
化が必要であり、その薄膜化の手段としてダイヤモンド
カッターなどの機械的カッティング手段が採用されてい
た。
【０００４】
【発明が解決しようとする課題】しかしながら、上記し
たような従来のＳＯＩ構造の半導体電子素子用基板にお
いて、ダイヤモンドカッターなどの機械的カッティング
手段によるＳｉウエハの薄膜化はカッター自体の厚みの
関係から精々１ｍｍ位が限度で、カッティング後に例え
ば平面研削機などを用いて研削し、さらにミクロンない
しサブミクロンの所定膜厚になるように研磨することが
必要であり、そのために所定の半導体電子素子用基板の
製造工程が多大になるとともに、研削や研磨によるＳｉ
ウエハの材料ロスもあって、コストが非常に高価になる
という問題がある。また、機械的カッティング手段およ
び研削、研磨による薄膜化の場合は、厚さにばらつきが
生じやすいのみならず、研削、研磨によって原子変位が
大きくなって結晶品質が悪化しやすく、半導体電子素子
としての電気的特性が損なわれるという問題があった。
たような従来のＳＯＩ構造の半導体電子素子用基板にお
いて、ダイヤモンドカッターなどの機械的カッティング
手段によるＳｉウエハの薄膜化はカッター自体の厚みの
関係から精々１ｍｍ位が限度で、カッティング後に例え
ば平面研削機などを用いて研削し、さらにミクロンない
しサブミクロンの所定膜厚になるように研磨することが
必要であり、そのために所定の半導体電子素子用基板の
製造工程が多大になるとともに、研削や研磨によるＳｉ
ウエハの材料ロスもあって、コストが非常に高価になる
という問題がある。また、機械的カッティング手段およ
び研削、研磨による薄膜化の場合は、厚さにばらつきが
生じやすいのみならず、研削、研磨によって原子変位が
大きくなって結晶品質が悪化しやすく、半導体電子素子
としての電気的特性が損なわれるという問題があった。
【０００５】また、ボンドウエハとして、Ｓｉ（シリコ
ン）などの既存の半導体材料に比べて既述のような多く
の優位性を有するＳｉＣ単結晶ウエハを用いる場合にお
いて、上述のＳＯＩ構造の半導体電子素子用基板の製造
と同様に、ＳｉＣ単結晶ウエハをダイヤモンドカッター
などの機械的カッティング手段で薄膜化するとなると、
カッティング後に研削、研磨が必要であるのはもとよ
り、Ｓｉウエハよりも厚さのばらつきが大きく、そのば
らつきを少なくするために一層強く、かつ長時間に亘る
研磨を要し、それによって結晶品質の悪化が進み、半導
体電子素子としての電気的特性がより一層損なわれるこ
とは明らかであり、このことが既述のようにＳｉなどの
既存の半導体材料に比べて多くの優位性を有しながら
も、その実用化を阻止する要因になっていると言える。
ン）などの既存の半導体材料に比べて既述のような多く
の優位性を有するＳｉＣ単結晶ウエハを用いる場合にお
いて、上述のＳＯＩ構造の半導体電子素子用基板の製造
と同様に、ＳｉＣ単結晶ウエハをダイヤモンドカッター
などの機械的カッティング手段で薄膜化するとなると、
カッティング後に研削、研磨が必要であるのはもとよ
り、Ｓｉウエハよりも厚さのばらつきが大きく、そのば
らつきを少なくするために一層強く、かつ長時間に亘る
研磨を要し、それによって結晶品質の悪化が進み、半導
体電子素子としての電気的特性がより一層損なわれるこ
とは明らかであり、このことが既述のようにＳｉなどの
既存の半導体材料に比べて多くの優位性を有しながら
も、その実用化を阻止する要因になっていると言える。
【０００６】本発明は上記実情に鑑みてなされたもの
で、ＳｉＣ単結晶ウエハを用い、そのＳｉＣ単結晶ウエ
ハを結晶品質の悪化などのない状態で容易に、かつ均一
な厚みに超薄膜化することができ、低コストで、しかも
電気的特性に非常に優れた半導体電子素子用基板および
その製造方法を提供することを目的としている。
で、ＳｉＣ単結晶ウエハを用い、そのＳｉＣ単結晶ウエ
ハを結晶品質の悪化などのない状態で容易に、かつ均一
な厚みに超薄膜化することができ、低コストで、しかも
電気的特性に非常に優れた半導体電子素子用基板および
その製造方法を提供することを目的としている。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、請求項１に記載の発明に係る半導体電子素子用基板
は、厚みの薄いＳｉＣ単結晶ウエハとベース基板部とが
酸化層により接合一体化されてなり、上記薄いＳｉＣ単
結晶ウエハは厚みの大きいＳｉＣ単結晶ウエハ中への水
素イオンの注入と加熱処理とにより平均水素イオン浸入
深さで分割される２つの部分のうち上記ベース基板部側
に残存する部分から構成されていることを特徴とするも
のである。
に、請求項１に記載の発明に係る半導体電子素子用基板
は、厚みの薄いＳｉＣ単結晶ウエハとベース基板部とが
酸化層により接合一体化されてなり、上記薄いＳｉＣ単
結晶ウエハは厚みの大きいＳｉＣ単結晶ウエハ中への水
素イオンの注入と加熱処理とにより平均水素イオン浸入
深さで分割される２つの部分のうち上記ベース基板部側
に残存する部分から構成されていることを特徴とするも
のである。
【０００８】また、請求項４に記載の発明に係る半導体
電子素子用基板の製造方法は、ＳｉＣ単結晶ウエハとベ
ース基板部のうち少なくとも一方の表面に酸化層を形成
し、上記ＳｉＣ単結晶ウエハ中に水素イオンを注入した
後、上記ＳｉＣ単結晶ウエハとベース基板部とを上記酸
化層を介して室温で接合一体化し、その後、上記ＳｉＣ
単結晶ウエハおよびベース基板部を所定温度に加熱処理
することにより上記ＳｉＣ単結晶ウエハの平均水素イオ
ン注入深さで該ＳｉＣ単結晶ウエハを２分割して、厚さ
の薄いＳｉＣ単結晶ウエハ部分をベース基板部側に残存
させることを特徴とするものである。
電子素子用基板の製造方法は、ＳｉＣ単結晶ウエハとベ
ース基板部のうち少なくとも一方の表面に酸化層を形成
し、上記ＳｉＣ単結晶ウエハ中に水素イオンを注入した
後、上記ＳｉＣ単結晶ウエハとベース基板部とを上記酸
化層を介して室温で接合一体化し、その後、上記ＳｉＣ
単結晶ウエハおよびベース基板部を所定温度に加熱処理
することにより上記ＳｉＣ単結晶ウエハの平均水素イオ
ン注入深さで該ＳｉＣ単結晶ウエハを２分割して、厚さ
の薄いＳｉＣ単結晶ウエハ部分をベース基板部側に残存
させることを特徴とするものである。
【０００９】上記のような構成要件を有する請求項１お
よび請求項４に記載の発明によれば、ボンドウエハとし
て、従来のＳｉなどの既存の半導体材料に比べて高温特
性、高周波特性、高集積化による大電力消費素子への適
用性などといった多くの優位性を有するＳｉＣ単結晶ウ
エハを使用しつつ、そのＳｉＣ単結晶ウエハを、水素イ
オンの注入および加熱処理といった極く少ない工程によ
り容易に、かつ均一な厚みに超薄膜化することが可能で
ある。また、従来のＳｉウエハなどを薄膜化するために
採用されていた機械的カッティング手段および研削、研
磨が一切不要であるから、ＳｉＣウエハの材料ロスもな
く、工程数の削減と相俟って製造コストの著しい低減が
図れ、さらに原子変位も最小で非常に高結晶品質のＳＣ
ＯＩ構造として電気的特性に優れた基板を得ることが可
能である。
よび請求項４に記載の発明によれば、ボンドウエハとし
て、従来のＳｉなどの既存の半導体材料に比べて高温特
性、高周波特性、高集積化による大電力消費素子への適
用性などといった多くの優位性を有するＳｉＣ単結晶ウ
エハを使用しつつ、そのＳｉＣ単結晶ウエハを、水素イ
オンの注入および加熱処理といった極く少ない工程によ
り容易に、かつ均一な厚みに超薄膜化することが可能で
ある。また、従来のＳｉウエハなどを薄膜化するために
採用されていた機械的カッティング手段および研削、研
磨が一切不要であるから、ＳｉＣウエハの材料ロスもな
く、工程数の削減と相俟って製造コストの著しい低減が
図れ、さらに原子変位も最小で非常に高結晶品質のＳＣ
ＯＩ構造として電気的特性に優れた基板を得ることが可
能である。
【００１０】上記請求項１に記載の発明に係る半導体電
子素子用基板および請求項４に記載の発明に係る半導体
電子素子用基板の製造方法において使用するベース基板
部としては、請求項２および請求項５に記載のように、
Ｓｉ単結晶基板部、Ｓｉ多結晶基板部または高純度石英
基板部の中から選択されたいずれの一つであってもよい
が、特に、基板の放熱性を向上させたい場合のベース基
板部としては、請求項３および請求項６に記載のよう
に、ＳｉＣ多結晶基板部の使用が好ましい。
子素子用基板および請求項４に記載の発明に係る半導体
電子素子用基板の製造方法において使用するベース基板
部としては、請求項２および請求項５に記載のように、
Ｓｉ単結晶基板部、Ｓｉ多結晶基板部または高純度石英
基板部の中から選択されたいずれの一つであってもよい
が、特に、基板の放熱性を向上させたい場合のベース基
板部としては、請求項３および請求項６に記載のよう
に、ＳｉＣ多結晶基板部の使用が好ましい。
【００１１】また、上記請求項４に記載の発明に係る半
導体電子素子用基板の製造方法において、上記ＳｉＣ単
結晶ウエハおよびベース基板部の加熱処理としては、請
求項７に記載のように、ＳｉＣ単結晶ウエハを平均水素
イオン注入深さで２分割させるための５００℃以上の第
１段加熱処理と、分割された薄いＳｉＣ単結晶ウエハ部
分とベース基板部との化学結合の強化のための１０００
℃以上の第２段加熱処理との２段階処理とすることが望
ましい。このような２段階の加熱処理の採用によって、
ＳｉＣ単結晶ウエハの超薄膜化のために分割された薄い
ＳｉＣ単結晶ウエハ部分とベース基板部との結合強度を
高めることが可能である。
導体電子素子用基板の製造方法において、上記ＳｉＣ単
結晶ウエハおよびベース基板部の加熱処理としては、請
求項７に記載のように、ＳｉＣ単結晶ウエハを平均水素
イオン注入深さで２分割させるための５００℃以上の第
１段加熱処理と、分割された薄いＳｉＣ単結晶ウエハ部
分とベース基板部との化学結合の強化のための１０００
℃以上の第２段加熱処理との２段階処理とすることが望
ましい。このような２段階の加熱処理の採用によって、
ＳｉＣ単結晶ウエハの超薄膜化のために分割された薄い
ＳｉＣ単結晶ウエハ部分とベース基板部との結合強度を
高めることが可能である。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態を図面
にもとづいて説明する。図１〜図４は本発明に係る半導
体電子素子用基板の製造方法を工程順に説明する概略図
であり、まず図１に示すように、１〜２ｍｍの厚みｔを
有するＳｉＣ単結晶ウエハ１およびベース基板部の一例
であるＳｉ単結晶基板部２の表面それぞれを１０００℃
以上に加熱することにより、ＳｉＣ単結晶ウエハ１およ
びＳｉ単結晶基板部２の表面にそれぞれ１μｍ程度の酸
化層（ＳｉＯ2 ）１ａ，２ａを形成する。
にもとづいて説明する。図１〜図４は本発明に係る半導
体電子素子用基板の製造方法を工程順に説明する概略図
であり、まず図１に示すように、１〜２ｍｍの厚みｔを
有するＳｉＣ単結晶ウエハ１およびベース基板部の一例
であるＳｉ単結晶基板部２の表面それぞれを１０００℃
以上に加熱することにより、ＳｉＣ単結晶ウエハ１およ
びＳｉ単結晶基板部２の表面にそれぞれ１μｍ程度の酸
化層（ＳｉＯ2 ）１ａ，２ａを形成する。
【００１３】次に、上記ＳｉＣ単結晶ウエハ１中に水素
イオンＨ+ を注入する。この水素イオンの注入はドーズ
量２×１０16〜１×１０17／ｃｍ2 の範囲で、注入加速
電圧を調整することにより、水素原子の濃度分布のピー
クを例えば図２の破線で示すように、ＳｉＣ単結晶ウエ
ハ１の厚さｔ１＝０．２μｍの域などに任意かつ正確に
コントロールすることが可能である。
イオンＨ+ を注入する。この水素イオンの注入はドーズ
量２×１０16〜１×１０17／ｃｍ2 の範囲で、注入加速
電圧を調整することにより、水素原子の濃度分布のピー
クを例えば図２の破線で示すように、ＳｉＣ単結晶ウエ
ハ１の厚さｔ１＝０．２μｍの域などに任意かつ正確に
コントロールすることが可能である。
【００１４】しかる後、上記ＳｉＣ単結晶ウエハ１およ
び上記Ｓｉ単結晶基板部２をＲＣＡ洗浄などの方法によ
りそれぞれの表面の酸化層（ＳｉＯ2 ）１ａ，２ａをＯ
Ｈ基や水分子が高密度に存在する親水性とした上で、図
３に示すように、上記ＳｉＣ単結晶ウエハ１と上記Ｓｉ
単結晶基板部２とを室温で重ね合わせることにより、両
者１，２を上記酸化層１ａ，２ａを介して接合一体化す
る。詳しくは、室温における貼り合わせ界面のＯＨ基や
水分子が上記ＳｉＣ単結晶ウエハ１と上記Ｓｉ単結晶基
板部２を相互に引き付ける接着剤としての役割を果たす
だけでなく、有害不純物の侵入を防止する役目をもって
おり、したがって、上記ＳｉＣ単結晶ウエハ１と上記Ｓ
ｉ単結晶基板部２とが室温で安定よく接合一体化され
る。
び上記Ｓｉ単結晶基板部２をＲＣＡ洗浄などの方法によ
りそれぞれの表面の酸化層（ＳｉＯ2 ）１ａ，２ａをＯ
Ｈ基や水分子が高密度に存在する親水性とした上で、図
３に示すように、上記ＳｉＣ単結晶ウエハ１と上記Ｓｉ
単結晶基板部２とを室温で重ね合わせることにより、両
者１，２を上記酸化層１ａ，２ａを介して接合一体化す
る。詳しくは、室温における貼り合わせ界面のＯＨ基や
水分子が上記ＳｉＣ単結晶ウエハ１と上記Ｓｉ単結晶基
板部２を相互に引き付ける接着剤としての役割を果たす
だけでなく、有害不純物の侵入を防止する役目をもって
おり、したがって、上記ＳｉＣ単結晶ウエハ１と上記Ｓ
ｉ単結晶基板部２とが室温で安定よく接合一体化され
る。
【００１５】その後、接合一体化された上記ＳｉＣ単結
晶ウエハ１および上記Ｓｉ単結晶基板部２を５００℃以
上に第１段加熱処理することにより、上記ＳｉＣ単結晶
ウエハ１を上記水素イオンの注入時にコントロールされ
た厚さｔ１が０．２μｍの水素原子の濃度分布のピーク
域、すなわち、平均水素イオン注入深さで２分割させ
て、図４に示すように、厚さの薄い（０．２μｍ）Ｓｉ
Ｃ単結晶ウエハ部分１Ａを補強材としての役割を持つベ
ース基板部２側に接着残存させたままのＳＣＯＩ構造の
半導体電子素子用基板３が製造される一方、他の厚さの
厚いＳｉＣ単結晶ウエハ部分１Ｂは次の半導体電子素子
用基板の製造時におけるＳｉＣ単結晶ウエハ１としてリ
サイクルし再利用される。
晶ウエハ１および上記Ｓｉ単結晶基板部２を５００℃以
上に第１段加熱処理することにより、上記ＳｉＣ単結晶
ウエハ１を上記水素イオンの注入時にコントロールされ
た厚さｔ１が０．２μｍの水素原子の濃度分布のピーク
域、すなわち、平均水素イオン注入深さで２分割させ
て、図４に示すように、厚さの薄い（０．２μｍ）Ｓｉ
Ｃ単結晶ウエハ部分１Ａを補強材としての役割を持つベ
ース基板部２側に接着残存させたままのＳＣＯＩ構造の
半導体電子素子用基板３が製造される一方、他の厚さの
厚いＳｉＣ単結晶ウエハ部分１Ｂは次の半導体電子素子
用基板の製造時におけるＳｉＣ単結晶ウエハ１としてリ
サイクルし再利用される。
【００１６】続いて、上記ＳＣＯＩ構造の半導体電子素
子用基板３を１０００℃以上に第２段加熱処理すること
により、ＳｉＣ単結晶ウエハ部分１Ａとベース基板部２
との化学結合を強化する。そして、製造後のＳＣＯＩ構
造の半導体電子素子用基板３を用いて、バルク型あるい
は完全空乏型のＣ−ＭＯＳ構造の半導体電子素子が製作
される。
子用基板３を１０００℃以上に第２段加熱処理すること
により、ＳｉＣ単結晶ウエハ部分１Ａとベース基板部２
との化学結合を強化する。そして、製造後のＳＣＯＩ構
造の半導体電子素子用基板３を用いて、バルク型あるい
は完全空乏型のＣ−ＭＯＳ構造の半導体電子素子が製作
される。
【００１７】なお、上記水素イオンの注入時における水
素原子の濃度分布は例えば図２の破線で示す位置にピー
クが存在するように拡散しているが、上記の５００℃以
上の第１段加熱処理に伴い拡散している水素原子がピー
ク域に集中して熱膨張することになり、これによって、
分割後の層厚さのばらつきは４ｎｍ以下と非常に小さ
く、分割後におけるばらつき修正のためのポリシングは
特に必要としない。
素原子の濃度分布は例えば図２の破線で示す位置にピー
クが存在するように拡散しているが、上記の５００℃以
上の第１段加熱処理に伴い拡散している水素原子がピー
ク域に集中して熱膨張することになり、これによって、
分割後の層厚さのばらつきは４ｎｍ以下と非常に小さ
く、分割後におけるばらつき修正のためのポリシングは
特に必要としない。
【００１８】また、上記実施の形態では、補強材として
の役割を持つベース基板部２としてＳｉ単結晶を用いた
が、これ以外に、Ｓｉ多結晶や高純度石英等を使用して
もよく、特に、放熱性を向上させたい場合は、ＳｉＣ多
結晶基板部を用いることが望ましい。さらに、上記実施
の形態では、ＳｉＣ単結晶ウエハ１および上記Ｓｉ単結
晶基板部２の両表面に酸化層１ａ，２ａを形成したが、
いずれか一方の表面にのみ酸化層を形成しただけでもよ
い。
の役割を持つベース基板部２としてＳｉ単結晶を用いた
が、これ以外に、Ｓｉ多結晶や高純度石英等を使用して
もよく、特に、放熱性を向上させたい場合は、ＳｉＣ多
結晶基板部を用いることが望ましい。さらに、上記実施
の形態では、ＳｉＣ単結晶ウエハ１および上記Ｓｉ単結
晶基板部２の両表面に酸化層１ａ，２ａを形成したが、
いずれか一方の表面にのみ酸化層を形成しただけでもよ
い。
【００１９】
【発明の効果】以上のように、請求項１および請求項４
に記載の発明によれば、Ｓｉなどの既存の半導体材料に
比べて高温特性、高周波特性、高集積化による大電力消
費素子への適用性などといった多くの優位性を有するＳ
ｉＣ単結晶をボンドウエハとして使用しつつ、そのＳｉ
Ｃ単結晶ウエハを、従来のＳｉウエハなどの薄膜化のた
めに採用されていた機械的カッティング手段および研
削、研磨といった繁雑面倒な工程を要することなく、水
素イオンの注入と加熱処理といった極く少ない工程をも
って容易に、かつ均一な厚みに超薄膜化することができ
る。また、一つの厚さの大きいＳｉＣ単結晶ウエハから
多数の超薄膜のＳｉＣ単結晶ウエハを作製することが可
能で、ＳｉＣ単結晶ウエハの材料ロスもほとんど生じさ
せないので、工程数の削減と相俟って所定の半導体電子
素子用基板の製造コストを著しく低減することができ
る。しかも、研削、研磨による原子変位もなく、非常に
高結晶品質で電気的特性に優れたＳＣＯＩ構造の基板が
得られ、Ｓｉなど既存の半導体材料に比べて高温特性、
高周波特性、大電力消費の適用性に優れたパワーデバイ
ス用基板の実用化を可能にできるという効果を奏する。
に記載の発明によれば、Ｓｉなどの既存の半導体材料に
比べて高温特性、高周波特性、高集積化による大電力消
費素子への適用性などといった多くの優位性を有するＳ
ｉＣ単結晶をボンドウエハとして使用しつつ、そのＳｉ
Ｃ単結晶ウエハを、従来のＳｉウエハなどの薄膜化のた
めに採用されていた機械的カッティング手段および研
削、研磨といった繁雑面倒な工程を要することなく、水
素イオンの注入と加熱処理といった極く少ない工程をも
って容易に、かつ均一な厚みに超薄膜化することができ
る。また、一つの厚さの大きいＳｉＣ単結晶ウエハから
多数の超薄膜のＳｉＣ単結晶ウエハを作製することが可
能で、ＳｉＣ単結晶ウエハの材料ロスもほとんど生じさ
せないので、工程数の削減と相俟って所定の半導体電子
素子用基板の製造コストを著しく低減することができ
る。しかも、研削、研磨による原子変位もなく、非常に
高結晶品質で電気的特性に優れたＳＣＯＩ構造の基板が
得られ、Ｓｉなど既存の半導体材料に比べて高温特性、
高周波特性、大電力消費の適用性に優れたパワーデバイ
ス用基板の実用化を可能にできるという効果を奏する。
【００２０】特に、請求項３および請求項６に記載の発
明によれば、上記請求項１および請求項４に記載の発明
で得られる半導体電子素子用基板の放熱性の向上を図る
ことができるという効果も奏する。
明によれば、上記請求項１および請求項４に記載の発明
で得られる半導体電子素子用基板の放熱性の向上を図る
ことができるという効果も奏する。
【００２１】さらに、請求項７に記載の発明によれば、
分割された薄いＳｉＣ単結晶ウエハ部分とベース基板部
との結合強度を高めることができるという効果も奏す
る。
分割された薄いＳｉＣ単結晶ウエハ部分とベース基板部
との結合強度を高めることができるという効果も奏す
る。
【図１】本発明に係る半導体電子素子用基板の製造方法
における第１工程を説明する概略断面図である。
における第１工程を説明する概略断面図である。
【図２】同上製造方法における第２工程を説明する概略
断面図である。
断面図である。
【図３】同上製造方法における第３工程を説明する概略
断面図である。
断面図である。
【図４】同上製造方法における第４工程および製造され
た半導体電子素子用基板を説明する概略断面図である。
た半導体電子素子用基板を説明する概略断面図である。
１ ＳｉＣ単結晶ウエハ １ａ 酸化層 １Ａ 超薄膜のＳｉＣ単結晶ウエハ部分 １Ｂ リサイクルされるＳｉＣ単結晶ウエハ部分 ２ Ｓｉ単結晶基板部（ベース基板部） ２ａ 酸化層 ３ 半導体電子素子用基板
Claims (7)
- 【請求項１】 厚みの薄いＳｉＣ単結晶ウエハとベース
基板部とが酸化層により接合一体化されてなり、上記薄
いＳｉＣ単結晶ウエハは厚みの大きいＳｉＣ単結晶ウエ
ハ中への水素イオンの注入と加熱処理とにより平均水素
イオン浸入深さで分割される２つの部分のうち上記ベー
ス基板部側に残存する部分から構成されていることを特
徴とする半導体電子素子用基板。 - 【請求項２】 上記ベース基板部として、Ｓｉ単結晶基
板部、Ｓｉ多結晶基板部または高純度石英基板部の中か
ら選択された一つを使用している請求項１に記載の半導
体電子素子用基板。 - 【請求項３】 上記ベース基板部として、ＳｉＣ多結晶
基板部を使用している請求項１に記載の半導体電子素子
用基板。 - 【請求項４】 ＳｉＣ単結晶ウエハとベース基板部のう
ち少なくとも一方の表面に酸化層を形成し、 上記ＳｉＣ単結晶ウエハ中に水素イオンを注入した後、 上記ＳｉＣ単結晶ウエハとベース基板部とを上記酸化層
を介して室温で接合一体化し、 その後、上記ＳｉＣ単結晶ウエハおよびベース基板部を
所定温度に加熱処理することにより上記ＳｉＣ単結晶ウ
エハの平均水素イオン注入深さで該ＳｉＣ単結晶ウエハ
を２分割して、厚さの薄いＳｉＣ単結晶ウエハ部分をベ
ース基板部側に残存させることを特徴とする半導体電子
素子用基板の製造方法。 - 【請求項５】 上記ベース基板部として、Ｓｉ単結晶基
板部、Ｓｉ多結晶基板部または高純度石英基板部の中か
ら選択された一つを使用している請求項４に記載の半導
体電子素子用基板の製造方法。 - 【請求項６】 上記ベース基板部として、ＳｉＣ多結晶
基板部を使用している請求項１に記載の半導体電子素子
用基板の製造方法。 - 【請求項７】 上記ＳｉＣ単結晶ウエハおよびベース基
板部の加熱処理は、上記ＳｉＣ単結晶ウエハを平均水素
イオン注入深さで２分割させるための５００℃以上の第
１段加熱処理と、分割された薄いＳｉＣ単結晶ウエハ部
分とベース基板部との化学結合の強化のための１０００
℃以上の第２段加熱処理との２段階処理である請求項４
ないし６のいずれかに記載の半導体電子素子用基板の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9153420A JP2961522B2 (ja) | 1997-06-11 | 1997-06-11 | 半導体電子素子用基板およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9153420A JP2961522B2 (ja) | 1997-06-11 | 1997-06-11 | 半導体電子素子用基板およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH113842A true JPH113842A (ja) | 1999-01-06 |
| JP2961522B2 JP2961522B2 (ja) | 1999-10-12 |
Family
ID=15562122
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9153420A Expired - Fee Related JP2961522B2 (ja) | 1997-06-11 | 1997-06-11 | 半導体電子素子用基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2961522B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008501229A (ja) * | 2004-06-03 | 2008-01-17 | エス オー イ テク シリコン オン インシュレータ テクノロジース | ハイブリッドエピタキシー用支持体およびその製造方法 |
| JP2008028415A (ja) * | 1999-10-14 | 2008-02-07 | Shin Etsu Handotai Co Ltd | Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ |
| JP2010502023A (ja) * | 2006-08-30 | 2010-01-21 | ジルトロニック アクチエンゲゼルシャフト | 多層半導体ウエハ及びその製造方法 |
| WO2010131572A1 (ja) * | 2009-05-11 | 2010-11-18 | 住友電気工業株式会社 | 半導体装置 |
| WO2010131571A1 (ja) * | 2009-05-11 | 2010-11-18 | 住友電気工業株式会社 | 半導体装置 |
| JP2012099848A (ja) * | 2000-06-16 | 2012-05-24 | Soitec | 基板製造方法及び該方法によって得られた基板 |
| JP2012146695A (ja) * | 2011-01-06 | 2012-08-02 | Denso Corp | 炭化珪素半導体基板、炭化珪素半導体装置、炭化珪素半導体基板の製造方法および炭化珪素半導体装置の製造方法 |
| JP2014007325A (ja) * | 2012-06-26 | 2014-01-16 | Sumitomo Electric Ind Ltd | 炭化珪素半導体装置の製造方法 |
-
1997
- 1997-06-11 JP JP9153420A patent/JP2961522B2/ja not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008028415A (ja) * | 1999-10-14 | 2008-02-07 | Shin Etsu Handotai Co Ltd | Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ |
| JP2012099848A (ja) * | 2000-06-16 | 2012-05-24 | Soitec | 基板製造方法及び該方法によって得られた基板 |
| JP2008501229A (ja) * | 2004-06-03 | 2008-01-17 | エス オー イ テク シリコン オン インシュレータ テクノロジース | ハイブリッドエピタキシー用支持体およびその製造方法 |
| JP2010502023A (ja) * | 2006-08-30 | 2010-01-21 | ジルトロニック アクチエンゲゼルシャフト | 多層半導体ウエハ及びその製造方法 |
| US8395164B2 (en) | 2006-08-30 | 2013-03-12 | Siltronic Ag | Multilayered semiconductor wafer and process for manufacturing the same |
| WO2010131572A1 (ja) * | 2009-05-11 | 2010-11-18 | 住友電気工業株式会社 | 半導体装置 |
| WO2010131573A1 (ja) * | 2009-05-11 | 2010-11-18 | 住友電気工業株式会社 | 絶縁ゲート型バイポーラトランジスタ |
| WO2010131571A1 (ja) * | 2009-05-11 | 2010-11-18 | 住友電気工業株式会社 | 半導体装置 |
| US8168515B2 (en) | 2009-05-11 | 2012-05-01 | Sumitomo Electric Industries, Ltd. | Method for manufacturing semiconductor substrate |
| JP2012146695A (ja) * | 2011-01-06 | 2012-08-02 | Denso Corp | 炭化珪素半導体基板、炭化珪素半導体装置、炭化珪素半導体基板の製造方法および炭化珪素半導体装置の製造方法 |
| JP2014007325A (ja) * | 2012-06-26 | 2014-01-16 | Sumitomo Electric Ind Ltd | 炭化珪素半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2961522B2 (ja) | 1999-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5110772B2 (ja) | 半導体薄膜層を有する基板の製造方法 | |
| US7456080B2 (en) | Semiconductor on glass insulator made using improved ion implantation process | |
| US7691730B2 (en) | Large area semiconductor on glass insulator | |
| JPH01315159A (ja) | 誘電体分離半導体基板とその製造方法 | |
| JPH08512175A (ja) | Ｓｏｉ基板の製造 | |
| JPH11145438A (ja) | Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ | |
| CN101836298A (zh) | 超薄单晶半导体tft及其制造工艺 | |
| KR101340002B1 (ko) | Ｓｏｉ웨이퍼의 제조방법 | |
| WO2005024925A1 (ja) | Ｓｏｉウェーハの作製方法 | |
| JPH1187668A (ja) | Ｓｏｉ基板の製造方法 | |
| US7695564B1 (en) | Thermal management substrate | |
| JP2961522B2 (ja) | 半導体電子素子用基板およびその製造方法 | |
| EP0955670A3 (en) | Method of forming oxide film on an SOI layer and method of fabricating a bonded wafer | |
| JP2003224247A (ja) | Ｓｏｉウエーハ及びｓｏｉウエーハの製造方法 | |
| JPH10242154A (ja) | 薄膜半導体基板の表面処理方法 | |
| JPH1174209A (ja) | 半導体基板の製造方法 | |
| JPH10321548A (ja) | 半導体基板の製造方法 | |
| WO2007072624A1 (ja) | Ｓｏｉ基板の製造方法およびｓｏｉ基板 | |
| JPH11191617A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH11330438A (ja) | Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ | |
| JPH08316443A (ja) | Ｓｏｉ基板及びその製造方法 | |
| JP2004281805A (ja) | 半導体ウェーハの平坦化処理方法 | |
| JP4239676B2 (ja) | Ｓｏｉウェーハおよびその製造方法 | |
| JPH10242439A (ja) | 張り合わせシリコンウェーハおよびその製造方法 | |
| JP2001085649A (ja) | Ｓｏｉウェーハおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070806 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080806 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090806 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100806 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100806 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110806 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120806 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120806 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130806 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |