JPH08512175A - Ｓｏｉ基板の製造 - Google Patents

Ｓｏｉ基板の製造

Info

Publication number
JPH08512175A
JPH08512175A JP7503654A JP50365495A JPH08512175A JP H08512175 A JPH08512175 A JP H08512175A JP 7503654 A JP7503654 A JP 7503654A JP 50365495 A JP50365495 A JP 50365495A JP H08512175 A JPH08512175 A JP H08512175A
Authority
JP
Japan
Prior art keywords
silicon
layer
wafer
etch stop
silicon device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP7503654A
Other languages
English (en)
Inventor
サーマ，カルーリ・アール
リウ，マイケル・エス
Original Assignee
ハネウエル・インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ハネウエル・インコーポレーテッド filed Critical ハネウエル・インコーポレーテッド
Publication of JPH08512175A publication Critical patent/JPH08512175A/ja
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76275—Vertical isolation by bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76289—Lateral isolation by air gap
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/012—Bonding, e.g. electrostatic for strain gauges
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/97—Specified etch stop material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Element Separation (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

(57)【要約】 エッチストップとシリコン・デバイスの層を有するシリコン・デバイス・ウエハに室温でボンディングされた酸化層を備えたシリコン・ハンドル・ウエハを有するバックエッチ・シリコンオンインシュレータＳＯＩプロセスである。室温でボンディングする面をまず親水性になるように調整する。ボンディング後、各層のエッジを封止する。シリコン・デバイス・ウエハ、エッチストップ層、およびデバイス層に、ホウ素をドーピングする。シリコン・デバイス・ウエハの大部分を研削によって除去する。次に、シリコン・デバイス・ウエハの残りの部分とエッチストップ層を化学的にエッチングし、それによってシリコン・ハンドル・ウエハの酸化層上に、シリコン・デバイス層の均一な層を残す。ボンディング、研削、および選択的エッチングは室温で行われるため、各種の層の間のホウ素の拡散が防止され、選択的エッチング・プロセスによって、シリコン・ハンドル・ウエハの埋込み酸化層上に平坦な無欠陥の薄い層ができるという点でほぼ完璧なシリコン・デバイス層を作ることが可能になる。次に、その結果できたＳＯＩウエハを、デバイス処理する前に高温でアニールする。

Description

【発明の詳細な説明】 ＳＯＩ基板の製造 発明の背景 本発明はシリコンオンインシュレータ（ＳＯＩ）トランジスタ技術に関し、具 体的にはＳＯＩトランジスタ基板に係わる。さらに具体的には、本発明はシリコ ンオンインシュレータの製造に関する。 ＳＯＩ技術は、高速超大規模集積（ＶＬＳＩ）回路用としてバルク・シリコン ・デバイスに比べて潜在的に性能が優れているため、１９７０年代後半以降、活 発な開発分野となっている。さらに、ＳＯＩデバイス、回路、およびシステムは 、軍事、宇宙、自動車の応用分野に伴う、高エネルギー放射や高温（たとえば摂 氏３００度を超える高温）など苛酷な環境で満足な性能を実現することができる 。現在、いくつかのＳＯＩ回路（主として０．３ミクロンを超える薄膜に基づく ）が製造されてはいるが、必要なシリコン膜厚値、厚さの均一性、および低欠陥 （転移）密度を備えたＳＯＩ構造の製造の困難さのため、ＳＯＩ技術の潜在能力 はまだ完全には実現されていない。たとえば、高速低雑音回路や、高温高放射応 用分野では、完全デプレーション・モードＳＯＩデバイス動作を必要とする。こ のような動作はさらに、きわめて薄い（０．２５ミクロン未満）、均一な厚さ（ プラスマイナス５０オングストローム変動未満）の無欠陥シリコン膜を必要とす る。このような薄膜特性は、関連技術のＳＯＩ製造技術ではまだ満足に実現され ていない。 第１図は、ＳＯＩ基板製造のための酸素注入分離（ＳＩＭＯＸ）プロセスを示 す関連技術の概略図である。このＳＩＭＯＸプロセスは、広く使用されているプ ロセスである。このプロセスは、シリコン・ウエハ１４に約２００ＫｅＶのエネ ルギーで酸素原子１２の高ドーズ（約１．８×１０18／ｃｍ2）注入を行う必要 がある。注入後、ウエハ１４を摂氏約１３００度で長時間、すなわち約５時間ア ニールすると、ＳｉＯ2埋込み層１６と薄いシリコン層１７ができる。ＳＩＭＯ Ｘプ ロセスによって優れたシリコン膜厚制御と均一性が実現され、これがＳＩＭＯＸ プロセスが早くから受け入れられた理由となっている。しかし、ＳＩＭＯＸプロ セスの欠陥として、高欠陥密度と酸化物ピンホール欠陥がある。酸化物ピンホー ル欠陥は、注入時の酸素イオン・ビームの粒子シャドウイングによるものである 。ピンホール欠陥によってデバイスの歩留まりが低くなる。注入後の長時間のア ニールにも拘わらず、ＳＩＭＯＸ材料の転移密度は高く、１０5〜１０6／ｃｍ2 の範囲である。この高い欠陥密度によって、できあがったＣＭＯＳ回路の最大達 成可能性能が制限され、バイポーラ回路の高速低雑音に限界が生じる。ＳＩＭＯ Ｘプロセスのこのような限界のため、ボンディング・アンド・エッチバックＳＯ Ｉ（ＢＥＳＯＩ）手法の変形がいくつか試みられてきた。 第２図に、エッチストップ層の使用を必要としないＢＥＳＯＩ手法の１つの変 形を示す。このプロセスでは、シリコン・ハンドル・ウエハ１８と酸化層２２を 有するシリコン・デバイス・ウエハ２０を摂氏約１００度で溶融ボンディングす る。その結果、２つのシリコン・ウエハ１８と２０が埋込み酸化層２２を挟んで 密接にボンディングされる。次に、研削とラッピングによってデバイス・ウエハ ２０の大部分を除去する。その後で、仕上げ高精度化学／機械研磨を行う。この 手法を用いて形成されたシリコン・デバイス層には欠陥がないが、厚さは平均的 に約２ミクロンで、プラスマイナス０．５ミクロンの厚さむらがある。このよう に大きな厚さ値と厚さむらは、完全デプレーション・モード動作を必要とするＳ ＯＩデバイスにとっては満足のいくものではない。 第３図に、エッチストップ層２３を使用するＢＥＳＯＩ手法の第２の変形を示 す。このプロセスでは、埋込み酸化層２２を有するシリコン・ハンドル・ウエハ １８とエッチストップ層２３を有するシリコン・デバイス・ウエハ２０（ｐ-） を、摂氏約１０００度で溶融ボンディングする。シリコン・ハンドル・ウエハ１ ８上の埋込み酸化層２２は熱酸化によって形成される。エッチストップ層２３は 、本質的に、ホウ素が高濃度にドーピングした（ｐ++）単結晶シリコン層である 。この層は、エピタキシャル成長によって形成される。エッチストップ層を成長 させた後で、ホウ素で低濃度にドーピングした（ｐ-）所望の厚さのシリコン・ デバイス層２１をエピタキシャル成長させる。このＳＯＩ基板形成プロセスでは 、溶融 ボンディングの後、（シリコン・デバイス・ウエハ２０の大部分を除去するため の）研削と、残りのシリコン・デバイス・ウエハ２０とエッチストップ層２３を 除去するための選択的化学エッチングを行う。残念ながら、高温溶融ボンディン グ・プロセス中に、高濃度にドーピングされたエッチストップ層２３から低濃度 にドーピングされたデバイス層内に２１にホウ素が拡散するため、エッチストッ プ層の信頼性が重大な影響を受ける。さらに、デバイス層２１の厚さと均一性の 制御がきわめて困難になり、その結果、完全デプレーション・モードＳＯＩデバ イス動作のための薄く均一なシリコン・デバイス層を得るには不十分なプロセス となっている。この手法はあまり成功しているとは言えない。 第４図に、局部的プラズマ薄化手法を示す。このプロセスは、（第２図の）エ ッチストップ層２３のないＢＥＳＯＩプロセスで作製したウエハなど、プラスマ イナス約０．５ミクロンの厚さむらのある平均的に約２ミクロンの厚さの厚いシ リコン膜２１を持つＳＯＩウエハから開始する。まず、ＳＯＩウエハ面の全面の シリコン膜の厚さと均一性を測定し、マッピングする。この厚さ分布情報を使用 して、局部的プラズマ・エッチング装置２４を用いて、デバイス層２１をＣＦ4 ＋Ｏ2プラズマで局部的にエッチングすると同時に、装置２４の下でＳＯＩ基板 を事前プログラム済み方式で移動させ、シリコン膜２１の厚さを所望の値になる まで薄くする。この厚さマッピング手順と局部的エッチング手順を必要に応じて 繰り返して、厚さが０．１〜０．３ミクロンの範囲で、厚さむらがプラスマイナ ス約１００オングストロームの、シリコン・デバイス層２１の所望の厚さと均一 性を得ることができる。この局部的薄化手法の基本的な実現可能性は証明されて いるが、高品質ＳＯＩ回路基板を低コストで製造するためには、このプロセスの コストとプラズマ・エッチングされたシリコン表面品質が、解決すべき問題とし て残っている。 したがって、完全デプレーション・モード・デバイス動作用の無欠陥の薄い均 一なシリコン膜を有するＳＯＩ基板を低コストで製造するプロセスを開発する必 要がまだ残っている。本発明はこの必要に応えるものである。 発明の概要 本発明は、エッチストップ層とシリコン・デバイス層を有するシリコン・デバ イス層に室温でボンディングされた埋込み酸化層を有するシリコン・ハンドル・ ウエハを備えるバックエッチ・シリコンオンインシュレータ・プロセスである。 シリコン・デバイス・ウエハ、エッチストップ層、およびデバイス層をホウ素で ドーピングする。室温でボンディングする表面は、親水性になるように調整する 。ボンディング後、接着剤を使用してこれらの層のエッジを封止する。シリコン ・デバイス・ウエハの大部分を研削して除去する。次に、シリコン・デバイス・ ウエハの残りの部分とエッチストップ層を化学エッチングによって選択的に除去 し、それによってシリコン・ハンドル・ウエハ上に均一なデバイスシリコン層を 残す。ボンディング、研削、および選択的エッチングは室温で行われ、シリコン ・デバイス・ウエハ２０およびエッチストップ層２３とデバイス層の間のホウ素 の拡散が防止され、選択的エッチング・プロセスが可能になり、その結果、シリ コン・ハンドル・ウエハの埋込み酸化層上に平坦な無欠陥の薄い層があるという 点でほぼ完璧なシリコン・デバイス層ができる。次に、シリコン・デバイス層と 埋込み酸化層とのボンディングを強化するために、このようにしてできたＳＯＩ ウエハを高温でアニールする。所望の場合は、制御熱酸化とその結果生じた酸化 層のエッチングによって、このＳＯＩウエハのシリコン・デバイス層の厚さをさ らに薄くすることができる。熱酸化と酸化層エッチングはきわめて均一なプロセ スであり、その結果、シリコン・デバイス層を所望の薄さにきわめて均一に薄く することができる。 本発明のプロセスにより、必要なシリコン膜の厚さと均一性を有する完全デプ レーション・モード・デバイス動作と、高放射および高温の応用分野用のＳＯＩ 回路の製造にとって十分な無欠陥ＳＯＩ基板ができる。 図面の簡単な説明 第１図は、ＳＩＭＯＸ ＳＯＩ基板製造プロセスを示す図である。 第２図は、エッチストップ層のないＢＥＳＯＩ基板の製造プロセスを示す図で ある。 第３図は、エッチストップ層を有するＢＥＳＯＩ基板の製造プロセスを示す図 である。 第４図は、局部的プラズマ薄化ＳＯＩ基板の製造プロセスを示す図である。 第５図は、室温ボンディングＳＯＩ基板の製造プロセスを示す図である。 第６図は、シリコン・ウエハ上のシリコン・デバイス層とエッチストップ層中 のホウ素濃度を示すグラフである。 好ましい実施例の説明 第５図に、本発明による完全デプレーション・モードのデバイス動作にとって 十分なＳＯＩ基板を製造するプロセスを示す。熱酸化によってシリコン・ハンド ル・ウエハ１８上に埋込み酸化層２２を作る。熱酸化は、シリコン・ハンドル・ ウエハ１８を、酸化炉内の１０００℃の蒸気環境に４時間入れることによって行 う。エッチストップ層２３は本質的にホウ素で高濃度にドーピングした（ｐ++） 単結晶シリコン層である。これは、エピタキシャル成長によって形成される。約 ２．０ミクロンのｐ++エッチストップ層２３を成長させた後、所望の厚さのホウ 素で低濃度にドーピングした（ｐ-）単結晶シリコン・デバイス層２１をエピタ キシャル成長させる。厚さが０．２ミクロン以上のシリコン・デバイス層２１の 場合、エピタキシャル成長のみを用いて層の厚さを制御することができる。たと えば０．１ミクロンなど、それより薄いデバイス層の場合は、ＳＯＩ構造内のシ リコンの制御熱酸化と酸化物エッチングを用いる。 このプロセスでは、埋込み酸化層２２を有するシリコン・ハンドル・ウエハ１ ８と、エッチストップ層２３を有するシリコン・デバイス・ウエハ２０を室温で ボンディングする。室温ボンディングは、ボンディングする表面を親水性になる ように調整し、２つの面２４と２５を接触させることによって行う。たとえば、 シリコン面と二酸化シリコン面は、ＲＣＡ＃１−１ＮＨ3：５Ｈ2Ｏ：１Ｈ2Ｏ2ま たはＲＣＡ＃２−１ＨＣｌ：６Ｈ2Ｏ：１Ｈ2Ｏ2などのＲＣＡ溶剤で洗浄するこ とによって親水性にすることができる。このウエハ洗浄手順は、接触させてボン デ ィングする面から微粒物質を除去するようにも設計されている。微粒子があると 、ボンディング界面にボイドが形成され、デバイス歩留まり損の原因になる。そ の後の薄化プロセスのための十分なボンディング強度が確実に得られるようにす るため、次に、エポキシなどの接着剤を使用してこの複合物のボンディング周囲 をエッジ封止する。 ボンディング後、シリコン・デバイス・ウエハ２０の大部分を研削とラッピン グによって除去し、約２０〜５０ミクロンのウエハ２０が残るようにする。この 初期シリコン・デバイス・ウエハ２０の厚さは、通常５２０〜５５０ミクロンで ある。次に、選択的化学エッチングを使用して残りのシリコン・ウエハ２０とエ ッチストップ層２３を除去する。デバイス層２１の厚さは、０．０１ないし２ミ クロンの範囲とすることができるが、好ましい厚さは約０．２ミクロンで、表面 むらはプラスマイナス５０オングストローム以内である。次に、薄い均一なシリ コン・デバイス層２１、埋込み酸化層２２、およびシリコン・ハンドル・ウエハ １８から成るＳＯＩウエハ２１を、窒素環境で２時間、約１０００℃でアニール し、ボンディング強度の強化のためにシリコン・デバイス層２１を溶融ボンディ ングする。次に、従来のＳＯＩデバイスプロセス技法を用いてこのＳＯＩウエハ を従来のＣＭＯＳ／バイポーラ・プロセス・シーケンスで処理する。溶融ボンデ ィング後、必要であれば制御熱酸化と形成された酸化物の除去によって、シリコ ン・デバイス層２１をさらに薄くすることもできることに留意されたい。 第６図に、室温ボンディングを行う前のデバイス層２１とエッチストップ層２ ３を有するシリコン・デバイス基板２０中のホウ素濃度のグラフ２６を示す。第 ６図には、デバイス層２１の第１の表面から始まるホウ素濃度も曲線２７で示さ れている。曲線２８で示すように、初期シリコン基板内のホウ素濃度は約１×１ ０15／ｃｍ3である。曲線２９は、エピタキシャル付着させたエッチストップ（ ｐ++）層２３内の約２×１０20／ｃｍ3のホウ素濃度を示している。シリコン基 板２０内の１０15／ｃｍ3から１０20／ｃｍ3へのホウ素濃度推移が曲線３１によ って示されている。エッチストップ層２３は、ＧｅＨ4ソースを使用して１０パ ーセントのゲルマニウムでドーピングされ、小さいホウ素原子によって生じる引 張り応力を、より大きなゲルマニウム原子による圧縮応力で補正する。エッチス テップ 層の厚さは約２ミクロンである。シリコン・デバイス層２１のホウ素濃度は１０15 ／ｃｍ3未満である。デバイス層２１の最終的な所望の厚さは、その後の制御 酸化と酸化物除去によって実現することができる。エッチストップ層２３とデバ イス層２１の間のホウ素濃度グラフの勾配は、デバイス層２１に高いエピタキシ ャル成長率（すなわち短時間）を用いることによって、第６図の曲線３０によっ て示されているようにきわめて急峻に維持される。この急勾配３０は、薄く均一 なシリコン・デバイス層を製造するための信頼性の高い選択的エッチングを実現 する上で重要である。 ボンディング、研削、および選択的エッチング操作はすべて室温で行われるた め、ホウ素の拡散は起こらず、従って選択的エッチング・プロセスが期待通り良 好な効果を上げる。ＥＤＰは、ホウ素濃度が８×１０19／ｃｍ3未満のときにエ ッチング効果が顕著なＥＤＰ（エチレンジアミンおよびピロカテコール）を使用 して、シリコン基板またはデバイス・ウエハ２０をエッチングにより選択的に除 去する。次に、ホウ素濃度が７×１０18／ｃｍ3を超えるとエッチング効果が顕 著な１ＨＦ：３ＨＮＯ3：８ＨＡｃエッチング液（酢酸）を使用して、エッチス トップ層２３をエッチングして選択的に除去する。
【手続補正書】特許法第１８４条の８ 【提出日】１９９５年７月７日 【補正内容】 補正明細書 ＳＯＩ基板の製造 発明の背景 本発明はシリコンオンインシュレータ（ＳＯＩ）トランジスタ技術に関し、具 体的にはＳＯＩトランジスタ基板に係わる。さらに具休的には、本発明はシリコ ンオンインシュレータの製造に関する。 ＳＯＩ技術は、高速超大規模集積（ＶＬＳＩ）回路用としてバルク・シリコン ・デバイスに比べて潜在的に性能が優れているため、１９７０年代後半以降、活 発な開発分野となっている。さらに、ＳＯＩデバイス、回路、およびシステムは 、軍事、宇宙、自動車の応用分野に伴う、高エネルギー放射や高温（たとえば摂 氏３００度を超える高温）など苛酷な環境で満足な性能を実現することができる 。現在、いくつかのＳＯＩ回路（主として０．３ミクロンを超える薄膜に基づく ）が製造されてはいるが、必要なシリコン膜厚値、厚さの均一性、および低欠陥 （転移）密度を備えたＳＯＩ構造の製造の困難さのため、ＳＯＩ技術の潜在能力 はまだ完全には実現されていない。たとえば、高速低雑音回路や、高温高放射応 用分野では、完全デプレーション・モードＳＯＩデバイス動作を必要とする。こ のような動作はさらに、きわめて薄い（０．２５ミクロン未満）、均一な厚さ（ プラスマイナス５ナノメーター（ｎｍ）未満）の無欠陥シリコン膜を必要とする 。このような薄膜特性は、関連技術のＳＯＩ製造技術ではまだ満足に実現されて いない。 第１図は、ＳＯＩ基板製造のための酸素注入分離（ＳＩＭＯＸ）プロセスを示 す関連技術の概略図である。このＳＩＭＯＸプロセスは、広く使用されているプ ロセスである。このプロセスは、シリコン・ウエハ１４に約２００ＫｅＶのエネ ルギーで酸素原子１２の高ドーズ（約１．８×１０18／ｃｍ2）注入を行う必要 がある。注入後、ウエハ１４を摂氏約１３００度で長時間、すなわち約５時間ア ニールすると、ＳｉＯ2埋込み層１６と薄いシリコン層１７ができる。ＳＩＭＯ Ｘプ ロセスによって優れたシリコン膜厚制御と均一性が実現され、これがＳＩＭＯＸ プロセスが早くから受け入れられた理由となっている。しかし、ＳＩＭＯＸプロ セスの欠陥として、高欠陥密度と酸化物ピンホール欠陥がある。酸化物ピンホー ル欠陥は、注入時の酸素イオン・ビームの粒子シャドウイングによるものである 。ピンホール欠陥によってデバイスの歩留まりが低くなる。注入後の長時間のア ニールにも拘わらず、ＳＩＭＯＸ材料の転移密度は高く、１０5〜１０6／ｃｍ2 の範囲である。この高い欠陥密度によって、できあがったＣＭＯＳ回路の最大達 成可能性能が制限され、バイポーラ回路の高速低雑音に限界が生じる。ＳＩＭＯ Ｘプロセスのこのような限界のため、ボンディング・アンド・エッチバックＳＯ Ｉ（ＢＥＳＯＩ）手法の変形がいくつか試みられてきた。 第２図に、エッチストップ層の使用を必要としないＢＥＳＯＩ手法の１つの変 形を示す。このプロセスでは、シリコン・ハンドル・ウエハ１８と酸化層２２を 有するシリコン・デバイス・ウエハ２０を摂氏約１００度で溶融ボンディングす る。その結果、２つのシリコン・ウエハ１８と２０が埋込み酸化層２２を挟んで 密接にボンディングされる。次に、研削とラッピングによってデバイス・ウエハ ２０の大部分を除去する。その後で、仕上げ高精度化学／機械研磨を行う。この 手法を用いて形成されたシリコン・デバイス層には欠陥がないが、厚さは平均的 に約２ミクロンで、プラスマイナス０．５ミクロンの厚さむらがある。このよう に大きな厚さ値と厚さむらは、完全デプレーション・モード動作を必要とするＳ ＯＩデバイスにとっては満足のいくものではない。 第３図に、エッチストップ層２３を使用するＢＥＳＯＩ手法の第２の変形を示 す。このプロセスでは、埋込み酸化層２２を有するシリコン・ハンドル・ウエハ １８とエッチストップ層２３を有するシリコン・デバイス・ウエハ２０（ｐ-） を、摂氏約１０００度で溶融ボンディングする。シリコン・ハンドル・ウエハ１ ８上の埋込み酸化層２２は熱酸化によって形成される。エッチストップ層２３は 、本質的に、ホウ素が高濃度にドーピングした（ｐ++）単結晶シリコン層である 。この層は、エピタキシャル成長によって形成される。エッチストップ層を成長 させた後で、ホウ素で低濃度にドーピングした（ｐ-）所望の厚さのシリコン・ デバイス層２１をエピタキシャル成長させる。このＳＯＩ基板形成プロセスでは 、溶融 ボンディングの後、（シリコン・デバイス・ウエハ２０の大部分を除去するため の）研削と、残りのシリコン・デバイス・ウエハ２０とエッチストップ層２３を 除去するための選択的化学エッチングを行う。残念ながら、高温溶融ボンディン グ・プロセス中に、高濃度にドーピングされたエッチストップ層２３から低濃度 にドーピングされたデバイス層２１内にホウ素が拡散するため、エッチストップ 層の信頼性が重大な影響を受ける。さらに、デバイス層２１の厚さと均一性の制 御がきわめて困難になり、その結果、完全デプレーション・モードＳＯＩデバイ ス動作のための薄く均一なシリコン・デバイス層を得るには不十分なプロセスと なっている。この手法はあまり成功しているとは言えない。 第４図に、局部プラズマ薄化手法を示す。このプロセスは、（第２図の）エッ チストップ層２３のないＢＥＳＯＩプロセスで作製したウエハなど、プラスマイ ナス約０．５ミクロンの厚さむらのある平均的に約２ミクロンの厚さの厚いシリ コン膜２１を持つＳＯＩウエハから開始する。まず、ＳＯＩウエハ面の全面のシ リコン膜の厚さと均一性を測定し、マッピングする。この厚さ分布情報を使用し て、局部プラズマ・エッチング装置２４を用いて、デバイス層２１をＣＦ4＋Ｏ2 プラズマで局部的にエッチングすると同時に、装置２４の下でＳＯＩ基板を事前 プログラム済み方式で移動させ、シリコン膜２１の厚さを所望の値になるまで薄 くする。この厚さマッピング手順と局部エッチング手順を必要に応じて繰り返し て、厚さが０．１〜０．３ミクロンの範囲で、厚さむらがプラスマイナス約１０ ｎｍ（１００オングストローム）の、シリコン・デバイス層２１の所望の厚さと 均一性を得ることができる。この局部薄化手法の基本的な実現可能性は証明され ているが、高品質ＳＯＩ回路基板を低コストで製造するためには、このプロセス のコストとプラズマ・エッチングされたシリコン表面品質が、解決すべき問題と して残っている。 １９８９年１０月３〜５日にネバダ州で開催された１９８９年ＩＥＥＥ ＳＯ Ｓ／ＳＯＩ技術会議におけるＡ．Ｓｏｄｅｒｂａｒｇの報文「Ｆａｂｒｉｃａｔ ｉｏｎ ｏｆ ＢＥＳＯＩ−ｍａｔｅｒｉａｌｓ ｕｓｉｎｇ ｉｍｐｌａｎｔ ｅｄ ｎｉｔｒｏｇｅｎ ａｓ ａｎ ｅｆｆｅｃｔｉｖｅ ｅｔｃｈ−ｓｔｏ ｐ ｂａｒｒｉｅｒ」、６４〜６５ページには、原子ボンディングを使用して基 板ウエハにボンディングされた注入ＳＯＩウエハが開示されている。ボンディン グ温度は酸素雰囲気中で３０分間、１１５０℃であった。試料は１１５℃のＥＤ Ｐ溶剤でエッチングされた。１９９２年１０月２８日公告の欧州特許ＥＰ０５１ ０３６８Ａ１号には、アクティブ・マトリックス型表示装置用集積ドライバの製 造に使用する高移動度薄膜トランジスタの形成方法が開示されている。１９８９ 年８月発行のＪａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈ ｙｓｉｃｓ第２８巻第８号第１部１４２６〜１４４３ページ所載のＪ．Ｈａｉｓ ｍａ等の論文「Ｓｉｉｉｃｏｎ−Ｏｎ−Ｉｎｓｕｌａｔｏｒ Ｗａｆｅｒ Ｂｏ ｎｄｉｎｇ−Ｗａｆｅｒ Ｔｈｉｎｎｉｎｇ Ｔｅｃｈｎｏｌｏｇｉｃａｌ Ｅ ｖａｌｕａｔｉｏｎｓ」には、１ナノメータ未満のウエハ距離で密着ボンディン グのための十分な強度を有することが判明しているファンデルワールス力による シリコン・ウエハの接合が開示されている。１９９１年１月発行のＪｏｕｒｎａ ｌ ｏｆ ｔｈｅ Ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ Ｓｏｃｉｅｔｙ第１３８ 巻第１号の３４１〜３４７ページ所載のＷ．Ｍａｓｚａｒａの論文「Ｓｉｌｉｃ ｏｎ−Ｏｎ−Ｉｎｓｕｌａｔｏｒ ｂｙ Ｗａｆｅｒ Ｂｏｎｄｉｎｇ：Ａ Ｒ ｅｖｉｅｗ」には、研削とエッチ・バックプロセスに耐え得ると思われる室温ボ ンディングが開示されている。１９９２年１２月３０日公告の欧州特許ＥＰ０５ ２０２１６Ａ２号には、無転移層を有する絶縁体構造上にシリコンを製作する方 法が開示されている。１９９１年９月４日公告の欧州特許ＥＰ０４４４９４３Ａ １号には、２枚のウエハを高温で接合して、熱参加処理を受けるウエハ間のボン ディング強度を生じさせることによって、接合されたウエハ全面に第２の酸化膜 を形成した、接着ウエハの製造方法が開示されている。 しかし、完全デプレーション・モード・デバイス動作用の無欠陥で薄い均一な シリコン膜を有するＳＯＩ基板を低コストで製造するプロセスを開発する必要が まだ残っている。本発明はこの必要に応えるものである。 発明の概要 本発明は、エッチストップ層とシリコン・デバイス層を有するシリコン・デバ イス層に室温でボンディングされた埋込み酸化層を有するシリコン・ハンドル・ ウエハを備えるバックエッチ・シリコンオンインシュレータ・プロセスである。 シリコン・デバイス・ウエハ、エッチストップ層、およびデバイス層をホウ素で ドーピングする。室温でボンディングする表面は、親水性になるように調整する 。ボンディング後、接着剤を使用してこれらの層のエッジを封止する。シリコン ・デバイス・ウエハの大部分を研削して除去する。次に、シリコン・デバイス・ ウエハの残りの部分とエッチストップ層を化学エッチングによって選択的に除去 し、それによってシリコン・ハンドル・ウエハ上に均一なデバイスシリコン層を 残す。ボンディング、研削、および選択的エッチングは室温で行われ、シリコン ・デバイス・ウエハ２０およびエッチストップ層２３とデバイス層の間のホウ素 の拡散が防止され、選択的エッチング・プロセスが可能になり、その結果、シリ コン・ハンドル・ウエハの埋込み酸化層上に平坦な無欠陥の薄い層があるという 点でほぼ完璧なシリコン・デバイス層ができる。次に、シリコン・デバイス層と 埋込み酸化層とのボンディングを強化するために、このようにしてできたＳＯＩ ウエハを高温でアニールする。所望の場合は、制御熱酸化とその結果生じた酸化 層のエッチングによって、このＳＯＩウエハのシリコン・デバイス層の厚さをさ らに薄くすることができる。熱酸化と酸化層エッチングはきわめて均一なプロセ スであり、その結果、シリコン・デバイス層を所望の薄さにきわめて均一に薄く することができる。 本発明のプロセスにより、必要なシリコン膜の厚さと均一性を有する完全デプ レーション・モード・デバイス動作と、高放射および高温の応用分野用のＳＯＩ 回路の製造にとって十分な無欠陥ＳＯＩ基板ができる。 図面の簡単な説明 第１図は、ＳＩＭＯＸ ＳＯＩ基板製造プロセスを示す図である。 第２図は、エッチストップ層のないＢＥＳＯＩ基板の製造プロセスを示す図で ある。 第３図は、エッチストップ層を有するＢＥＳＯＩ基板の製造プロセスを示す図 である。 第４図は、局部的プラズマ薄化ＳＯＩ基板の製造プロセスを示す図である。 第５図は、室温ボンディングＳＯＩ基板の製造プロセスを示す図である。 第６図は、シリコン・ウエハ上のシリコン・デバイス層とエッチストップ層中 のホウ素濃度を示すグラフである。 好ましい実施形態の説明 第５図に、本発明による完全デプレーション・モードのデバイス動作にとって 十分なＳＯＩ基板を製造するプロセスを示す。熱酸化によってシリコン・ハンド ル・ウエハ１８上に埋込み酸化層２２を作る。熱酸化は、シリコン・ハンドル・ ウエハ１８を、酸化炉内の１０００℃の蒸気環境に４時間入れることによって行 う。エッチストップ層２３は本質的にホウ素で高濃度にドーピングした（ｐ++） 単結晶シリコン層である。これは、エピタキシャル成長によって形成される。約 ２．０ミクロンのｐ++エッチストップ層２３を成長させた後、所望の厚さのホウ 素で低濃度にドーピングした（ｐ-）単結晶シリコン・デバイス層２１をエピタ キシャル成長させる。厚さが０．２ミクロン以上のシリコン・デバイス層２１の 場合、エピタキシャル成長のみを用いて層の厚さを制御することができる。たと えば０．１ミクロンなど、それより薄いデバイス層の場合は、ＳＯＩ構造内のシ リコンの制御熱酸化と酸化物エッチングを用いる。 このプロセスでは、埋込み酸化層２２を有するシリコン・ハンドル・ウエハ１ ８と、エッチストップ層２３を有するシリコン・デバイス・ウエハ２０を室温で ボンディングする。室温ボンディングは、ボンディングする表面を親水性になる ように調整し、２つの面２４と２５を接触させることによって行う。たとえば、 シリコン面と二酸化シリコン面は、ＲＣＡ＃１−１ＮＨ3：５Ｈ2Ｏ：１Ｈ2Ｏ2ま たはＲＣＡ＃２−１ＨＣｌ：６Ｈ2Ｏ：１Ｈ2Ｏ2などのＲＣＡ溶剤で洗浄するこ とによって親水性にすることができる。このウエハ洗浄手順は、接触させてボン ディングする面から微粒物質を除去するようにも設計されている。微粒子がある と、ボンディング界面にボイドが形成され、デバイス歩留まり損の原因になる。 その 後の薄化プロセスのための十分なボンディング強度が確実に得られるようにする ため、次に、エポキシなどの接着剤を使用してこの複合物のボンディング周囲を エッジ封止する。 ボンディング後、シリコン・デバイス・ウエハ２０の大部分を研削とラッピン グによって除去し、約２０〜５０ミクロンのウエハ２０が残るようにする。この 初期シリコン・デバイス・ウエハ２０の厚さは、通常５２０〜５５０ミクロンで ある。次に、選択的化学エッチングを使用して残りのシリコン・ウエハ２０とエ ッチストップ層２３を除去する。デバイス層２１の厚さは、０．０１ないし２ミ クロンの範囲とすることができるが、好ましい厚さは約０．２ミクロンで、表面 むらはプラスマイナス５ｎｍ（５０オングストローム）以内である。次に、薄い 均一なシリコン・デバイス層２１、埋込み酸化層２２、およびシリコン・ハンド ル・ウエハ１８から成るＳＯＩウエハ２１を、窒素環境で２時間、約１０００℃ でアニールし、ボンディング強度の強化のためにシリコン・デバイス層２１を溶 融ボンディングする。次に、従来のＳＯＩデバイスプロセス技法を用いてこのＳ ＯＩウエハを従来のＣＭＯＳ／バイポーラ・プロセス・シーケンスで処理する。 溶融ボンディング後、必要であれば制御熱酸化と形成された酸化物の除去によっ て、シリコン・デバイス層２１をさらに薄くすることもできることに留意された い。 第６図に、室温ボンディングを行う前のデバイス層２１とエッチストップ層２ ３を有するシリコン・デバイス基板２０中のホウ素濃度のグラフ２６を示す。第 ６図には、デバイス層２１の第１の表面から始まるホウ素濃度も曲線２７で示さ れている。曲線２８で示すように、初期シリコン基板内のホウ素濃度は約１×１ ０15／ｃｍ3である。曲線２９は、エピタキシャル付着させたエッチストップ（ ｐ++）層２３内の約２×１０20／ｃｍ3のホウ素濃度を示している。シリコン基 板２０内の１０15／ｃｍ3から１０20／ｃｍ3へのホウ素濃度推移が曲線３１によ って示されている。エッチストップ層２３は、ＧｅＨ4ソースを使用して１０パ ーセントのゲルマニウムでドーピングされ、小さいホウ素原子によって生じる引 張り応力を、より大きなゲルマニウム原子による圧縮応力で補正する。エッチス テップ層の厚さは約２ミクロンである。シリコン・デバイス層２１のホウ素濃度 は１０15 ／ｃｍ3未満である。デバイス層２１の最終的な所望の厚さは、その後の制御 酸化と酸化物除去によって実現することができる。エッチストップ層２３とデバ イス層２１の間のホウ素濃度グラフの勾配は、デバイス層２１に高いエピタキシ ャル成長率（すなわち短時間）を用いることによって、第６図の曲線３０によっ て示されているようにきわめて急峻に維持される。この急勾配３０は、薄く均一 なシリコン・デバイス層を製造するための信頼性の高い選択的エッチングを実現 する上で重要である。 ボンディング、研削、および選択的エッチング操作はすべて室温で行われるた め、ホウ素の拡散は起こらず、従って選択的エッチング・プロセスが期待通り良 好な効果を上げる。ＥＤＰは、ホウ素濃度が８×１０19／ｃｍ3未満のときにエ ッチング効果が顕著なＥＤＰ（エチレンジアミンおよびピロカテコール）を使用 して、シリコン基板またはデバイス・ウエハ２０をエッチングにより選択的に除 去する。次に、ホウ素濃度が７×１０18／ｃｍ3を超えるとエッチング効果が顕 著な１ＨＦ：３ＨＮＯ3：８ＨＡｃエッチング液（酢酸）を使用して、エッチス トップ層２３をエッチングして選択的に除去する。 補正請求の範囲 １． シリコン・デバイス・ウエハ（２０）上にエッチストップ層（２３）を形 成するステップと、 エッチストップ層（２３）上にシリコン・デバイス層（２１）を形成するステ ップと、 シリコン・ハンドル・ウエハ（１８）に誘電層（２２）を形成するステップと 、 誘電層（２２）とシリコン・デバイス層（２１）の露出面を親水性にするステ ップと、 シリコン・デバイス層（２１）と誘電層（２２）の露出面を室温で互いにボン ディングするステップとを含む、シリコンオンインシュレータ基板を製造する方 法であって、 シリコン・デバイス層（２１）とシリコン・ハンドル・ウエハ（１８）とのボ ンディングの周囲のエッジを室温で接着剤を使用して封止し、 シリコン・デバイス・ウエハ（２０）を除去し、 エッチストップ層（２３）を除去し、 前記除去ステップを室温で行い、 シリコン・デバイス層（２１）と誘電層（２２）のボンディングをアニールす ることを特徴とする方法。 ２． シリコン・デバイス・ウエハ（２０）の除去が研削とエッチングによって 行われ、 エッチストップ層（２３）の除去がエッチングによって行われることを特徴と する請求項１に記載の方法。 ３． 誘電層（２２）の形成がシリコン・ハンドル・ウエハ（２０）の表面を熱 酸化することによって行われることを特徴とする請求項２に記載の方法。 ４．エッチストップ層（２３）が高濃度にドーピングされた単結晶層であり、 シリコン・デバイス層（２１）が低濃度にドーピングされた単結晶層であるこ とを特徴とする請求項３に記載の方法。 ５． エッチストップ層（２３）の形成がエピタキシャル成長によって行われ、 シリコン・デバイス層（２１）の形成がエピタキシャル成長によって行われる ことを特徴とする請求項４に記載の方法。 ６． シリコン・デバイス層（２１）の厚さの値が０．０１ミクロンと２．０ミ クロンの間であり、 エッチストップ層の除去後にシリコン・デバイス層（２１）の表面むらがプラ スマイナス５ｎｍ（５０オングストローム）であることを特徴とする請求項５に 記載の方法。 ７． シリコン・デバイス・ウエハ（２１）をホウ素で低濃度にドーピング（ｐ- ）し、 エッチストップ層（２３）をホウ素で高濃度にドーピング（ｐ++）し、ゲルマ ニウムで共にドーピングすることを特徴とする請求項６に記載の方法。 ８． 誘電層（２２）とデバイス層（２１）の表面を、各表面を互いにボンディ ングする前に親水性にするステップが、露出面を１ＮＨ3：５Ｈ2Ｏ：１Ｈ2Ｏ2を 使用して洗浄することによって行われ、 シリコン・デバイス・ウエハ（２１）の除去がエチレンジアミンおよびピロカ テコールの適用によって行われ、 エッチストップ層（２３）の除去が１ＨＦ：３ＨＮＯ3：８ＨＡｃの適用によ って行われることを特徴とする請求項７に記載の方法。 ９． シリコン・デバイス層（２１）上に酸化物を熱的に形成するステップと、 シリコン・デバイス層（２１）上の酸化物を除去してシリコン・デバイス層を 薄くするステップとをさらに含む請求項８に記載の方法。 １０．ボンディング強度を向上させるために、シリコン・デバイス層（２１）と 誘電層（２２）とのボンディングのアニールが摂氏約１０００度で行われること を特徴とする請求項９に記載の方法。 １１． シリコン・デバイス・ウエハ（２０）のホウ素濃度が約１０15原子／ｃ ｍ3であり、 エッチストップ層（２３）のホウ素濃度が約１０20原子／ｃｍ3であり、 シリコン・デバイス層のホウ素濃度が１０15原子／ｃｍ3未満であることを特 徴とする請求項１０に記載の方法。 １２． エッチストップ層（２３）に約１０パーセントのゲルマニウムを共にド ーピングして、小さいホウ素原子によって生じる引張り応力をより大きいゲルマ ニウム原子によって生じる圧縮応力によって補償することを特徴とする請求項１ １に記載の方法。
───────────────────────────────────────────────────── 【要約の続き】 ス処理する前に高温でアニールする。

Claims (1)

  1. 【特許請求の範囲】 １． シリコン・デバイス・ウエハ上にエッチストップ層を形成するステップと 、 エッチストップ層上にデバイス層を形成するステップと、 シリコン・ハンドル・ウエハに誘電層を形成するステップと、 誘電層とデバイス層の露出面を親水性にするステップと、 デバイス層と誘電層の露出面を室温で互いにボンディングするステップとを含 む、シリコンオンインシュレータ基板を製造する方法であって、 シリコン・デバイス・ウエハを除去し、 エッチストップ層を除去することを特徴とする方法。 ２． シリコン・デバイス・ウエハからシリコン・ハンドル・ウエハまでのエッ ジを、ボンディングの後、シリコン・デバイス・ウエハとエッチストップ層を除 去する前に封止するステップをさらに含む請求項１に記載の方法。 ３． デバイス層と誘電層のボンディングをアニールするステップをさらに含む 請求項２に記載の方法。 ４． シリコン・デバイス・ウエハの除去が研削とエッチングによって行われ、 エッチストップ層の除去がエッチングによって行われることを特徴とする請求 項３に記載の方法。 ５． 誘電層の形成がシリコン・ハンドル・ウエハの表面を熱酸化することによ って行われることを特徴とする請求項４に記載の方法。 ６． エッチストップ層が高濃度にドーピングされた単結晶層であり、 デバイス層が低濃度にドーピングされた単結晶層であることを特徴とする請求 項５に記載の方法。 ７． エッチストップ層の形成がエピタキシャル成長によって行われ、 デバイス層の形成がエピタキシャル成長によって行われることを特徴とする請 求項６に記載の方法。 ８． デバイス層の厚さの値が０．０１ミクロンと２．０ミクロンの間であり、 エッチストップ層の除去後にデバイス層の表面むらがプラスマイナス７５オン グストロームであることを特徴とする請求項７に記載の方法。 ９． シリコン・デバイス・ウエハをホウ素で低濃度にドーピング（ｐ-）し、 エッチストップ層をホウ素で高濃度にドーピング（ｐ++）し、ゲルマニウムで 共にドーピングすることを特徴とする請求項８に記載の方法。 １０． 誘電層とデバイス層の表面を、各表面を互いにボンディングする前に親 水性にするステップが、露出面をＲＣＡ溶剤を使用して洗浄することによって行 われ、 シリコン・デバイス・ウエハの除去がエチレンジアミンおよびピロカテコール の適用によって行われ、 エッチストップ層の除去が１ＨＦ：３ＨＮＯ3：８ＨＡｃの適用によって行わ れることを特徴とする請求項９に記載の方法。 １１． シリコン・ハンドル・ウエハの表面を酸化してシリコン・ハンドル・ウ エハ上に酸化面を作るステップと、 ホウ素が高濃度にドーピングされた（ｐ++）単結晶層をシリコン・デバイス・ ウエハの表面上にエッチストップ層としてエピタキシャル成長させるステップと 、 ホウ素が低濃度にドーピングされた（ｐ-）単結晶層をエッチストップ層上に デバイス層としてエピタキシャル成長させるステップと、 シリコン・デバイス層の第１の面とシリコン・ハンドル・ウエハの酸化面を親 水性になるように調整するステップと、 シリコン・デバイス層の第１の面とシリコン・ハンドル・ウエハの酸化面とを 室温で互いにボンディングしてボンディング面を作るステップと、 ボンディング面のボンディング周辺部を密封剤で封止するステップと、 シリコン・デバイス・ウエハのかなりの部分を研削によって除去するステップ と、 シリコン・デバイス・ウエハの残りの部分をエッチングするステップと、 エッチストップ層をエッチングして、シリコン・デバイス層の第２の面を露出 させるステップと、 シリコン・デバイス層の第１の面とシリコン・ハンドル・ウエハの酸化面のボ ンディングをアニールするステップとを含む、シリコンオンインシュレータ基板 の製造方法。 １２． 作製されたシリコン・デバイス層の厚さが０．０１ミクロンと２．０ミ クロンの間の値で、表面むらがプラスマイナス７５オングストロームであること を特徴とする、請求項１１に記載の方法。 １３．シリコン・デバイス層の第２の面上に酸化物を熱的に形成するステップと 、 シリコン・デバイス層の第２の面上の酸化物を除去してシリコン・デバイス層 を薄くするステップとをさらに含む請求項１２に記載の方法。 １４． ＲＣＡ溶液で第１の面と酸化面を洗浄することによりシリコン・デバイ ス層の第１の面とシリコン・ハンドル・ウエハの酸化面のコンディショニングを 行うことを特徴とする請求項１３に記載の方法。 １５． エッチングによって除去されたシリコン・デバイス・ウエハの残りの部 分が２０〜５０ミクロンの厚さを持つことを特徴とする請求項１４に記載の方法 。 １６． シリコン・デバイス層とシリコン・ハンドル・ウエハとのボンディング 面のボンディング強度を強化するために、シリコン・デバイス層の第１の面とシ リコン・ハンドル・ウエハの酸化面のボンディングのアニールを摂氏約１０００ 度で行うことを特徴とする請求項１４に記載の方法。 １７． シリコン・デバイス・ウエハのホウ素濃度が約１０15原子／ｃｍ3であ り、 エッチストップ層のホウ素濃度が約１０20原子／ｃｍ3であり、 シリコン・デバイス層のホウ素濃度が１０15原子／ｃｍ3未満であることを特 徴とする請求項１５に記載の方法。 １８． エッチストップ層に約１０パーセントのゲルマニウムを共にドーピング して、小さいホウ素原子によって生じる引張り応力をより大きいゲルマニウム原 子によって生じる圧縮応力によって補償することを特徴とする請求項１７に記載 の方法。 １９ エッチングされるシリコン・デバイス・ウエハの残りの部分が、エチレ ン・ジアミンおよびピロカテコール（ＥＤＰ）でエッチングされ、 エッチングされるエッチストップ層が１ＨＦ：３ＨＮＯ3：８ＨＡｃエッチン グ液によってエッチングされることを特徴とする請求項１８に記載の方法。 ２０． 酸化面を有するシリコン・ハンドル・ウエハと、 ０．０５ミクロンと０．４ミクロンの間の値に設定された厚さを有し、酸化面 上に、表面むらがプラスマイナス７５オングストローム未満の露出面が配置され 、 ボンディングされているシリコン・デバイス層とを備えたシリコンオンインシュ レータ基板。
JP7503654A 1993-06-30 1994-06-30 Ｓｏｉ基板の製造 Ceased JPH08512175A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/085,422 1993-06-30
US08/085,422 US5344524A (en) 1993-06-30 1993-06-30 SOI substrate fabrication
PCT/US1994/007423 WO1995001650A1 (en) 1993-06-30 1994-06-30 Soi substrate fabrication

Publications (1)

Publication Number Publication Date
JPH08512175A true JPH08512175A (ja) 1996-12-17

Family

ID=22191483

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7503654A Ceased JPH08512175A (ja) 1993-06-30 1994-06-30 Ｓｏｉ基板の製造

Country Status (6)

Country Link
US (1) US5344524A (ja)
EP (1) EP0706714B1 (ja)
JP (1) JPH08512175A (ja)
CA (1) CA2166409A1 (ja)
DE (1) DE69425825T2 (ja)
WO (1) WO1995001650A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010232420A (ja) * 2009-03-27 2010-10-14 Sumco Corp 裏面照射型固体撮像素子用ウェーハおよびその製造方法ならびに裏面照射型固体撮像素子
JP2011086706A (ja) * 2009-10-14 2011-04-28 Sumco Corp 裏面照射型固体撮像素子用エピタキシャル基板およびその製造方法
JP2011086702A (ja) * 2009-10-14 2011-04-28 Sumco Corp 裏面照射型固体撮像素子用エピタキシャル基板およびその製造方法

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1027893A (ja) * 1993-10-29 1998-01-27 Amer Fib Inc 電荷シンク又は電位ウェルとして設けられた絶縁層の下の基板内に電気的に結合され別に形成されたドープされた領域を有するｓｏｉウエーハ上に設けられた集積回路（ｉｃ）装置
JP2980497B2 (ja) * 1993-11-15 1999-11-22 株式会社東芝 誘電体分離型バイポーラトランジスタの製造方法
JPH0831791A (ja) * 1994-07-11 1996-02-02 Mitsubishi Electric Corp 半導体層の製造方法
WO1996015550A1 (en) * 1994-11-10 1996-05-23 Lawrence Semiconductor Research Laboratory, Inc. Silicon-germanium-carbon compositions and processes thereof
JP3265493B2 (ja) * 1994-11-24 2002-03-11 ソニー株式会社 Ｓｏｉ基板の製造方法
US5668045A (en) * 1994-11-30 1997-09-16 Sibond, L.L.C. Process for stripping outer edge of BESOI wafers
DE19503623B4 (de) * 1995-02-03 2008-01-10 Robert Bosch Gmbh Drehratensensor
US5937312A (en) * 1995-03-23 1999-08-10 Sibond L.L.C. Single-etch stop process for the manufacture of silicon-on-insulator wafers
US5494849A (en) * 1995-03-23 1996-02-27 Si Bond L.L.C. Single-etch stop process for the manufacture of silicon-on-insulator substrates
DE69609559T2 (de) * 1995-05-08 2001-04-19 Matsushita Electric Ind Co Ltd Verfahren zur Herstellung eines Verbundsubstrats und eine dieses Substrat benutzende piezoelektrischer Anordnung
US5688415A (en) * 1995-05-30 1997-11-18 Ipec Precision, Inc. Localized plasma assisted chemical etching through a mask
US5681775A (en) * 1995-11-15 1997-10-28 International Business Machines Corporation Soi fabrication process
TW309647B (ja) * 1995-12-30 1997-07-01 Hyundai Electronics Ind
WO1997039481A1 (en) * 1996-04-12 1997-10-23 Northeastern University An integrated complex-transition metal oxide device and a method of fabricating such a device
US6114188A (en) * 1996-04-12 2000-09-05 Northeastern University Method of fabricating an integrated complex-transition metal oxide device
US6383849B1 (en) * 1996-06-29 2002-05-07 Hyundai Electronics Industries Co., Ltd. Semiconductor device and method for fabricating the same
JP3535318B2 (ja) * 1996-09-30 2004-06-07 富士通株式会社 半導体装置およびその製造方法
US6391744B1 (en) * 1997-03-19 2002-05-21 The United States Of America As Represented By The National Security Agency Method of fabricating a non-SOI device on an SOI starting wafer and thinning the same
US6033974A (en) 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
US6146979A (en) 1997-05-12 2000-11-14 Silicon Genesis Corporation Pressurized microbubble thin film separation process using a reusable substrate
US20070122997A1 (en) 1998-02-19 2007-05-31 Silicon Genesis Corporation Controlled process and resulting device
US6548382B1 (en) 1997-07-18 2003-04-15 Silicon Genesis Corporation Gettering technique for wafers made using a controlled cleaving process
US6617034B1 (en) * 1998-02-02 2003-09-09 Nippon Steel Corporation SOI substrate and method for production thereof
US6017822A (en) * 1998-09-16 2000-01-25 The United States Of America As Represented By The National Security Agency Method of thinning semiconductor wafer of smaller diameter than thinning equipment was designed for
US6087236A (en) 1998-11-24 2000-07-11 Intel Corporation Integrated circuit with multiple gate dielectric structures
JP4521542B2 (ja) * 1999-03-30 2010-08-11 ルネサスエレクトロニクス株式会社 半導体装置および半導体基板
US6294469B1 (en) 1999-05-21 2001-09-25 Plasmasil, Llc Silicon wafering process flow
WO2000072366A1 (en) * 1999-05-21 2000-11-30 Plasmasil, L.L.C. Method for improving thickness uniformity of semiconductor wafers
US6263941B1 (en) 1999-08-10 2001-07-24 Silicon Genesis Corporation Nozzle for cleaving substrates
US6500732B1 (en) 1999-08-10 2002-12-31 Silicon Genesis Corporation Cleaving process to fabricate multilayered substrates using low implantation doses
US6984571B1 (en) * 1999-10-01 2006-01-10 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6544862B1 (en) 2000-01-14 2003-04-08 Silicon Genesis Corporation Particle distribution method and resulting structure for a layer transfer process
US6437375B1 (en) * 2000-06-05 2002-08-20 Micron Technology, Inc. PD-SOI substrate with suppressed floating body effect and method for its fabrication
US6544655B1 (en) 2000-08-08 2003-04-08 Honeywell International Inc. Methods for reducing the curvature in boron-doped silicon micromachined structures
US7510664B2 (en) 2001-01-30 2009-03-31 Rapt Industries, Inc. Apparatus and method for atmospheric pressure reactive atom plasma processing for shaping of damage free surfaces
US7591957B2 (en) * 2001-01-30 2009-09-22 Rapt Industries, Inc. Method for atmospheric pressure reactive atom plasma processing for surface modification
KR100456526B1 (ko) * 2001-05-22 2004-11-09 삼성전자주식회사 식각저지막을 갖는 에스오아이 기판, 그 제조방법, 그위에 제작된 에스오아이 집적회로 및 그것을 사용하여에스오아이 집적회로를 제조하는 방법
US6660177B2 (en) 2001-11-07 2003-12-09 Rapt Industries Inc. Apparatus and method for reactive atom plasma processing for material deposition
US7202139B2 (en) * 2002-02-07 2007-04-10 Taiwan Semiconductor Manufacturing Company , Ltd. MOSFET device with a strained channel
US8187377B2 (en) 2002-10-04 2012-05-29 Silicon Genesis Corporation Non-contact etch annealing of strained layers
US7371992B2 (en) 2003-03-07 2008-05-13 Rapt Industries, Inc. Method for non-contact cleaning of a surface
US7109092B2 (en) 2003-05-19 2006-09-19 Ziptronix, Inc. Method of room temperature covalent bonding
US7662701B2 (en) 2003-05-21 2010-02-16 Micron Technology, Inc. Gettering of silicon on insulator using relaxed silicon germanium epitaxial proximity layers
US6929984B2 (en) * 2003-07-21 2005-08-16 Micron Technology Inc. Gettering using voids formed by surface transformation
US7153753B2 (en) * 2003-08-05 2006-12-26 Micron Technology, Inc. Strained Si/SiGe/SOI islands and processes of making same
DE102004060364A1 (de) * 2004-12-15 2006-06-29 Austriamicrosystems Ag Halbleitersubstrat mit Mehrschichtaufbau und Verfahren zur Herstellung
US7635637B2 (en) * 2005-07-25 2009-12-22 Fairchild Semiconductor Corporation Semiconductor structures formed on substrates and methods of manufacturing the same
US7544584B2 (en) 2006-02-16 2009-06-09 Micron Technology, Inc. Localized compressive strained semiconductor
US20070207622A1 (en) * 2006-02-23 2007-09-06 Micron Technology, Inc. Highly selective doped oxide etchant
US7811900B2 (en) 2006-09-08 2010-10-12 Silicon Genesis Corporation Method and structure for fabricating solar cells using a thick layer transfer process
US8993410B2 (en) 2006-09-08 2015-03-31 Silicon Genesis Corporation Substrate cleaving under controlled stress conditions
US9362439B2 (en) 2008-05-07 2016-06-07 Silicon Genesis Corporation Layer transfer of films utilizing controlled shear region
US8293619B2 (en) 2008-08-28 2012-10-23 Silicon Genesis Corporation Layer transfer of films utilizing controlled propagation
US8101500B2 (en) * 2007-09-27 2012-01-24 Fairchild Semiconductor Corporation Semiconductor device with (110)-oriented silicon
US8330126B2 (en) 2008-08-25 2012-12-11 Silicon Genesis Corporation Race track configuration and method for wafering silicon solar substrates
US8039877B2 (en) * 2008-09-09 2011-10-18 Fairchild Semiconductor Corporation (110)-oriented p-channel trench MOSFET having high-K gate dielectric
US8329557B2 (en) 2009-05-13 2012-12-11 Silicon Genesis Corporation Techniques for forming thin films by implantation with reduced channeling
US8310031B2 (en) 2010-07-30 2012-11-13 Memc Electronic Materials, Inc. Semiconductor and solar wafers
KR20140096107A (ko) * 2011-11-07 2014-08-04 더 실라나 그룹 피티와이 리미티드 절연기판 상의 반도체 구조 및 그 제조방법
US9466532B2 (en) * 2012-01-31 2016-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. Micro-electro mechanical system (MEMS) structures with through substrate vias and methods of forming the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8501773A (nl) * 1985-06-20 1987-01-16 Philips Nv Werkwijze voor het vervaardigen van halfgeleiderinrichtingen.
US4771016A (en) * 1987-04-24 1988-09-13 Harris Corporation Using a rapid thermal process for manufacturing a wafer bonded soi semiconductor
US4883251A (en) * 1987-06-09 1989-11-28 Manas Jorge F Container for making ice cubes
JPH0636414B2 (ja) * 1989-08-17 1994-05-11 信越半導体株式会社 半導体素子形成用基板の製造方法
US5013681A (en) * 1989-09-29 1991-05-07 The United States Of America As Represented By The Secretary Of The Navy Method of producing a thin silicon-on-insulator layer
US5240876A (en) * 1991-02-22 1993-08-31 Harris Corporation Method of fabricating SOI wafer with SiGe as an etchback film in a BESOI process
JP2812405B2 (ja) * 1991-03-15 1998-10-22 信越半導体株式会社 半導体基板の製造方法
CA2061796C (en) * 1991-03-28 2002-12-24 Kalluri R. Sarma High mobility integrated drivers for active matrix displays
CA2069038C (en) * 1991-05-22 1997-08-12 Kiyofumi Sakaguchi Method for preparing semiconductor member
JPH07187892A (ja) * 1991-06-28 1995-07-25 Internatl Business Mach Corp <Ibm> シリコン及びその形成方法
US5258323A (en) * 1992-12-29 1993-11-02 Honeywell Inc. Single crystal silicon on quartz

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010232420A (ja) * 2009-03-27 2010-10-14 Sumco Corp 裏面照射型固体撮像素子用ウェーハおよびその製造方法ならびに裏面照射型固体撮像素子
JP2011086706A (ja) * 2009-10-14 2011-04-28 Sumco Corp 裏面照射型固体撮像素子用エピタキシャル基板およびその製造方法
JP2011086702A (ja) * 2009-10-14 2011-04-28 Sumco Corp 裏面照射型固体撮像素子用エピタキシャル基板およびその製造方法

Also Published As

Publication number Publication date
US5344524A (en) 1994-09-06
CA2166409A1 (en) 1995-01-12
DE69425825T2 (de) 2001-01-11
EP0706714A1 (en) 1996-04-17
EP0706714B1 (en) 2000-09-06
DE69425825D1 (de) 2000-10-12
WO1995001650A1 (en) 1995-01-12

Similar Documents

Publication Publication Date Title
JPH08512175A (ja) Ｓｏｉ基板の製造
US6054363A (en) Method of manufacturing semiconductor article
EP0553860B1 (en) Process for preparing a semiconductor substrate
US5659192A (en) SOI substrate fabrication
JP3192000B2 (ja) 半導体基板及びその作製方法
US6140210A (en) Method of fabricating an SOI wafer and SOI wafer fabricated thereby
US5854123A (en) Method for producing semiconductor substrate
JPS61296709A (ja) 半導体装置の製造方法
AU745315B2 (en) Method for manufacturing semiconductor article
US5763288A (en) Method for producing semiconductor substrate by wafer bonding
JP2002164520A (ja) 半導体ウェーハの製造方法
JP2002184960A (ja) Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
JP3456521B2 (ja) Ｓｏｉ基板の製造方法
JPH10242154A (ja) 薄膜半導体基板の表面処理方法
JP3412449B2 (ja) Ｓｏｉ基板の製造方法
JPH0567598A (ja) 半導体基板の製造方法
JPH11191617A (ja) Ｓｏｉ基板の製造方法
JP3452123B2 (ja) Ｓｏｉ基板の製造方法
JP2961522B2 (ja) 半導体電子素子用基板およびその製造方法
JP3484961B2 (ja) Ｓｏｉ基板の製造方法
JP3452122B2 (ja) Ｓｏｉ基板の製造方法
EP0706203A1 (en) Method of manufacturing SOI substrate
JP2808701B2 (ja) 半導体装置の製造方法
JPH0472631A (ja) 半導体基板およびその製造方法
JPH0878298A (ja) シリコン半導体ウェーハ及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041005

A313 Final decision of rejection without a dissenting response from the applicant

Free format text: JAPANESE INTERMEDIATE CODE: A313

Effective date: 20050228

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050405