JPH08512175A - Soi基板の製造 - Google Patents
Soi基板の製造Info
- Publication number
- JPH08512175A JPH08512175A JP7503654A JP50365495A JPH08512175A JP H08512175 A JPH08512175 A JP H08512175A JP 7503654 A JP7503654 A JP 7503654A JP 50365495 A JP50365495 A JP 50365495A JP H08512175 A JPH08512175 A JP H08512175A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- layer
- wafer
- etch stop
- silicon device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 239000000758 substrate Substances 0.000 title claims description 37
- 238000004519 manufacturing process Methods 0.000 title claims description 36
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 186
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 186
- 239000010703 silicon Substances 0.000 claims abstract description 186
- 238000000034 method Methods 0.000 claims abstract description 111
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 49
- 229910052796 boron Inorganic materials 0.000 claims abstract description 45
- 238000005530 etching Methods 0.000 claims abstract description 36
- 238000000227 grinding Methods 0.000 claims abstract description 14
- 239000012212 insulator Substances 0.000 claims abstract description 14
- 230000003647 oxidation Effects 0.000 claims description 21
- 238000007254 oxidation reaction Methods 0.000 claims description 21
- YCIMNLLNPGFGHC-UHFFFAOYSA-N catechol Chemical compound OC1=CC=CC=C1O YCIMNLLNPGFGHC-UHFFFAOYSA-N 0.000 claims description 8
- 239000013078 crystal Substances 0.000 claims description 6
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 6
- 229910052732 germanium Inorganic materials 0.000 claims description 5
- PIICEJLVQHRZGT-UHFFFAOYSA-N Ethylenediamine Chemical compound NCCN PIICEJLVQHRZGT-UHFFFAOYSA-N 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000004140 cleaning Methods 0.000 claims description 4
- 239000002904 solvent Substances 0.000 claims description 4
- 238000009877 rendering Methods 0.000 claims description 3
- 238000007789 sealing Methods 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 230000003750 conditioning effect Effects 0.000 claims 1
- 230000002093 peripheral effect Effects 0.000 claims 1
- 239000000565 sealant Substances 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 abstract description 6
- 238000012545 processing Methods 0.000 abstract description 2
- 235000012431 wafers Nutrition 0.000 description 91
- 239000010408 film Substances 0.000 description 15
- 230000007547 defect Effects 0.000 description 14
- 238000005516 engineering process Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 10
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 239000000853 adhesive Substances 0.000 description 6
- 230000001070 adhesive effect Effects 0.000 description 6
- 238000003486 chemical etching Methods 0.000 description 6
- 238000002513 implantation Methods 0.000 description 6
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000004927 fusion Effects 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 230000005855 radiation Effects 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 241001168730 Simo Species 0.000 description 2
- CFOAUMXQOCBWNJ-UHFFFAOYSA-N [B].[Si] Chemical compound [B].[Si] CFOAUMXQOCBWNJ-UHFFFAOYSA-N 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000010419 fine particle Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 238000013507 mapping Methods 0.000 description 2
- 125000004430 oxygen atom Chemical group O* 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 230000008092 positive effect Effects 0.000 description 2
- 235000015067 sauces Nutrition 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 241000238558 Eucarida Species 0.000 description 1
- 241000764773 Inna Species 0.000 description 1
- 235000002597 Solanum melongena Nutrition 0.000 description 1
- 244000061458 Solanum melongena Species 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000005411 Van der Waals force Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 125000004433 nitrogen atom Chemical group N* 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76275—Vertical isolation by bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76289—Lateral isolation by air gap
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/012—Bonding, e.g. electrostatic for strain gauges
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/97—Specified etch stop material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Element Separation (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
エッチストップとシリコン・デバイスの層を有するシリコン・デバイス・ウエハに室温でボンディングされた酸化層を備えたシリコン・ハンドル・ウエハを有するバックエッチ・シリコンオンインシュレータSOIプロセスである。室温でボンディングする面をまず親水性になるように調整する。ボンディング後、各層のエッジを封止する。シリコン・デバイス・ウエハ、エッチストップ層、およびデバイス層に、ホウ素をドーピングする。シリコン・デバイス・ウエハの大部分を研削によって除去する。次に、シリコン・デバイス・ウエハの残りの部分とエッチストップ層を化学的にエッチングし、それによってシリコン・ハンドル・ウエハの酸化層上に、シリコン・デバイス層の均一な層を残す。ボンディング、研削、および選択的エッチングは室温で行われるため、各種の層の間のホウ素の拡散が防止され、選択的エッチング・プロセスによって、シリコン・ハンドル・ウエハの埋込み酸化層上に平坦な無欠陥の薄い層ができるという点でほぼ完璧なシリコン・デバイス層を作ることが可能になる。次に、その結果できたSOIウエハを、デバイス処理する前に高温でアニールする。
Description
【発明の詳細な説明】
SOI基板の製造
発明の背景
本発明はシリコンオンインシュレータ(SOI)トランジスタ技術に関し、具
体的にはSOIトランジスタ基板に係わる。さらに具体的には、本発明はシリコ
ンオンインシュレータの製造に関する。
SOI技術は、高速超大規模集積(VLSI)回路用としてバルク・シリコン
・デバイスに比べて潜在的に性能が優れているため、1970年代後半以降、活
発な開発分野となっている。さらに、SOIデバイス、回路、およびシステムは
、軍事、宇宙、自動車の応用分野に伴う、高エネルギー放射や高温(たとえば摂
氏300度を超える高温)など苛酷な環境で満足な性能を実現することができる
。現在、いくつかのSOI回路(主として0.3ミクロンを超える薄膜に基づく
)が製造されてはいるが、必要なシリコン膜厚値、厚さの均一性、および低欠陥
(転移)密度を備えたSOI構造の製造の困難さのため、SOI技術の潜在能力
はまだ完全には実現されていない。たとえば、高速低雑音回路や、高温高放射応
用分野では、完全デプレーション・モードSOIデバイス動作を必要とする。こ
のような動作はさらに、きわめて薄い(0.25ミクロン未満)、均一な厚さ(
プラスマイナス50オングストローム変動未満)の無欠陥シリコン膜を必要とす
る。このような薄膜特性は、関連技術のSOI製造技術ではまだ満足に実現され
ていない。
第1図は、SOI基板製造のための酸素注入分離(SIMOX)プロセスを示
す関連技術の概略図である。このSIMOXプロセスは、広く使用されているプ
ロセスである。このプロセスは、シリコン・ウエハ14に約200KeVのエネ
ルギーで酸素原子12の高ドーズ(約1.8×1018/cm2)注入を行う必要
がある。注入後、ウエハ14を摂氏約1300度で長時間、すなわち約5時間ア
ニールすると、SiO2埋込み層16と薄いシリコン層17ができる。SIMO
Xプ
ロセスによって優れたシリコン膜厚制御と均一性が実現され、これがSIMOX
プロセスが早くから受け入れられた理由となっている。しかし、SIMOXプロ
セスの欠陥として、高欠陥密度と酸化物ピンホール欠陥がある。酸化物ピンホー
ル欠陥は、注入時の酸素イオン・ビームの粒子シャドウイングによるものである
。ピンホール欠陥によってデバイスの歩留まりが低くなる。注入後の長時間のア
ニールにも拘わらず、SIMOX材料の転移密度は高く、105〜106/cm2
の範囲である。この高い欠陥密度によって、できあがったCMOS回路の最大達
成可能性能が制限され、バイポーラ回路の高速低雑音に限界が生じる。SIMO
Xプロセスのこのような限界のため、ボンディング・アンド・エッチバックSO
I(BESOI)手法の変形がいくつか試みられてきた。
第2図に、エッチストップ層の使用を必要としないBESOI手法の1つの変
形を示す。このプロセスでは、シリコン・ハンドル・ウエハ18と酸化層22を
有するシリコン・デバイス・ウエハ20を摂氏約100度で溶融ボンディングす
る。その結果、2つのシリコン・ウエハ18と20が埋込み酸化層22を挟んで
密接にボンディングされる。次に、研削とラッピングによってデバイス・ウエハ
20の大部分を除去する。その後で、仕上げ高精度化学/機械研磨を行う。この
手法を用いて形成されたシリコン・デバイス層には欠陥がないが、厚さは平均的
に約2ミクロンで、プラスマイナス0.5ミクロンの厚さむらがある。このよう
に大きな厚さ値と厚さむらは、完全デプレーション・モード動作を必要とするS
OIデバイスにとっては満足のいくものではない。
第3図に、エッチストップ層23を使用するBESOI手法の第2の変形を示
す。このプロセスでは、埋込み酸化層22を有するシリコン・ハンドル・ウエハ
18とエッチストップ層23を有するシリコン・デバイス・ウエハ20(p-)
を、摂氏約1000度で溶融ボンディングする。シリコン・ハンドル・ウエハ1
8上の埋込み酸化層22は熱酸化によって形成される。エッチストップ層23は
、本質的に、ホウ素が高濃度にドーピングした(p++)単結晶シリコン層である
。この層は、エピタキシャル成長によって形成される。エッチストップ層を成長
させた後で、ホウ素で低濃度にドーピングした(p-)所望の厚さのシリコン・
デバイス層21をエピタキシャル成長させる。このSOI基板形成プロセスでは
、溶融
ボンディングの後、(シリコン・デバイス・ウエハ20の大部分を除去するため
の)研削と、残りのシリコン・デバイス・ウエハ20とエッチストップ層23を
除去するための選択的化学エッチングを行う。残念ながら、高温溶融ボンディン
グ・プロセス中に、高濃度にドーピングされたエッチストップ層23から低濃度
にドーピングされたデバイス層内に21にホウ素が拡散するため、エッチストッ
プ層の信頼性が重大な影響を受ける。さらに、デバイス層21の厚さと均一性の
制御がきわめて困難になり、その結果、完全デプレーション・モードSOIデバ
イス動作のための薄く均一なシリコン・デバイス層を得るには不十分なプロセス
となっている。この手法はあまり成功しているとは言えない。
第4図に、局部的プラズマ薄化手法を示す。このプロセスは、(第2図の)エ
ッチストップ層23のないBESOIプロセスで作製したウエハなど、プラスマ
イナス約0.5ミクロンの厚さむらのある平均的に約2ミクロンの厚さの厚いシ
リコン膜21を持つSOIウエハから開始する。まず、SOIウエハ面の全面の
シリコン膜の厚さと均一性を測定し、マッピングする。この厚さ分布情報を使用
して、局部的プラズマ・エッチング装置24を用いて、デバイス層21をCF4
+O2プラズマで局部的にエッチングすると同時に、装置24の下でSOI基板
を事前プログラム済み方式で移動させ、シリコン膜21の厚さを所望の値になる
まで薄くする。この厚さマッピング手順と局部的エッチング手順を必要に応じて
繰り返して、厚さが0.1〜0.3ミクロンの範囲で、厚さむらがプラスマイナ
ス約100オングストロームの、シリコン・デバイス層21の所望の厚さと均一
性を得ることができる。この局部的薄化手法の基本的な実現可能性は証明されて
いるが、高品質SOI回路基板を低コストで製造するためには、このプロセスの
コストとプラズマ・エッチングされたシリコン表面品質が、解決すべき問題とし
て残っている。
したがって、完全デプレーション・モード・デバイス動作用の無欠陥の薄い均
一なシリコン膜を有するSOI基板を低コストで製造するプロセスを開発する必
要がまだ残っている。本発明はこの必要に応えるものである。
発明の概要
本発明は、エッチストップ層とシリコン・デバイス層を有するシリコン・デバ
イス層に室温でボンディングされた埋込み酸化層を有するシリコン・ハンドル・
ウエハを備えるバックエッチ・シリコンオンインシュレータ・プロセスである。
シリコン・デバイス・ウエハ、エッチストップ層、およびデバイス層をホウ素で
ドーピングする。室温でボンディングする表面は、親水性になるように調整する
。ボンディング後、接着剤を使用してこれらの層のエッジを封止する。シリコン
・デバイス・ウエハの大部分を研削して除去する。次に、シリコン・デバイス・
ウエハの残りの部分とエッチストップ層を化学エッチングによって選択的に除去
し、それによってシリコン・ハンドル・ウエハ上に均一なデバイスシリコン層を
残す。ボンディング、研削、および選択的エッチングは室温で行われ、シリコン
・デバイス・ウエハ20およびエッチストップ層23とデバイス層の間のホウ素
の拡散が防止され、選択的エッチング・プロセスが可能になり、その結果、シリ
コン・ハンドル・ウエハの埋込み酸化層上に平坦な無欠陥の薄い層があるという
点でほぼ完璧なシリコン・デバイス層ができる。次に、シリコン・デバイス層と
埋込み酸化層とのボンディングを強化するために、このようにしてできたSOI
ウエハを高温でアニールする。所望の場合は、制御熱酸化とその結果生じた酸化
層のエッチングによって、このSOIウエハのシリコン・デバイス層の厚さをさ
らに薄くすることができる。熱酸化と酸化層エッチングはきわめて均一なプロセ
スであり、その結果、シリコン・デバイス層を所望の薄さにきわめて均一に薄く
することができる。
本発明のプロセスにより、必要なシリコン膜の厚さと均一性を有する完全デプ
レーション・モード・デバイス動作と、高放射および高温の応用分野用のSOI
回路の製造にとって十分な無欠陥SOI基板ができる。
図面の簡単な説明
第1図は、SIMOX SOI基板製造プロセスを示す図である。
第2図は、エッチストップ層のないBESOI基板の製造プロセスを示す図で
ある。
第3図は、エッチストップ層を有するBESOI基板の製造プロセスを示す図
である。
第4図は、局部的プラズマ薄化SOI基板の製造プロセスを示す図である。
第5図は、室温ボンディングSOI基板の製造プロセスを示す図である。
第6図は、シリコン・ウエハ上のシリコン・デバイス層とエッチストップ層中
のホウ素濃度を示すグラフである。
好ましい実施例の説明
第5図に、本発明による完全デプレーション・モードのデバイス動作にとって
十分なSOI基板を製造するプロセスを示す。熱酸化によってシリコン・ハンド
ル・ウエハ18上に埋込み酸化層22を作る。熱酸化は、シリコン・ハンドル・
ウエハ18を、酸化炉内の1000℃の蒸気環境に4時間入れることによって行
う。エッチストップ層23は本質的にホウ素で高濃度にドーピングした(p++)
単結晶シリコン層である。これは、エピタキシャル成長によって形成される。約
2.0ミクロンのp++エッチストップ層23を成長させた後、所望の厚さのホウ
素で低濃度にドーピングした(p-)単結晶シリコン・デバイス層21をエピタ
キシャル成長させる。厚さが0.2ミクロン以上のシリコン・デバイス層21の
場合、エピタキシャル成長のみを用いて層の厚さを制御することができる。たと
えば0.1ミクロンなど、それより薄いデバイス層の場合は、SOI構造内のシ
リコンの制御熱酸化と酸化物エッチングを用いる。
このプロセスでは、埋込み酸化層22を有するシリコン・ハンドル・ウエハ1
8と、エッチストップ層23を有するシリコン・デバイス・ウエハ20を室温で
ボンディングする。室温ボンディングは、ボンディングする表面を親水性になる
ように調整し、2つの面24と25を接触させることによって行う。たとえば、
シリコン面と二酸化シリコン面は、RCA#1−1NH3:5H2O:1H2O2ま
たはRCA#2−1HCl:6H2O:1H2O2などのRCA溶剤で洗浄するこ
とによって親水性にすることができる。このウエハ洗浄手順は、接触させてボン
デ
ィングする面から微粒物質を除去するようにも設計されている。微粒子があると
、ボンディング界面にボイドが形成され、デバイス歩留まり損の原因になる。そ
の後の薄化プロセスのための十分なボンディング強度が確実に得られるようにす
るため、次に、エポキシなどの接着剤を使用してこの複合物のボンディング周囲
をエッジ封止する。
ボンディング後、シリコン・デバイス・ウエハ20の大部分を研削とラッピン
グによって除去し、約20〜50ミクロンのウエハ20が残るようにする。この
初期シリコン・デバイス・ウエハ20の厚さは、通常520〜550ミクロンで
ある。次に、選択的化学エッチングを使用して残りのシリコン・ウエハ20とエ
ッチストップ層23を除去する。デバイス層21の厚さは、0.01ないし2ミ
クロンの範囲とすることができるが、好ましい厚さは約0.2ミクロンで、表面
むらはプラスマイナス50オングストローム以内である。次に、薄い均一なシリ
コン・デバイス層21、埋込み酸化層22、およびシリコン・ハンドル・ウエハ
18から成るSOIウエハ21を、窒素環境で2時間、約1000℃でアニール
し、ボンディング強度の強化のためにシリコン・デバイス層21を溶融ボンディ
ングする。次に、従来のSOIデバイスプロセス技法を用いてこのSOIウエハ
を従来のCMOS/バイポーラ・プロセス・シーケンスで処理する。溶融ボンデ
ィング後、必要であれば制御熱酸化と形成された酸化物の除去によって、シリコ
ン・デバイス層21をさらに薄くすることもできることに留意されたい。
第6図に、室温ボンディングを行う前のデバイス層21とエッチストップ層2
3を有するシリコン・デバイス基板20中のホウ素濃度のグラフ26を示す。第
6図には、デバイス層21の第1の表面から始まるホウ素濃度も曲線27で示さ
れている。曲線28で示すように、初期シリコン基板内のホウ素濃度は約1×1
015/cm3である。曲線29は、エピタキシャル付着させたエッチストップ(
p++)層23内の約2×1020/cm3のホウ素濃度を示している。シリコン基
板20内の1015/cm3から1020/cm3へのホウ素濃度推移が曲線31によ
って示されている。エッチストップ層23は、GeH4ソースを使用して10パ
ーセントのゲルマニウムでドーピングされ、小さいホウ素原子によって生じる引
張り応力を、より大きなゲルマニウム原子による圧縮応力で補正する。エッチス
テップ
層の厚さは約2ミクロンである。シリコン・デバイス層21のホウ素濃度は1015
/cm3未満である。デバイス層21の最終的な所望の厚さは、その後の制御
酸化と酸化物除去によって実現することができる。エッチストップ層23とデバ
イス層21の間のホウ素濃度グラフの勾配は、デバイス層21に高いエピタキシ
ャル成長率(すなわち短時間)を用いることによって、第6図の曲線30によっ
て示されているようにきわめて急峻に維持される。この急勾配30は、薄く均一
なシリコン・デバイス層を製造するための信頼性の高い選択的エッチングを実現
する上で重要である。
ボンディング、研削、および選択的エッチング操作はすべて室温で行われるた
め、ホウ素の拡散は起こらず、従って選択的エッチング・プロセスが期待通り良
好な効果を上げる。EDPは、ホウ素濃度が8×1019/cm3未満のときにエ
ッチング効果が顕著なEDP(エチレンジアミンおよびピロカテコール)を使用
して、シリコン基板またはデバイス・ウエハ20をエッチングにより選択的に除
去する。次に、ホウ素濃度が7×1018/cm3を超えるとエッチング効果が顕
著な1HF:3HNO3:8HAcエッチング液(酢酸)を使用して、エッチス
トップ層23をエッチングして選択的に除去する。
【手続補正書】特許法第184条の8
【提出日】1995年7月7日
【補正内容】
補正明細書
SOI基板の製造
発明の背景
本発明はシリコンオンインシュレータ(SOI)トランジスタ技術に関し、具
体的にはSOIトランジスタ基板に係わる。さらに具休的には、本発明はシリコ
ンオンインシュレータの製造に関する。
SOI技術は、高速超大規模集積(VLSI)回路用としてバルク・シリコン
・デバイスに比べて潜在的に性能が優れているため、1970年代後半以降、活
発な開発分野となっている。さらに、SOIデバイス、回路、およびシステムは
、軍事、宇宙、自動車の応用分野に伴う、高エネルギー放射や高温(たとえば摂
氏300度を超える高温)など苛酷な環境で満足な性能を実現することができる
。現在、いくつかのSOI回路(主として0.3ミクロンを超える薄膜に基づく
)が製造されてはいるが、必要なシリコン膜厚値、厚さの均一性、および低欠陥
(転移)密度を備えたSOI構造の製造の困難さのため、SOI技術の潜在能力
はまだ完全には実現されていない。たとえば、高速低雑音回路や、高温高放射応
用分野では、完全デプレーション・モードSOIデバイス動作を必要とする。こ
のような動作はさらに、きわめて薄い(0.25ミクロン未満)、均一な厚さ(
プラスマイナス5ナノメーター(nm)未満)の無欠陥シリコン膜を必要とする
。このような薄膜特性は、関連技術のSOI製造技術ではまだ満足に実現されて
いない。
第1図は、SOI基板製造のための酸素注入分離(SIMOX)プロセスを示
す関連技術の概略図である。このSIMOXプロセスは、広く使用されているプ
ロセスである。このプロセスは、シリコン・ウエハ14に約200KeVのエネ
ルギーで酸素原子12の高ドーズ(約1.8×1018/cm2)注入を行う必要
がある。注入後、ウエハ14を摂氏約1300度で長時間、すなわち約5時間ア
ニールすると、SiO2埋込み層16と薄いシリコン層17ができる。SIMO
Xプ
ロセスによって優れたシリコン膜厚制御と均一性が実現され、これがSIMOX
プロセスが早くから受け入れられた理由となっている。しかし、SIMOXプロ
セスの欠陥として、高欠陥密度と酸化物ピンホール欠陥がある。酸化物ピンホー
ル欠陥は、注入時の酸素イオン・ビームの粒子シャドウイングによるものである
。ピンホール欠陥によってデバイスの歩留まりが低くなる。注入後の長時間のア
ニールにも拘わらず、SIMOX材料の転移密度は高く、105〜106/cm2
の範囲である。この高い欠陥密度によって、できあがったCMOS回路の最大達
成可能性能が制限され、バイポーラ回路の高速低雑音に限界が生じる。SIMO
Xプロセスのこのような限界のため、ボンディング・アンド・エッチバックSO
I(BESOI)手法の変形がいくつか試みられてきた。
第2図に、エッチストップ層の使用を必要としないBESOI手法の1つの変
形を示す。このプロセスでは、シリコン・ハンドル・ウエハ18と酸化層22を
有するシリコン・デバイス・ウエハ20を摂氏約100度で溶融ボンディングす
る。その結果、2つのシリコン・ウエハ18と20が埋込み酸化層22を挟んで
密接にボンディングされる。次に、研削とラッピングによってデバイス・ウエハ
20の大部分を除去する。その後で、仕上げ高精度化学/機械研磨を行う。この
手法を用いて形成されたシリコン・デバイス層には欠陥がないが、厚さは平均的
に約2ミクロンで、プラスマイナス0.5ミクロンの厚さむらがある。このよう
に大きな厚さ値と厚さむらは、完全デプレーション・モード動作を必要とするS
OIデバイスにとっては満足のいくものではない。
第3図に、エッチストップ層23を使用するBESOI手法の第2の変形を示
す。このプロセスでは、埋込み酸化層22を有するシリコン・ハンドル・ウエハ
18とエッチストップ層23を有するシリコン・デバイス・ウエハ20(p-)
を、摂氏約1000度で溶融ボンディングする。シリコン・ハンドル・ウエハ1
8上の埋込み酸化層22は熱酸化によって形成される。エッチストップ層23は
、本質的に、ホウ素が高濃度にドーピングした(p++)単結晶シリコン層である
。この層は、エピタキシャル成長によって形成される。エッチストップ層を成長
させた後で、ホウ素で低濃度にドーピングした(p-)所望の厚さのシリコン・
デバイス層21をエピタキシャル成長させる。このSOI基板形成プロセスでは
、溶融
ボンディングの後、(シリコン・デバイス・ウエハ20の大部分を除去するため
の)研削と、残りのシリコン・デバイス・ウエハ20とエッチストップ層23を
除去するための選択的化学エッチングを行う。残念ながら、高温溶融ボンディン
グ・プロセス中に、高濃度にドーピングされたエッチストップ層23から低濃度
にドーピングされたデバイス層21内にホウ素が拡散するため、エッチストップ
層の信頼性が重大な影響を受ける。さらに、デバイス層21の厚さと均一性の制
御がきわめて困難になり、その結果、完全デプレーション・モードSOIデバイ
ス動作のための薄く均一なシリコン・デバイス層を得るには不十分なプロセスと
なっている。この手法はあまり成功しているとは言えない。
第4図に、局部プラズマ薄化手法を示す。このプロセスは、(第2図の)エッ
チストップ層23のないBESOIプロセスで作製したウエハなど、プラスマイ
ナス約0.5ミクロンの厚さむらのある平均的に約2ミクロンの厚さの厚いシリ
コン膜21を持つSOIウエハから開始する。まず、SOIウエハ面の全面のシ
リコン膜の厚さと均一性を測定し、マッピングする。この厚さ分布情報を使用し
て、局部プラズマ・エッチング装置24を用いて、デバイス層21をCF4+O2
プラズマで局部的にエッチングすると同時に、装置24の下でSOI基板を事前
プログラム済み方式で移動させ、シリコン膜21の厚さを所望の値になるまで薄
くする。この厚さマッピング手順と局部エッチング手順を必要に応じて繰り返し
て、厚さが0.1〜0.3ミクロンの範囲で、厚さむらがプラスマイナス約10
nm(100オングストローム)の、シリコン・デバイス層21の所望の厚さと
均一性を得ることができる。この局部薄化手法の基本的な実現可能性は証明され
ているが、高品質SOI回路基板を低コストで製造するためには、このプロセス
のコストとプラズマ・エッチングされたシリコン表面品質が、解決すべき問題と
して残っている。
1989年10月3〜5日にネバダ州で開催された1989年IEEE SO
S/SOI技術会議におけるA.Soderbargの報文「Fabricat
ion of BESOI−materials using implant
ed nitrogen as an effective etch−sto
p barrier」、64〜65ページには、原子ボンディングを使用して基
板ウエハにボンディングされた注入SOIウエハが開示されている。ボンディン
グ温度は酸素雰囲気中で30分間、1150℃であった。試料は115℃のED
P溶剤でエッチングされた。1992年10月28日公告の欧州特許EP051
0368A1号には、アクティブ・マトリックス型表示装置用集積ドライバの製
造に使用する高移動度薄膜トランジスタの形成方法が開示されている。1989
年8月発行のJapanese Journal of Applied Ph
ysics第28巻第8号第1部1426〜1443ページ所載のJ.Hais
ma等の論文「Siiicon−On−Insulator Wafer Bo
nding−Wafer Thinning Technological E
valuations」には、1ナノメータ未満のウエハ距離で密着ボンディン
グのための十分な強度を有することが判明しているファンデルワールス力による
シリコン・ウエハの接合が開示されている。1991年1月発行のJourna
l of the Electrochemical Society第138
巻第1号の341〜347ページ所載のW.Maszaraの論文「Silic
on−On−Insulator by Wafer Bonding:A R
eview」には、研削とエッチ・バックプロセスに耐え得ると思われる室温ボ
ンディングが開示されている。1992年12月30日公告の欧州特許EP05
20216A2号には、無転移層を有する絶縁体構造上にシリコンを製作する方
法が開示されている。1991年9月4日公告の欧州特許EP0444943A
1号には、2枚のウエハを高温で接合して、熱参加処理を受けるウエハ間のボン
ディング強度を生じさせることによって、接合されたウエハ全面に第2の酸化膜
を形成した、接着ウエハの製造方法が開示されている。
しかし、完全デプレーション・モード・デバイス動作用の無欠陥で薄い均一な
シリコン膜を有するSOI基板を低コストで製造するプロセスを開発する必要が
まだ残っている。本発明はこの必要に応えるものである。
発明の概要
本発明は、エッチストップ層とシリコン・デバイス層を有するシリコン・デバ
イス層に室温でボンディングされた埋込み酸化層を有するシリコン・ハンドル・
ウエハを備えるバックエッチ・シリコンオンインシュレータ・プロセスである。
シリコン・デバイス・ウエハ、エッチストップ層、およびデバイス層をホウ素で
ドーピングする。室温でボンディングする表面は、親水性になるように調整する
。ボンディング後、接着剤を使用してこれらの層のエッジを封止する。シリコン
・デバイス・ウエハの大部分を研削して除去する。次に、シリコン・デバイス・
ウエハの残りの部分とエッチストップ層を化学エッチングによって選択的に除去
し、それによってシリコン・ハンドル・ウエハ上に均一なデバイスシリコン層を
残す。ボンディング、研削、および選択的エッチングは室温で行われ、シリコン
・デバイス・ウエハ20およびエッチストップ層23とデバイス層の間のホウ素
の拡散が防止され、選択的エッチング・プロセスが可能になり、その結果、シリ
コン・ハンドル・ウエハの埋込み酸化層上に平坦な無欠陥の薄い層があるという
点でほぼ完璧なシリコン・デバイス層ができる。次に、シリコン・デバイス層と
埋込み酸化層とのボンディングを強化するために、このようにしてできたSOI
ウエハを高温でアニールする。所望の場合は、制御熱酸化とその結果生じた酸化
層のエッチングによって、このSOIウエハのシリコン・デバイス層の厚さをさ
らに薄くすることができる。熱酸化と酸化層エッチングはきわめて均一なプロセ
スであり、その結果、シリコン・デバイス層を所望の薄さにきわめて均一に薄く
することができる。
本発明のプロセスにより、必要なシリコン膜の厚さと均一性を有する完全デプ
レーション・モード・デバイス動作と、高放射および高温の応用分野用のSOI
回路の製造にとって十分な無欠陥SOI基板ができる。
図面の簡単な説明
第1図は、SIMOX SOI基板製造プロセスを示す図である。
第2図は、エッチストップ層のないBESOI基板の製造プロセスを示す図で
ある。
第3図は、エッチストップ層を有するBESOI基板の製造プロセスを示す図
である。
第4図は、局部的プラズマ薄化SOI基板の製造プロセスを示す図である。
第5図は、室温ボンディングSOI基板の製造プロセスを示す図である。
第6図は、シリコン・ウエハ上のシリコン・デバイス層とエッチストップ層中
のホウ素濃度を示すグラフである。
好ましい実施形態の説明
第5図に、本発明による完全デプレーション・モードのデバイス動作にとって
十分なSOI基板を製造するプロセスを示す。熱酸化によってシリコン・ハンド
ル・ウエハ18上に埋込み酸化層22を作る。熱酸化は、シリコン・ハンドル・
ウエハ18を、酸化炉内の1000℃の蒸気環境に4時間入れることによって行
う。エッチストップ層23は本質的にホウ素で高濃度にドーピングした(p++)
単結晶シリコン層である。これは、エピタキシャル成長によって形成される。約
2.0ミクロンのp++エッチストップ層23を成長させた後、所望の厚さのホウ
素で低濃度にドーピングした(p-)単結晶シリコン・デバイス層21をエピタ
キシャル成長させる。厚さが0.2ミクロン以上のシリコン・デバイス層21の
場合、エピタキシャル成長のみを用いて層の厚さを制御することができる。たと
えば0.1ミクロンなど、それより薄いデバイス層の場合は、SOI構造内のシ
リコンの制御熱酸化と酸化物エッチングを用いる。
このプロセスでは、埋込み酸化層22を有するシリコン・ハンドル・ウエハ1
8と、エッチストップ層23を有するシリコン・デバイス・ウエハ20を室温で
ボンディングする。室温ボンディングは、ボンディングする表面を親水性になる
ように調整し、2つの面24と25を接触させることによって行う。たとえば、
シリコン面と二酸化シリコン面は、RCA#1−1NH3:5H2O:1H2O2ま
たはRCA#2−1HCl:6H2O:1H2O2などのRCA溶剤で洗浄するこ
とによって親水性にすることができる。このウエハ洗浄手順は、接触させてボン
ディングする面から微粒物質を除去するようにも設計されている。微粒子がある
と、ボンディング界面にボイドが形成され、デバイス歩留まり損の原因になる。
その
後の薄化プロセスのための十分なボンディング強度が確実に得られるようにする
ため、次に、エポキシなどの接着剤を使用してこの複合物のボンディング周囲を
エッジ封止する。
ボンディング後、シリコン・デバイス・ウエハ20の大部分を研削とラッピン
グによって除去し、約20〜50ミクロンのウエハ20が残るようにする。この
初期シリコン・デバイス・ウエハ20の厚さは、通常520〜550ミクロンで
ある。次に、選択的化学エッチングを使用して残りのシリコン・ウエハ20とエ
ッチストップ層23を除去する。デバイス層21の厚さは、0.01ないし2ミ
クロンの範囲とすることができるが、好ましい厚さは約0.2ミクロンで、表面
むらはプラスマイナス5nm(50オングストローム)以内である。次に、薄い
均一なシリコン・デバイス層21、埋込み酸化層22、およびシリコン・ハンド
ル・ウエハ18から成るSOIウエハ21を、窒素環境で2時間、約1000℃
でアニールし、ボンディング強度の強化のためにシリコン・デバイス層21を溶
融ボンディングする。次に、従来のSOIデバイスプロセス技法を用いてこのS
OIウエハを従来のCMOS/バイポーラ・プロセス・シーケンスで処理する。
溶融ボンディング後、必要であれば制御熱酸化と形成された酸化物の除去によっ
て、シリコン・デバイス層21をさらに薄くすることもできることに留意された
い。
第6図に、室温ボンディングを行う前のデバイス層21とエッチストップ層2
3を有するシリコン・デバイス基板20中のホウ素濃度のグラフ26を示す。第
6図には、デバイス層21の第1の表面から始まるホウ素濃度も曲線27で示さ
れている。曲線28で示すように、初期シリコン基板内のホウ素濃度は約1×1
015/cm3である。曲線29は、エピタキシャル付着させたエッチストップ(
p++)層23内の約2×1020/cm3のホウ素濃度を示している。シリコン基
板20内の1015/cm3から1020/cm3へのホウ素濃度推移が曲線31によ
って示されている。エッチストップ層23は、GeH4ソースを使用して10パ
ーセントのゲルマニウムでドーピングされ、小さいホウ素原子によって生じる引
張り応力を、より大きなゲルマニウム原子による圧縮応力で補正する。エッチス
テップ層の厚さは約2ミクロンである。シリコン・デバイス層21のホウ素濃度
は1015
/cm3未満である。デバイス層21の最終的な所望の厚さは、その後の制御
酸化と酸化物除去によって実現することができる。エッチストップ層23とデバ
イス層21の間のホウ素濃度グラフの勾配は、デバイス層21に高いエピタキシ
ャル成長率(すなわち短時間)を用いることによって、第6図の曲線30によっ
て示されているようにきわめて急峻に維持される。この急勾配30は、薄く均一
なシリコン・デバイス層を製造するための信頼性の高い選択的エッチングを実現
する上で重要である。
ボンディング、研削、および選択的エッチング操作はすべて室温で行われるた
め、ホウ素の拡散は起こらず、従って選択的エッチング・プロセスが期待通り良
好な効果を上げる。EDPは、ホウ素濃度が8×1019/cm3未満のときにエ
ッチング効果が顕著なEDP(エチレンジアミンおよびピロカテコール)を使用
して、シリコン基板またはデバイス・ウエハ20をエッチングにより選択的に除
去する。次に、ホウ素濃度が7×1018/cm3を超えるとエッチング効果が顕
著な1HF:3HNO3:8HAcエッチング液(酢酸)を使用して、エッチス
トップ層23をエッチングして選択的に除去する。
補正請求の範囲
1. シリコン・デバイス・ウエハ(20)上にエッチストップ層(23)を形
成するステップと、
エッチストップ層(23)上にシリコン・デバイス層(21)を形成するステ
ップと、
シリコン・ハンドル・ウエハ(18)に誘電層(22)を形成するステップと
、
誘電層(22)とシリコン・デバイス層(21)の露出面を親水性にするステ
ップと、
シリコン・デバイス層(21)と誘電層(22)の露出面を室温で互いにボン
ディングするステップとを含む、シリコンオンインシュレータ基板を製造する方
法であって、
シリコン・デバイス層(21)とシリコン・ハンドル・ウエハ(18)とのボ
ンディングの周囲のエッジを室温で接着剤を使用して封止し、
シリコン・デバイス・ウエハ(20)を除去し、
エッチストップ層(23)を除去し、
前記除去ステップを室温で行い、
シリコン・デバイス層(21)と誘電層(22)のボンディングをアニールす
ることを特徴とする方法。
2. シリコン・デバイス・ウエハ(20)の除去が研削とエッチングによって
行われ、
エッチストップ層(23)の除去がエッチングによって行われることを特徴と
する請求項1に記載の方法。
3. 誘電層(22)の形成がシリコン・ハンドル・ウエハ(20)の表面を熱
酸化することによって行われることを特徴とする請求項2に記載の方法。
4.エッチストップ層(23)が高濃度にドーピングされた単結晶層であり、
シリコン・デバイス層(21)が低濃度にドーピングされた単結晶層であるこ
とを特徴とする請求項3に記載の方法。
5. エッチストップ層(23)の形成がエピタキシャル成長によって行われ、
シリコン・デバイス層(21)の形成がエピタキシャル成長によって行われる
ことを特徴とする請求項4に記載の方法。
6. シリコン・デバイス層(21)の厚さの値が0.01ミクロンと2.0ミ
クロンの間であり、
エッチストップ層の除去後にシリコン・デバイス層(21)の表面むらがプラ
スマイナス5nm(50オングストローム)であることを特徴とする請求項5に
記載の方法。
7. シリコン・デバイス・ウエハ(21)をホウ素で低濃度にドーピング(p-
)し、
エッチストップ層(23)をホウ素で高濃度にドーピング(p++)し、ゲルマ
ニウムで共にドーピングすることを特徴とする請求項6に記載の方法。
8. 誘電層(22)とデバイス層(21)の表面を、各表面を互いにボンディ
ングする前に親水性にするステップが、露出面を1NH3:5H2O:1H2O2を
使用して洗浄することによって行われ、
シリコン・デバイス・ウエハ(21)の除去がエチレンジアミンおよびピロカ
テコールの適用によって行われ、
エッチストップ層(23)の除去が1HF:3HNO3:8HAcの適用によ
って行われることを特徴とする請求項7に記載の方法。
9. シリコン・デバイス層(21)上に酸化物を熱的に形成するステップと、
シリコン・デバイス層(21)上の酸化物を除去してシリコン・デバイス層を
薄くするステップとをさらに含む請求項8に記載の方法。
10.ボンディング強度を向上させるために、シリコン・デバイス層(21)と
誘電層(22)とのボンディングのアニールが摂氏約1000度で行われること
を特徴とする請求項9に記載の方法。
11. シリコン・デバイス・ウエハ(20)のホウ素濃度が約1015原子/c
m3であり、
エッチストップ層(23)のホウ素濃度が約1020原子/cm3であり、
シリコン・デバイス層のホウ素濃度が1015原子/cm3未満であることを特
徴とする請求項10に記載の方法。
12. エッチストップ層(23)に約10パーセントのゲルマニウムを共にド
ーピングして、小さいホウ素原子によって生じる引張り応力をより大きいゲルマ
ニウム原子によって生じる圧縮応力によって補償することを特徴とする請求項1
1に記載の方法。
─────────────────────────────────────────────────────
【要約の続き】
ス処理する前に高温でアニールする。
Claims (1)
- 【特許請求の範囲】 1. シリコン・デバイス・ウエハ上にエッチストップ層を形成するステップと 、 エッチストップ層上にデバイス層を形成するステップと、 シリコン・ハンドル・ウエハに誘電層を形成するステップと、 誘電層とデバイス層の露出面を親水性にするステップと、 デバイス層と誘電層の露出面を室温で互いにボンディングするステップとを含 む、シリコンオンインシュレータ基板を製造する方法であって、 シリコン・デバイス・ウエハを除去し、 エッチストップ層を除去することを特徴とする方法。 2. シリコン・デバイス・ウエハからシリコン・ハンドル・ウエハまでのエッ ジを、ボンディングの後、シリコン・デバイス・ウエハとエッチストップ層を除 去する前に封止するステップをさらに含む請求項1に記載の方法。 3. デバイス層と誘電層のボンディングをアニールするステップをさらに含む 請求項2に記載の方法。 4. シリコン・デバイス・ウエハの除去が研削とエッチングによって行われ、 エッチストップ層の除去がエッチングによって行われることを特徴とする請求 項3に記載の方法。 5. 誘電層の形成がシリコン・ハンドル・ウエハの表面を熱酸化することによ って行われることを特徴とする請求項4に記載の方法。 6. エッチストップ層が高濃度にドーピングされた単結晶層であり、 デバイス層が低濃度にドーピングされた単結晶層であることを特徴とする請求 項5に記載の方法。 7. エッチストップ層の形成がエピタキシャル成長によって行われ、 デバイス層の形成がエピタキシャル成長によって行われることを特徴とする請 求項6に記載の方法。 8. デバイス層の厚さの値が0.01ミクロンと2.0ミクロンの間であり、 エッチストップ層の除去後にデバイス層の表面むらがプラスマイナス75オン グストロームであることを特徴とする請求項7に記載の方法。 9. シリコン・デバイス・ウエハをホウ素で低濃度にドーピング(p-)し、 エッチストップ層をホウ素で高濃度にドーピング(p++)し、ゲルマニウムで 共にドーピングすることを特徴とする請求項8に記載の方法。 10. 誘電層とデバイス層の表面を、各表面を互いにボンディングする前に親 水性にするステップが、露出面をRCA溶剤を使用して洗浄することによって行 われ、 シリコン・デバイス・ウエハの除去がエチレンジアミンおよびピロカテコール の適用によって行われ、 エッチストップ層の除去が1HF:3HNO3:8HAcの適用によって行わ れることを特徴とする請求項9に記載の方法。 11. シリコン・ハンドル・ウエハの表面を酸化してシリコン・ハンドル・ウ エハ上に酸化面を作るステップと、 ホウ素が高濃度にドーピングされた(p++)単結晶層をシリコン・デバイス・ ウエハの表面上にエッチストップ層としてエピタキシャル成長させるステップと 、 ホウ素が低濃度にドーピングされた(p-)単結晶層をエッチストップ層上に デバイス層としてエピタキシャル成長させるステップと、 シリコン・デバイス層の第1の面とシリコン・ハンドル・ウエハの酸化面を親 水性になるように調整するステップと、 シリコン・デバイス層の第1の面とシリコン・ハンドル・ウエハの酸化面とを 室温で互いにボンディングしてボンディング面を作るステップと、 ボンディング面のボンディング周辺部を密封剤で封止するステップと、 シリコン・デバイス・ウエハのかなりの部分を研削によって除去するステップ と、 シリコン・デバイス・ウエハの残りの部分をエッチングするステップと、 エッチストップ層をエッチングして、シリコン・デバイス層の第2の面を露出 させるステップと、 シリコン・デバイス層の第1の面とシリコン・ハンドル・ウエハの酸化面のボ ンディングをアニールするステップとを含む、シリコンオンインシュレータ基板 の製造方法。 12. 作製されたシリコン・デバイス層の厚さが0.01ミクロンと2.0ミ クロンの間の値で、表面むらがプラスマイナス75オングストロームであること を特徴とする、請求項11に記載の方法。 13.シリコン・デバイス層の第2の面上に酸化物を熱的に形成するステップと 、 シリコン・デバイス層の第2の面上の酸化物を除去してシリコン・デバイス層 を薄くするステップとをさらに含む請求項12に記載の方法。 14. RCA溶液で第1の面と酸化面を洗浄することによりシリコン・デバイ ス層の第1の面とシリコン・ハンドル・ウエハの酸化面のコンディショニングを 行うことを特徴とする請求項13に記載の方法。 15. エッチングによって除去されたシリコン・デバイス・ウエハの残りの部 分が20〜50ミクロンの厚さを持つことを特徴とする請求項14に記載の方法 。 16. シリコン・デバイス層とシリコン・ハンドル・ウエハとのボンディング 面のボンディング強度を強化するために、シリコン・デバイス層の第1の面とシ リコン・ハンドル・ウエハの酸化面のボンディングのアニールを摂氏約1000 度で行うことを特徴とする請求項14に記載の方法。 17. シリコン・デバイス・ウエハのホウ素濃度が約1015原子/cm3であ り、 エッチストップ層のホウ素濃度が約1020原子/cm3であり、 シリコン・デバイス層のホウ素濃度が1015原子/cm3未満であることを特 徴とする請求項15に記載の方法。 18. エッチストップ層に約10パーセントのゲルマニウムを共にドーピング して、小さいホウ素原子によって生じる引張り応力をより大きいゲルマニウム原 子によって生じる圧縮応力によって補償することを特徴とする請求項17に記載 の方法。 19 エッチングされるシリコン・デバイス・ウエハの残りの部分が、エチレ ン・ジアミンおよびピロカテコール(EDP)でエッチングされ、 エッチングされるエッチストップ層が1HF:3HNO3:8HAcエッチン グ液によってエッチングされることを特徴とする請求項18に記載の方法。 20. 酸化面を有するシリコン・ハンドル・ウエハと、 0.05ミクロンと0.4ミクロンの間の値に設定された厚さを有し、酸化面 上に、表面むらがプラスマイナス75オングストローム未満の露出面が配置され 、 ボンディングされているシリコン・デバイス層とを備えたシリコンオンインシュ レータ基板。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/085,422 | 1993-06-30 | ||
US08/085,422 US5344524A (en) | 1993-06-30 | 1993-06-30 | SOI substrate fabrication |
PCT/US1994/007423 WO1995001650A1 (en) | 1993-06-30 | 1994-06-30 | Soi substrate fabrication |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08512175A true JPH08512175A (ja) | 1996-12-17 |
Family
ID=22191483
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7503654A Ceased JPH08512175A (ja) | 1993-06-30 | 1994-06-30 | Soi基板の製造 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5344524A (ja) |
EP (1) | EP0706714B1 (ja) |
JP (1) | JPH08512175A (ja) |
CA (1) | CA2166409A1 (ja) |
DE (1) | DE69425825T2 (ja) |
WO (1) | WO1995001650A1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010232420A (ja) * | 2009-03-27 | 2010-10-14 | Sumco Corp | 裏面照射型固体撮像素子用ウェーハおよびその製造方法ならびに裏面照射型固体撮像素子 |
JP2011086706A (ja) * | 2009-10-14 | 2011-04-28 | Sumco Corp | 裏面照射型固体撮像素子用エピタキシャル基板およびその製造方法 |
JP2011086702A (ja) * | 2009-10-14 | 2011-04-28 | Sumco Corp | 裏面照射型固体撮像素子用エピタキシャル基板およびその製造方法 |
Families Citing this family (61)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1027893A (ja) * | 1993-10-29 | 1998-01-27 | Amer Fib Inc | 電荷シンク又は電位ウェルとして設けられた絶縁層の下の基板内に電気的に結合され別に形成されたドープされた領域を有するsoiウエーハ上に設けられた集積回路(ic)装置 |
JP2980497B2 (ja) * | 1993-11-15 | 1999-11-22 | 株式会社東芝 | 誘電体分離型バイポーラトランジスタの製造方法 |
JPH0831791A (ja) * | 1994-07-11 | 1996-02-02 | Mitsubishi Electric Corp | 半導体層の製造方法 |
WO1996015550A1 (en) * | 1994-11-10 | 1996-05-23 | Lawrence Semiconductor Research Laboratory, Inc. | Silicon-germanium-carbon compositions and processes thereof |
JP3265493B2 (ja) * | 1994-11-24 | 2002-03-11 | ソニー株式会社 | Soi基板の製造方法 |
US5668045A (en) * | 1994-11-30 | 1997-09-16 | Sibond, L.L.C. | Process for stripping outer edge of BESOI wafers |
DE19503623B4 (de) * | 1995-02-03 | 2008-01-10 | Robert Bosch Gmbh | Drehratensensor |
US5937312A (en) * | 1995-03-23 | 1999-08-10 | Sibond L.L.C. | Single-etch stop process for the manufacture of silicon-on-insulator wafers |
US5494849A (en) * | 1995-03-23 | 1996-02-27 | Si Bond L.L.C. | Single-etch stop process for the manufacture of silicon-on-insulator substrates |
EP0742598B1 (en) * | 1995-05-08 | 2000-08-02 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing a composite substrate and a piezoelectric device using the substrate |
US5688415A (en) * | 1995-05-30 | 1997-11-18 | Ipec Precision, Inc. | Localized plasma assisted chemical etching through a mask |
US5681775A (en) * | 1995-11-15 | 1997-10-28 | International Business Machines Corporation | Soi fabrication process |
TW309647B (ja) * | 1995-12-30 | 1997-07-01 | Hyundai Electronics Ind | |
US6114188A (en) * | 1996-04-12 | 2000-09-05 | Northeastern University | Method of fabricating an integrated complex-transition metal oxide device |
WO1997039481A1 (en) * | 1996-04-12 | 1997-10-23 | Northeastern University | An integrated complex-transition metal oxide device and a method of fabricating such a device |
US6383849B1 (en) * | 1996-06-29 | 2002-05-07 | Hyundai Electronics Industries Co., Ltd. | Semiconductor device and method for fabricating the same |
JP3535318B2 (ja) * | 1996-09-30 | 2004-06-07 | 富士通株式会社 | 半導体装置およびその製造方法 |
US6391744B1 (en) * | 1997-03-19 | 2002-05-21 | The United States Of America As Represented By The National Security Agency | Method of fabricating a non-SOI device on an SOI starting wafer and thinning the same |
US20070122997A1 (en) | 1998-02-19 | 2007-05-31 | Silicon Genesis Corporation | Controlled process and resulting device |
US6033974A (en) | 1997-05-12 | 2000-03-07 | Silicon Genesis Corporation | Method for controlled cleaving process |
US6146979A (en) | 1997-05-12 | 2000-11-14 | Silicon Genesis Corporation | Pressurized microbubble thin film separation process using a reusable substrate |
US6548382B1 (en) | 1997-07-18 | 2003-04-15 | Silicon Genesis Corporation | Gettering technique for wafers made using a controlled cleaving process |
KR100565438B1 (ko) * | 1998-02-02 | 2006-03-30 | 신닛뽄세이테쯔 카부시키카이샤 | Soi기판 및 그의 제조방법 |
US6017822A (en) * | 1998-09-16 | 2000-01-25 | The United States Of America As Represented By The National Security Agency | Method of thinning semiconductor wafer of smaller diameter than thinning equipment was designed for |
US6087236A (en) * | 1998-11-24 | 2000-07-11 | Intel Corporation | Integrated circuit with multiple gate dielectric structures |
JP4521542B2 (ja) * | 1999-03-30 | 2010-08-11 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体基板 |
WO2000072366A1 (en) * | 1999-05-21 | 2000-11-30 | Plasmasil, L.L.C. | Method for improving thickness uniformity of semiconductor wafers |
US6294469B1 (en) | 1999-05-21 | 2001-09-25 | Plasmasil, Llc | Silicon wafering process flow |
US6500732B1 (en) | 1999-08-10 | 2002-12-31 | Silicon Genesis Corporation | Cleaving process to fabricate multilayered substrates using low implantation doses |
US6263941B1 (en) | 1999-08-10 | 2001-07-24 | Silicon Genesis Corporation | Nozzle for cleaving substrates |
US6984571B1 (en) * | 1999-10-01 | 2006-01-10 | Ziptronix, Inc. | Three dimensional device integration method and integrated device |
US6544862B1 (en) | 2000-01-14 | 2003-04-08 | Silicon Genesis Corporation | Particle distribution method and resulting structure for a layer transfer process |
US6437375B1 (en) * | 2000-06-05 | 2002-08-20 | Micron Technology, Inc. | PD-SOI substrate with suppressed floating body effect and method for its fabrication |
US6544655B1 (en) * | 2000-08-08 | 2003-04-08 | Honeywell International Inc. | Methods for reducing the curvature in boron-doped silicon micromachined structures |
US7510664B2 (en) | 2001-01-30 | 2009-03-31 | Rapt Industries, Inc. | Apparatus and method for atmospheric pressure reactive atom plasma processing for shaping of damage free surfaces |
US7591957B2 (en) * | 2001-01-30 | 2009-09-22 | Rapt Industries, Inc. | Method for atmospheric pressure reactive atom plasma processing for surface modification |
KR100456526B1 (ko) * | 2001-05-22 | 2004-11-09 | 삼성전자주식회사 | 식각저지막을 갖는 에스오아이 기판, 그 제조방법, 그위에 제작된 에스오아이 집적회로 및 그것을 사용하여에스오아이 집적회로를 제조하는 방법 |
US6660177B2 (en) | 2001-11-07 | 2003-12-09 | Rapt Industries Inc. | Apparatus and method for reactive atom plasma processing for material deposition |
US7202139B2 (en) * | 2002-02-07 | 2007-04-10 | Taiwan Semiconductor Manufacturing Company , Ltd. | MOSFET device with a strained channel |
US8187377B2 (en) | 2002-10-04 | 2012-05-29 | Silicon Genesis Corporation | Non-contact etch annealing of strained layers |
US7371992B2 (en) | 2003-03-07 | 2008-05-13 | Rapt Industries, Inc. | Method for non-contact cleaning of a surface |
US7109092B2 (en) | 2003-05-19 | 2006-09-19 | Ziptronix, Inc. | Method of room temperature covalent bonding |
US7662701B2 (en) | 2003-05-21 | 2010-02-16 | Micron Technology, Inc. | Gettering of silicon on insulator using relaxed silicon germanium epitaxial proximity layers |
US6929984B2 (en) * | 2003-07-21 | 2005-08-16 | Micron Technology Inc. | Gettering using voids formed by surface transformation |
US7153753B2 (en) * | 2003-08-05 | 2006-12-26 | Micron Technology, Inc. | Strained Si/SiGe/SOI islands and processes of making same |
DE102004060364A1 (de) * | 2004-12-15 | 2006-06-29 | Austriamicrosystems Ag | Halbleitersubstrat mit Mehrschichtaufbau und Verfahren zur Herstellung |
US7635637B2 (en) * | 2005-07-25 | 2009-12-22 | Fairchild Semiconductor Corporation | Semiconductor structures formed on substrates and methods of manufacturing the same |
US7544584B2 (en) | 2006-02-16 | 2009-06-09 | Micron Technology, Inc. | Localized compressive strained semiconductor |
US20070207622A1 (en) * | 2006-02-23 | 2007-09-06 | Micron Technology, Inc. | Highly selective doped oxide etchant |
US7811900B2 (en) | 2006-09-08 | 2010-10-12 | Silicon Genesis Corporation | Method and structure for fabricating solar cells using a thick layer transfer process |
US8293619B2 (en) | 2008-08-28 | 2012-10-23 | Silicon Genesis Corporation | Layer transfer of films utilizing controlled propagation |
US8993410B2 (en) | 2006-09-08 | 2015-03-31 | Silicon Genesis Corporation | Substrate cleaving under controlled stress conditions |
US9362439B2 (en) | 2008-05-07 | 2016-06-07 | Silicon Genesis Corporation | Layer transfer of films utilizing controlled shear region |
US8101500B2 (en) * | 2007-09-27 | 2012-01-24 | Fairchild Semiconductor Corporation | Semiconductor device with (110)-oriented silicon |
US8330126B2 (en) | 2008-08-25 | 2012-12-11 | Silicon Genesis Corporation | Race track configuration and method for wafering silicon solar substrates |
US8039877B2 (en) * | 2008-09-09 | 2011-10-18 | Fairchild Semiconductor Corporation | (110)-oriented p-channel trench MOSFET having high-K gate dielectric |
US8329557B2 (en) | 2009-05-13 | 2012-12-11 | Silicon Genesis Corporation | Techniques for forming thin films by implantation with reduced channeling |
US8310031B2 (en) | 2010-07-30 | 2012-11-13 | Memc Electronic Materials, Inc. | Semiconductor and solar wafers |
WO2013067572A1 (en) * | 2011-11-07 | 2013-05-16 | The Silanna Group Pty Ltd | A semiconductor-on-insulator structure and process for producing same |
US9466532B2 (en) * | 2012-01-31 | 2016-10-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Micro-electro mechanical system (MEMS) structures with through substrate vias and methods of forming the same |
CN113889431A (zh) * | 2020-07-01 | 2022-01-04 | 中芯集成电路(宁波)有限公司上海分公司 | 绝缘体上半导体结构的制造方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL8501773A (nl) * | 1985-06-20 | 1987-01-16 | Philips Nv | Werkwijze voor het vervaardigen van halfgeleiderinrichtingen. |
US4771016A (en) * | 1987-04-24 | 1988-09-13 | Harris Corporation | Using a rapid thermal process for manufacturing a wafer bonded soi semiconductor |
US4883251A (en) * | 1987-06-09 | 1989-11-28 | Manas Jorge F | Container for making ice cubes |
JPH0636414B2 (ja) * | 1989-08-17 | 1994-05-11 | 信越半導体株式会社 | 半導体素子形成用基板の製造方法 |
US5013681A (en) * | 1989-09-29 | 1991-05-07 | The United States Of America As Represented By The Secretary Of The Navy | Method of producing a thin silicon-on-insulator layer |
US5240876A (en) * | 1991-02-22 | 1993-08-31 | Harris Corporation | Method of fabricating SOI wafer with SiGe as an etchback film in a BESOI process |
JP2812405B2 (ja) * | 1991-03-15 | 1998-10-22 | 信越半導体株式会社 | 半導体基板の製造方法 |
CA2061796C (en) * | 1991-03-28 | 2002-12-24 | Kalluri R. Sarma | High mobility integrated drivers for active matrix displays |
CA2069038C (en) * | 1991-05-22 | 1997-08-12 | Kiyofumi Sakaguchi | Method for preparing semiconductor member |
JPH07187892A (ja) * | 1991-06-28 | 1995-07-25 | Internatl Business Mach Corp <Ibm> | シリコン及びその形成方法 |
US5258323A (en) * | 1992-12-29 | 1993-11-02 | Honeywell Inc. | Single crystal silicon on quartz |
-
1993
- 1993-06-30 US US08/085,422 patent/US5344524A/en not_active Expired - Lifetime
-
1994
- 1994-06-30 WO PCT/US1994/007423 patent/WO1995001650A1/en active IP Right Grant
- 1994-06-30 CA CA002166409A patent/CA2166409A1/en not_active Abandoned
- 1994-06-30 DE DE69425825T patent/DE69425825T2/de not_active Expired - Fee Related
- 1994-06-30 EP EP94921442A patent/EP0706714B1/en not_active Expired - Lifetime
- 1994-06-30 JP JP7503654A patent/JPH08512175A/ja not_active Ceased
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010232420A (ja) * | 2009-03-27 | 2010-10-14 | Sumco Corp | 裏面照射型固体撮像素子用ウェーハおよびその製造方法ならびに裏面照射型固体撮像素子 |
JP2011086706A (ja) * | 2009-10-14 | 2011-04-28 | Sumco Corp | 裏面照射型固体撮像素子用エピタキシャル基板およびその製造方法 |
JP2011086702A (ja) * | 2009-10-14 | 2011-04-28 | Sumco Corp | 裏面照射型固体撮像素子用エピタキシャル基板およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
EP0706714B1 (en) | 2000-09-06 |
EP0706714A1 (en) | 1996-04-17 |
WO1995001650A1 (en) | 1995-01-12 |
DE69425825D1 (de) | 2000-10-12 |
DE69425825T2 (de) | 2001-01-11 |
US5344524A (en) | 1994-09-06 |
CA2166409A1 (en) | 1995-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH08512175A (ja) | Soi基板の製造 | |
US6054363A (en) | Method of manufacturing semiconductor article | |
EP0553860B1 (en) | Process for preparing a semiconductor substrate | |
US5659192A (en) | SOI substrate fabrication | |
JP3192000B2 (ja) | 半導体基板及びその作製方法 | |
US6140210A (en) | Method of fabricating an SOI wafer and SOI wafer fabricated thereby | |
US20010019153A1 (en) | Method For Producing A Semiconductor Film | |
JPS61296709A (ja) | 半導体装置の製造方法 | |
AU745315B2 (en) | Method for manufacturing semiconductor article | |
US5763288A (en) | Method for producing semiconductor substrate by wafer bonding | |
JP2002164520A (ja) | 半導体ウェーハの製造方法 | |
JP2002184960A (ja) | Soiウェーハの製造方法及びsoiウェーハ | |
JP3456521B2 (ja) | Soi基板の製造方法 | |
JPH10242154A (ja) | 薄膜半導体基板の表面処理方法 | |
JP3412449B2 (ja) | Soi基板の製造方法 | |
JPH0567598A (ja) | 半導体基板の製造方法 | |
JPH11191617A (ja) | Soi基板の製造方法 | |
JP3452123B2 (ja) | Soi基板の製造方法 | |
JP2961522B2 (ja) | 半導体電子素子用基板およびその製造方法 | |
JP3484961B2 (ja) | Soi基板の製造方法 | |
JP3452122B2 (ja) | Soi基板の製造方法 | |
EP0706203A1 (en) | Method of manufacturing SOI substrate | |
JP2808701B2 (ja) | 半導体装置の製造方法 | |
JPH0472631A (ja) | 半導体基板およびその製造方法 | |
JPH0878298A (ja) | シリコン半導体ウェーハ及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041005 |
|
A313 | Final decision of rejection without a dissenting response from the applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A313 Effective date: 20050228 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050405 |